DE60129793T2 - Verfahren zum transfer und stapeln von halbleiterbausteinen - Google Patents

Verfahren zum transfer und stapeln von halbleiterbausteinen Download PDF

Info

Publication number
DE60129793T2
DE60129793T2 DE60129793T DE60129793T DE60129793T2 DE 60129793 T2 DE60129793 T2 DE 60129793T2 DE 60129793 T DE60129793 T DE 60129793T DE 60129793 T DE60129793 T DE 60129793T DE 60129793 T2 DE60129793 T2 DE 60129793T2
Authority
DE
Germany
Prior art keywords
substrate
mcm
forming
hemt
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60129793T
Other languages
English (en)
Other versions
DE60129793D1 (de
Inventor
Staf Borghs
Eric Beyne
Raf Vandersmissen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Umicore NV SA
Interuniversitair Microelektronica Centrum vzw IMEC
Original Assignee
Umicore NV SA
Interuniversitair Microelektronica Centrum vzw IMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Umicore NV SA, Interuniversitair Microelektronica Centrum vzw IMEC filed Critical Umicore NV SA
Publication of DE60129793D1 publication Critical patent/DE60129793D1/de
Application granted granted Critical
Publication of DE60129793T2 publication Critical patent/DE60129793T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

  • ERFINDUNGSGEBIET
  • Die vorliegende Erfindung betrifft Halbleiterbauelemente, insbesondere Mikro- beziehungsweise Millimeterwellen-Bauelemente, die in eine Verbindungsplattform eingebettet sind, und Herstellungsverfahren dafür.
  • Allgemeiner Stand der Technik
  • Die zunehmende Verwendung von MMICs (MMIC = Monolithic Millimeterwave Integrated Circuit) in Anwendungsgebieten wie der Automobilbranche stellt einen starken Antriebsfaktor für die Entwicklung alternativer Technologien mit gleichem Leistungsniveau, jedoch geringeren Kosten dar. Bei der standardmäßigen MMIC-Technik werden das aktive Element und die passiven Schaltungen auf monolithische Weise auf einem einzigen Substrat ausgebildet. Dieses Substrat muss beispielsweise hinsichtlich dem Aufwachsen von Halbleiterschichten, Hochfrequenzleistung, Herstellbarkeit und Kosten allen Anforderungen gerecht werden. Eine alternative Technologie ist die Hybridintegration einzelner HEMTs (High Electron Mobility Transistor.) mit passiven Schaltungen auf preisgünstigen Substraten. Auf diese Weise lässt sich der Epitalflächenverbrauch pro Chip drastisch verringern.
  • In dem Dokument US-A-5,675,295 wird ein Mikrowellenoszillator-Bauelement für einen Empfänger oder einen Sender beschrieben. Dieses Oszillator-Bauelement umfasst eine Hochfrequenzschwingschaltung mit einem aktiven Bauelement. Das aktive Bauelement, d.h. eine vertikale Diode, wird auf einem undotierten, halbisolierenden GaAs-Substrat ausgebildet. Dieses Herstellungsverfahren umfasst das Abscheiden einer Opferschicht auf diesem GaAs-Substrat, ge folgt von dem Abscheiden auf dieser Opferschicht und dem nachfolgenden Strukturieren der Schichten, z.B. Halbleiterschichten, die das aktive Bauelement zusammensetzen. Ein Beispiel eines Herstellungsverfahren für solche aktiven Elemente ist in "W-band high-gain amplifier using InP dual-gate HEMT technology" von K. van der Zanden et al. in Proc. InP and related Materials, 1pp7, S.249-252, zu finden. Das somit ausgebildete vertikale aktive Bauelement (siehe 1b) wird dann von dem undotierten GaAs-Substrat getrennt, beispielsweise durch Anwendung der ELO-Technik (ELO = Epitaxial Lift-Off), bei der die zwischen dem aktiven Bauelement und dem halbisolierenden Substrat liegende Opferschicht gezielt geätzt wird. Nach der Trennung wird das aktive Bauelement auf ein zweites Substrat transferiert und daran angebracht. Bei diesem zweiten Substrat kann es sich um ein beliebiges anderes Substrat handeln, das passive Schaltungen und Leiterbahnen umfasst.
  • US-A-5,391,501 beschreibt ein Verfahren für die Herstellung eines IC-Halbleiterbauelements, welches das Ausbilden mehrerer jeweils eine integrierte Halbleiterschaltung auf einer Halbleiterschicht eines SOI-Substrats (SOI = Silicon On Insulator) umfassender Makrozellen, das Durchführen einer Nassätzung an einer Isolierschicht für die Elementtrennung sowie an einer Isolierschicht im Substrat, wodurch eine unnötige Makrozelle entfernt wird, und das Anbringen einer erwünschten separat hergestellten Makrozelle im Bereich der entfernten Makrozelle umfasst. Es wird außerdem das IC-Halbleiterbauelement beschrieben, das keine Defekte aufweist und multifunktional sowie äußerst zuverlässig ist.
  • Ziel der Erfindung
  • Ein erstes Ziel der Erfindung nach Anspruch 1 besteht darin, verbesserte Hochfrequenzbauelemente bereitzustellen, die mindestens ein Halbleiterbauelement umfassen, das mit passiven Schaltungen verbunden ist.
  • Ein weiteres Ziel der Erfindung besteht darin, ein Herstellungsverfahren für die Hybridintegration einzelner Halbleiterbauelemente mit passiven Schaltungen bereitzustellen.
  • Ein weiteres Ziel der Erfindung besteht darin, ein Herstellungsverfahren für das Ausbilden von Tandemsolarzellen zu offenbaren.
  • Kurzdarstellung der Erfindung
  • Die vorliegende Erfindung nach Anspruch 1 betrifft ein Verfahren für die Herstellung einer Vorrichtung, die mindestens ein Halbleiterbauelement umfasst.
  • Gemäß einer Ausführungsform umfasst das erfindungsgemäße Verfahren des Weiteren die Schritte zum Ausbilden von Widerständen, Kondensatoren und Leiterbahnen auf dem zweiten Substrat, wobei diese Schritte nach dem wesentlichen Entfernen des vereinzelten Stücks des ersten Substrats ausgeführt werden.
  • Gemäß einer weiteren Ausführungsform umfasst das erfindungsgemäße Verfahren des Weiteren die Schritte zum Ausbilden von Widerständen und Kondensatoren auf dem zweiten Substrat, wobei diese Schritte vor dem Anbringen mindestens eines der Teilstücke an dem zweiten Substrat ausgeführt werden, und des Weiteren das Ausbilden von Leiterbahnen auf dem zweiten Substrat, wobei dieser Schritt nach dem wesentlichen Entfernen des vereinzelten gelösten Stücks des ersten Substrats ausgeführt wird.
  • Gemäß einer bevorzugten Ausführungsform erfolgen die Schritte zum Ausbilden der Widerstände, Kondensatoren und Leiterbahnen gemäß einem MCM-D-Prozessablauf (MCM-D = Multi-Chip Module Dielectric).
  • Gemäß einer bevorzugten Ausführungsform handelt es sich bei dem auf dem zweiten Substrat ausgebildeten Halbleiterbauelement um einen High Electron Mobility Transistor (HEMT).
  • Gemäß einer bevorzugten Ausführungsform handelt es sich bei der Vorrichtung um eine aktive Mikrowellenschaltung.
  • Gemäß einer bevorzugten Ausführungsform handelt es sich bei dem ersten Substrat um ein Ge-Substrat.
  • Gemäß einer bevorzugten Ausführungsform wird nach dem Anbringen der Teilstücke das Ge-Substrat bei einer CF4-O2-Plasmaätzung entfernt.
  • Gemäß einer bevorzugten Ausführungsform umfasst das erfindungsgemäße Verfahren des Weiteren das Ausbilden eines optischen Wellenleiters in der Vorrichtung.
  • Die Erfindung betrifft gleichermaßen ein Verfahren für die Herstellung einer Vorrichtung durch Ausbildung eines ersten Halbleiterbauelements mit Hilfe des erfindungsgemäßen Verfahrens, das des Weiteren das Ausbilden einer Leiterbahnstruktur und einer dielektrischen Isolierung sowie das Ausbilden eines zweiten Halbleiterbauelements auf dem ersten Halbleiterbauelement umfasst, wobei das zweite Bauelement gleichermaßen mit Hilfe des erfindungsgemäßen Verfahrens ausgebildet wird.
  • Gemäß einer bevorzugten Ausführungsform handelt es sich bei der Vorrichtung um eine Tandemsolarzelle.
  • Die Erfindung betrifft gleichermaßen eine Vorrichtung, die mit Hilfe des erfindungsgemäßen Verfahrens hergestellt wird.
  • Kurze Beschreibung der Zeichnungen
  • 1 Querschnitt durch eine auf ein Ge-Substrat aufgewachsene, metamorphe HEMT-Struktur nach dem Stand der Technik, a: Querschnitt durch einen Bauelementstapel nach dem Abscheiden, b: Querschnitt durch das Bauelement nach dem Entfernen des Ge-Substrats und der Pufferschicht
  • 2 schematische Darstellung einer MCM-D-Technik nach dem Stand der Technik
  • 3 Verfahren für das Einbetten eines aktiven Bauelements, z.B. HEMT, in eine Verbindungstechnik, z.B. MCM-D, mit passiven Bauelementen gemäß einer Ausführungsform der vorliegenden Erfindung
  • 4 Verfahren für das Einbetten eines aktiven Bauelements, z.B. HEMT, in eine Verbindungstechnik, z.B. MCM-D, mit passiven Bauelementen gemäß einer weiteren Ausführungsform der vorliegenden Erfindung
  • 5 REM-Bild der Oberseite eines integrierten Transistors gemäß einer Ausführungsform der vorliegenden Erfindung
  • 6 schematische Darstellung des Systemaufbaus für ein Nahbereichsradarsystem, das die gewerbliche Anwendung der vorliegenden Erfindung veranschaulicht
  • 7: schematischer Querschnitt durch eine Mikrowellen-Patch-Antenne in MCM-D-Technologie, die die gewerbliche Anwendung der vorliegenden Erfindung veranschaulicht
  • 8: Integration von Komponenten, die mit der gleichen oder einer anderen Technologie verarbeitet worden sind, auf einem MCM(-D)-Substrat, das eine Ausführungsform der vorliegenden Erfindung veranschaulicht
  • 9: Querschnitt durch einen Photodetektor-HEMT und einen optischen Wellenleiter, die eine Ausführungsform der vorliegenden Erfindung veranschaulichen
  • 10: Ausbilden eines optischen Wellenleiters in einem Stapel aus BCB-Schichten und außerdem Einbetten eines Photodetektor-HEMT gemäß einer Ausführungsform der vorliegenden Erfindung
  • 11 schematischer Querschnitt durch eine Tandemsolarzelle gemäß einer Ausführungsform der Erfindung
  • 12 entsprechender Schaltplan für den in 11 zu sehenden Querschnitt
  • Ausführliche Beschreibung der Erfindung
  • 1 gibt eine schematische Übersicht über ein aktives Bauelement, bei diesem Beispiel eine metamorphe HEMT-Struktur mit einem abgestuften InAlAs-Puffer und einer doppelt dotierten Heterostruktur, die auf ein Ge-Substrat 1 aufgewachsen wird. Ein solcher Stapel aus Halbleiterschichten kann auf verschiedene Substrate, wie beispielsweise Ge, GaAs, InP, aufgewachsen werden. Als Substrat wird vorzugsweise Ge verwendet, da sich ein solches Substrat sehr gut für das Aufwachsen von InGaAs/InAlAs-HEMT (HEMT = High Electron Mobility Transistor) eignet. Ge-Substrate sind im Vergleich zum GaAs des InP-Substrats besser geeignet, da sie größer sein können, weniger brüchig und kostengünstiger sind. Der hohe dielektrische Verlust des Ge-Substrats bei der Kombination von passiven Schaltungen und aktiven Bauelementen weist jedoch einige Nachteile auf: Zum Beispiel sinkt die Grenzfrequenz fT der Transistoren auf 45 GHz, während vergleichbare auf GaAs- oder InP-Substraten ausgebildete Bauelemente eine Grenzfrequenz fT von mindestens 90 GHz aufweisen können. Darüber hinaus wird der Verlust bei den Übertragungsleitungen in den auf Ge-Substraten ausgebildeten Mikrowellenschaltungen sehr groß.
  • Als zweites Substrat können verschiedene preisgünstige Substrate verwendet werden. Eine sehr gut geeignete, bekannte Technologieplattform ist die so genannte MCM-D-Technologie, die auch in US 5,675,295 verwendet wird. Beim MCM-D (Multi Chip Module-Dielectric) handelt es sich um eine Dünnschichttechnik, bei der abwechselnd dünne Schich ten aus Isoliermaterial und leitendem Material auf einem preisgünstigen Substrat wie Glas oder Saphir abgeschieden werden. Die Metallleitungen in einer leitenden Schicht verlaufen senkrecht zu den Metallschichten in einer anderen leitenden Schicht. Bei dieser MCM-D-Technik können feste, passive Komponenten wie Widerstände oder Kondensatoren auch gleichzeitig ausgebildet werden, während oben auf dem MCM-Stapel Chips mit Hilfe von Lötkontakthöcker- oder Flip-Chip-Techniken gebondet werden können. Öffnungen, d.h. Kontaktlöcher, in diesen Isolierschichten werden geschaffen, um die passiven Komponenten, die Chips und die Leitungsschichten miteinander zu verbinden. Im Vergleich zur standardmäßigen MMIC-Technologie bietet die MCM-D-Technologie ein Substrat mit geringerem dielektrischem Verlust zu einem geringeren Preis. Der Querschnitt in 2 zeigt ein Beispiel für eine solche preisgünstige Substrat-Technologie. Diese MCM-D-Technologie besteht aus einem Aufbau von 3 Metallschichten (15–16, 17, 18), die in BCB (12, 13) eingebettet sind, ein dielektrisches Material mit niedriger Dielektrizitätskonstante (εr = 2,7) und geringem dielektrischem Verlust (Verlustwinkel tan = 8 10–4). Bei der Schicht 15 handelt es sich um eine Al-Schicht von beispielsweise 2 μm Dicke, und bei der Schicht 16 handelt es sich ebenfalls um eine Al-Schicht von beispielsweise 1 μm Dicke. Die Schicht 17 kann aus 5 μm Ti/Cu/Ti und die Schicht 18 aus 2 μm Ti/Cu bestehen. Bei der Schicht 19 kann es sich um Ni/Au handeln. Die Dicke der BCB-Schichten 12 und 13 kann jeweils 5 μm betragen. Die gesamte Struktur wird auf einem Glassubstrat 9 mit geringem dielektrischem Verlust aufgebaut. Während des Aufbaus des Stapels aus leitenden und dielektrischen Schichten werden passive Komponenten ausgebildet. Dieser mehrschichtige Metall-Dielektrikum-Stapel umfasst TaN-Widerstände 14, Ta2O5-Kondensatoren (10–11), Induktoren und verteilte Mikrowellenkomponenten. TaN-Widerstände werden hauptsächlich als 50-Ohm-Hochfrequenzabschlüsse verwendet. Ta-Kondensatoren werden für die Realisierung großer Kondensatoren eingesetzt. Für kleine Kondensatoren kann ein BCB-Parallelplattenkondensator verwendet werden. Sowohl die TaN-Widerstände als auch die Ta-Kondensatoren können für das Realisieren einer stabilen Vorspannung bei aktiven Schaltungen verwendet werden.
  • Die vorliegende Erfindung wird nachfolgend in Bezug auf die beiliegenden Zeichnungen ausführlich beschrieben. Es ist jedoch offensichtlich, dass sich ein Fachmann verschiedene andere, gleichwertige Ausführungsformen oder andere Arten der Ausführung der vorliegenden Erfindung vorstellen kann, so dass der Gedanke und der Schutzbereich der vorliegenden Erfindung lediglich durch die Formulierung der beiliegenden Ansprüche eingeschränkt werden.
  • Unter einem ersten Aspekt der Erfindung wird die Integration von extrem dünnen Halbleiterbauelementen mit passiven Schaltungen auf einem preisgünstigen Substrat mit guten dielektrischen Eigenschaften offenbart. Das Halbleiterbauelement umfasst einen Stapel aus Schichten, z.B. Halbleiterschichten, die auf ein erstes Substrat aufgewachsen werden. Nach dem Ausbilden des Halbleiterbauelements wird dieses erste Substrat vereinzelt (d.h. in einzelne Teile oder „Einzelchips" zerteilt), und die Einzelchips werden auf ein zweites Substrat transferiert. Nach dem Entfernen des ersten Substrats werden die angebrachten Einzelchips auf diesem zweiten Substrat mit passiven Elementen verbunden, wobei eine Verbindungstechnik eingesetzt wird. Schließlich erhält man eine aktive Mikrowellenschaltung.
  • Bei einer bevorzugten Ausführungsform dieses ersten Aspekts wird ein auf ein Ge-Substrat aufgewachsener metamorpher HEMT in eine MCM-D-Verbindungsplattform eingebettet. Diese Ausführungsform verwendet die Rückseitenverbindung der HEMTs mit den MCM-D-Leitungen, wie dies in 3a–e dargestellt ist. Diese Technik kombiniert die Vorteile eines preisgünstigeren Substrats mit guten Aufwachseigenschaften mit einer aktiven Hochleistungs-Mikrowellenschaltung.
  • Das Ge-Substrat misst 50 × 50mm2 und weist eine Dicke von 200 μm auf. Es sind zwar Ge-Substrate mit hohem Widerstand erhältlich, es wird jedoch aus Kostengründen ein Ge-Substrat 1 mit einem spezifischen Widerstand von 50 Ohm cm gewählt, was die Einschränkungen hinsichtlich der Materialreinheit lockert. Da das Germanium, wie später noch erläutert wird, lediglich als Opfersubstrat dient, ist seine Leitfähigkeit für die Leistung des Endbauelements oder der Endschaltung nicht ausschlaggebend. Die mittels Molekularstrahlepitaxie (MBE = Molecular Beam Epitaxy) aufgewachsene Schichtstruktur ist in 1a abgebildet und dem ähnlich, was auf GaAs aufgewachsen werden kann. Nach einer ersten GaAs-Keimbildungsschicht 2 wird der Puffer 3 von AlAs auf In0,57Al0,43As abgestuft, worauf ein umgekehrter Schritt zu In0 , 52Al0 , 48As folgt, um eine Spannungsentlastungsschicht 4 auszubilden. Die doppelt Si-δ-dotierte Struktur (das obere Dotierungsniveau beträgt 5·1012 cm–2 und das untere 2, 5·1012 cm–2) wird mit übereinstimmendem Gitter auf dieses virtuelle Substrat aufge wachsen. Das Substrat wird „virtuell" genannt, da die Gitterkonstante von GaAs, das auf das Ge-Substrat aufgewachsen wird, durch die relativ dicke Pufferschicht 3 in die Gitterkonstante von InP umgewandelt wird. Die aktiven HEMT-Schichten sind so zusammengesetzt, als ob sie auf einem vollständigen InP-Substrat aufgewachsen wären. Dieser Stapel aus aktiven HEMT-Schichten umfasst einen Puffer 5a, einen Abstandshalter 5b, den Kanal 6, gefolgt von dem Abstandshalter 7b und einer Schottky-Schicht 7a. Schließlich wird eine Kapselschicht aus einer Si-dotierten In0 , 53Ga0 , 47As-Schicht 8 für die ohmsche Kontaktbildung abgeschieden. Das aktive Gebiet des HEMT-Bauelements erhält man durch Mesa-Nassätzen, Abscheiden und Legieren von ohmschen Ni/Au/Ge-Kontakten (20a, 20b) und Cr/Au-c-Gatter-Metallabscheiden 20c. Das Ge-Substrat wird vereinzelt, so das sich einzelne Bauelemente oder ein Array aus Bauelementen ergeben. Da bei diesem Verarbeitungsschritt Kontaktebenen angebracht werden, können einige Bauelemente in Form eines Arrays miteinander verbunden werden. 1b zeigt einen Querschnitt durch das HEMT-Bauelement nach dem Entfernen des Ge-Substrats und der Pufferschicht. Die Kontaktflächen zu Source 20a und Drain 20b sind frei und können von der Rückseite aus verbunden werden. Im Stand der Technik, z.B. US 5,675,295 , wäre das in 1 gezeigte Bauelement für den Transfer auf ein anderes Substrat bereit.
  • Ge kann zwar als Substratmaterial, z.B. für das Aufwachsen metamorpher Bauelemente mit hoher Leistung und einem mit Bauelementen auf GaAs-Basis vergleichbaren Gleichstromverhalten verwendet werden, es ist jedoch weniger wahrscheinlich, dass Ge bei der Konstruktion von performanten HF-Schaltungen als Substrat verwendet wird. Da die Grenzfrequenz fT und die maximale Schwingungsfrequenz fmax für die Bauelemente auf Ge-Basis (45 beziehungsweise 68 GHz) im Vergleich zu ähnlichen Bauelementen auf GaAs-Basis (fT=90 und fmax=130 GHz) gering sind, sollte das Ge-Substrat entfernt werden, damit vom leitenden Ge verursachte kapazitive Störeffekte ausgeschlossen werden können. Bei dieser bevorzugten Ausführungsform wird ein MCM-D-Substrat verwendet, z.B. Glas, da ein solches Substrat preisgünstig ist und gute dielektrische Eigenschaften aufweist. Der Hauptnachteil einer solchen Technologieplattform besteht im Fehlen von aktivem Material, beispielsweise für das Konstruieren von Hochfrequenzkomponenten wie Mikrowellenschaltungen. Zum Realisieren vollständiger Mikrowellenschaltungen werden zum passiven Mikrowellen-MCM-D mit Hilfe der Flip-Chip-Technik aktive Komponenten hinzugefügt.
  • Die InAlAs/InGaAs-HEMTs werden durch Flip-Chip-Verbinden des HEMT 21 (siehe 3e) auf dem Glassubstrat 9 in den MCM-D-Stapel integriert, wie durch 3a veranschaulicht wird. Nach dem Ausbilden des Bauelements und der Vereinzelung des Ge-Substrats in einzelne HEMT-Bauelemente werden die HEMT-Bauelemente 21 auf dem Ge-Substrat 1 auf das MCM-D-Substrat 9 transferiert. Da das relativ dicke Ge-Substrat 9 bei diesem Transfer noch vorhanden ist, lassen sich die HEMT-Bauelemente sehr einfach handhaben, und der Transferprozess eignet sich besser für die gewerbliche Anwendung.
  • Eine dünne, nicht ausgehärtete BCB-Schicht 22 wird für das Kleben zwischen dem Glassubstrat 9 und dem HEMT 21 verwendet. Es wird vorzugsweise eine dünne Schicht (z.B. 1 μm oder weniger) aus BCB durch Aufschleudern auf der Oberseite des Substrates 9 abgeschieden. Das HEMT-Bauelement 21 ist umgedreht oder per Flip-Chip-Technik mit dieser Klebeschicht 22 verbunden. Die BCB-Schicht wird dann ausgehärtet, um die Klebewirkung weiter zu verbessern (3a). Es wird eine BCB-Schicht als Klebeschicht verwendet, da sie mit den anderen in der MCM-D-Technik benutzten Materialien kompatibel ist.
  • Wenn der Stapel aus HEMT-Bauelement und Ge-Substrat an dem MCM-D-Substrat angebracht worden ist, wird als Nächstes bei einer CF4-O2-Plasmaätzung das Ge-Substrat 1 entfernt (siehe 3b). Es ist ein hochgradig selektiver Ätzprozess entwickelt worden, der auf reaktivem Ionenätzen (RIE = Reactive Ion Etching) mit CF4- und O2-Plasma beruht, bei dem es sich im Vergleich zum GaAs-Ausdünnen um ein unkompliziertes Verfahren handelt. Der Rahmen für diesen selektiven Ätzprozess lautet folgendermaßen: der CF4-Durchfluss beträgt 100 sccm (Standard-Kubikzentimeter pro Minute), der O2-Durchfluss 10 sccm und der Druck 300 mTorr. Das Ätzen der Ge-Substrate erfolgt bei 30°C und 50 Watt HF-Eingangsleistung. Die Ätzrate von Ge beträgt in der Regel 3,5 μm/min, was eine Ätzdauer von ungefähr 60 Minuten für das Entfernen des gesamten 200 μm dicken Substrats ergibt, wonach nur die 2 μm dicke Epitaxieschicht übrig bleibt. In 70 min werden mit einer Selektivität zur GaAs-Pufferschicht 2 von etwa 1/100 ungefähr 200 μm Ge geätzt. Das Ge kann wiederverwendet werden, indem es aus der Reaktionsgasströmung an der Auslassöffnung der RIE-Prozesskammer aufgefangen wird. Das zurückgewonnene Ge kann wieder für das Aufwachsen von Ge-Substraten verwendet werden. Wie in 3b zu erkennen ist, wird auch die BCB-Schicht, die nicht von dem HEMT-Stapel bedeckt ist, im Verlauf des RIE-Schrittes geätzt, das Glassubstrat bleibt jedoch im Wesentlichen unberührt. Der GaAs-Puffer 2 wird durch eine nicht selektive H2SO4-H2O2-Lösung entfernt. Durch diesen Nassätzschritt wird das HEMT-Bauelement einschließlich der Kontaktflächen auf ungefähr 3-5 μm, vorzugsweise auf weniger als 3 μm ausgedünnt, und führt zu der Struktur von 3b. Es verbleiben lediglich die InGaAs/InAlAs-HEMT-Schichten (3–8) und die Au-Kontakte 20. Eine so dünne Struktur kann in den MCM-D-Stapel integriert werden, ohne dass sich die planarisierenden Eigenschaften des MCM-D-Substrats verschlechtern, und ermöglicht die Weiterverarbeitung des MCM-D-Stapels sowie das Befestigen von Chips auf diesem MCM-D-Substrat. Die durch das Einbetten des transferierten HEMT-Bauelements erzeugte Stufenhöhe ist geringer als die Dicke der aufgebrachten BCB-Schichten. Die folgenden Schritte stellen die Realisierung der Ta- und TaN-Strukturen auf dem MCM-D dar, die z.B. für das Ausbilden des Widerstands 14 und der Kondensatoren (10–11) verwendet werden. Die untere Al-Schicht 15 bedeckt die HEMT-Struktur und schützt sie im Verlauf dieser Verarbeitungsschritte (3c).
  • Nach dem Strukturieren der Ta- und TaN-Strukturen wird eine (in 3d nicht gezeigte) Photolackschicht abgeschieden und strukturiert um die Ta/TaN-Strukturen (14, 10) und den aktiven Bereich (23) des Transistors zu bedecken. Durch die Verwendung einer Phosphorsäurelösung verbleibt lediglich der aktive Bereich des Transistors, und die Kontakte (20a, 20b), die ursprünglich vor ihrem Transfer auf das zweite Substrat 9 auf dem HEMT-Stapel ausgebildet wurden, werden freigelegt (3d). Zu den letzten Schritten gehört das Stapeln und Strukturieren der BCB-(12, 13) und der Kupferschichten (17, 18) für die Realisierung der passiven Strukturen. Die Metallisierung (17, 18-19) wird auch für das Verbinden des HEMT verwendet. Dadurch ergibt sich schließlich die aktive Mikrowellen-MCM-D-Struktur (3e). Die Ni/Au-Komponentenschicht 19 wird ausgebildet und ermöglicht das Bonden von Chips oder anderen Komponenten an den MCM-D-Stapel. Es können Chips angebracht werden, die Signale von und zu der aktiven Mikrowellen-MCM-D-Struktur weiterverarbeiten.
  • Bei einer zweiten Ausführungsform der Erfindung wird nach dem Ausbilden von Widerständen und Kondensatoren ein auf ein Ge-Substrat aufgewachsener metamorpher HEMT in eine MCM-D-Verbindungsplattform eingebettet. Diese zweite Ausführungsform benutzt eine optimierte Flip-Chip-Verbindung, bei der Indium als Bond-Material statt als Material für die Kontakthöcker verwendet wird.
  • Gemäß dieser Ausführungsform wird eine alternative Integration von InAlAs/InGaAs-HEMTs in MCM-D realisiert, indem ein Flip-Chip des HEMT auf dem Glassubstrat mit Indium (In) als Bond-Material durchgeführt wird. Diese Herangehensweise ist in 4a–e dargestellt.
  • Zuerst werden die TaN-14 und die Ta-Schichten (10–11) mit Hilfe eines standardmäßigen MCM-D-Prozesses realisiert. Dieser Prozess realisiert ebenfalls die unteren Al-Kontakte 25 für das HEMT-Bauelement (4a). Es wird eine dünne In-Schicht 26 verdampft und auf Al strukturiert (4b). Die (beispielsweise 300 nm oder weniger) dünne In-Schicht wird als mechanische und elektrische Verbindungsschicht zwischen dem MCM-D-Substrat und dem HEMT verwendet. Der HEMT 21 wird von dem Flip-Chip-Sonder auf die In-Bond-Schicht 26 gelegt und danach auf 150°C erhitzt (4c). Als Nächstes wird das Ge-Substrat 1 durch eine CF4-O2-Plasmaätzung entfernt, die, wie bereits offenbart wurde, der GaAs-Schicht 2 gegenüber selektiv ist. Der GaAs-Puffer 2 wird, wie bereits offenbart wurde, durch eine nicht selektive H2SO4-H2O2-Lösung entfernt. Das HEMT-Bauelement wird somit wieder auf 3-5 μm oder weniger ausgedünnt, was die Struktur in 4d ergibt. Zu den letzten Schritten gehört das Stapeln und Strukturieren der BCB- (12, 13) und der Kupferschichten (17, 18–19) für die Realisierung der passiven Strukturen. Die Kupfermetallisierung wird auch für das Verbinden des HEMT verwendet. Dadurch ergibt sich schließlich die in 4e gezeigte aktive Mikrowellen-MCM-D-Struktur.
  • 5 zeigt eine REN-Ansicht einer solchen Struktur von oben. Es wird ein Transistor 21 gezeigt, der in ein MCM-D-Substrat 9 integriert ist. Um das Bauelement 21 herum befinden sich die Kontakte 25. Es sind kleine Rechtecke 36 zu sehen, die für das Ausrichten der HEMTs auf der MCM-D-Struktur verwendet werden. Der aktive Bereich wird wie in 4d dargestellt durch den letzten Ätzschritt isoliert.
  • Die oben dargestellte Hybridintegration kann für zahlreiche Anwendungen im Mikrowellen- und sogar im Millimeterwellenbereich verwendet werden. Als Beispiel wird die Integration von zwei HEMT-Bauelementen angegeben, um ein Nahbereichsradarsystem zu erhalten, das bei Kollisionsvermeidungssystemen verwendet werden kann. In 6 ist ein Nahbereichsradarsystem auf der Grundlage von Frequenzmodulationstechniken skizziert. Ein Oszillator 29 kann in der Frequenz abgestimmt werden und ein frequenzmoduliertes Signal an die Antenne senden, die nach vorn abstrahlt. Die Abstrahlung wird an einem metallischen Objekt wie einem Auto reflektiert und kommt an einer zweiten Antenne wieder an. Dieses Empfangssignal wird mit dem gesendeten Signal gemischt 30, so dass ein niederfrequentes Taktsignal entsteht, dessen Frequenz proportional zur Entfernung und der Annäherungsgeschwindigkeit des Objektes ist. Um ein komplettes System in MCM-D zu erzeugen, wird die MCM-D-Technologie durch einen Rückseiten-Verarbeitungsschritt erweitert, bei dem eine Patch-Antenne 27 entsteht, die durch eine koplanare Leitung 28 innerhalb des MCM-D-Layouts versorgt wird (7). Solche Patch-Antennen können für das Abstrahlen des frequenzmodulierten Signals oder für das Erfassen des reflektierten Signals verwendet werden. Für die Konstruktion des Doppler-Radars reicht im Prinzip ein HEMT aus, wenn man ein Konzept mit selbstoszillierendem Mischer verwendet. Bei einer solchen Struktur wird dieser einzelne HEMT gleichzeitig für das Erzeugen der Mikrowellenschwingung und die Abwärtsumwandlung des reflektierten Signals verwendet. Diese Schaltung stellt jedoch einen Kompromiss zwischen der Ausgangsleistung des Oszillators und der Lärmentwicklung im Mischer dar. Dies schränkt praktisch die Reichweite des Radars auf ein paar Meter ein. Durch das Verwenden von zwei Transistoren, einem für den Oszillator 29 und einem für den Mischer 30, lässt sich das Vorspannen und Anpassen beider Bauelemente optimieren, so dass man eine ausreichende Ausgangsleistung des Oszillators mit einer angemessenen Rauschzahl für den Mischer erhält. Das ist die in 6 angegebene Topologie. Alle Mikrowellenschaltungen, z.B. Anpassungsschaltungen, Vorspannungsschaltungen und Antennen, werden in MCM-D-Technik realisiert. Die beiden HEMT-Bauelemente können über Flip-Chip-Technik gemäß einer der oben kurz dargestellten Optionen integriert werden. Die quasimonolithische Technik gemäß einer der obigen Optionen dürfte durch Einbetten und Verbinden der Rückseite der HEMTs die parasitischen Effekte der Verbindung so weit wie möglich beseitigen und insbesondere in den höher liegenden Millimeterfrequenzen zu wesentlich besseren Ergebnissen führen.
  • Gemäß einer weiteren Ausführungsform der Erfindung wird ein optisches Verbindungssystem auf dem preisgünstigen Substrat offenbart. Die auf das erste Substrat aufgewachsenen Halbleiterbauelemente können auf das zweite Substrat transferiert werden, in dem sich ein optischer Wellenleiter ausbildet. Die Halbleiterbauelemente werden als optischer Empfänger/Sender zum Umwandeln elektrischer Signale in optische Signale und umgekehrt verwendet.
  • Wie in vorhergehenden Ausführungsformen bereits offenbart wurde, können HEMT-Bauelemente in eine Schaltung integriert oder eingebettet werden, die auf dem MCM-Substrat definiert ist oder in den sich zusammensetzenden Schichten. Die MCM-Techniken (z.B. MCM-D) bieten eine Plattform für das Kombinieren verschiedener Technologien, wie beispielsweise III-V oder BiCMOS 31, was die Integration von Bauelementen, die jeweils hinsichtlich der Datenverarbeitung und der Betriebsfrequenz optimierte Eigenschaften aufweisen, auf einem einzelnen Substrat ermöglicht wie in 8 gezeigt. Wie bereits erwähnt wurde, können Chips an dem MCM-D-Stapel angebracht werden, um die Signale von und zu der das HEMT-Bauelement umfassenden aktiven Mikrowellen-MCM-D-Struktur weiterzuverarbeiten. Der Datenaustausch zwischen den Komponenten in oder an einem MCM-D-Stapel erfolgt normalerweise über elektrische Signale. Wenn diese Datenübertragung jedoch über Lichtsignale erfolgen könnte, könnten sehr hohe Datenübertragungsraten erzielt werden. Für eine solche Kommunikation sind „Lichtkanäle" oder „Lichtwellenleiter" und „Wandlerbauelemente" erforderlich. Die Lichtkanäle werden das Licht von einem Wandlerbauelement zum anderen transportieren. Das Wandlerbauelement wird das von dem Lichtkanal empfangene Lichtsignal in ein elektrisches Signal übertragen oder umwandeln, das von normalen elektronischen Schaltungen weiterverarbeitet werden kann.
  • Die Lichtkanäle werden durch das Bilden eines Grabens aus einem ersten Material (Kernschicht) in einem Substrat aus einem zweiten Material (Umhüllungsschicht) erzeugt. Beide Materialien besitzen unterschiedliche optische Kennwerte, wie beispielsweise ihren Brechungsindex n. In 9 ist ein schematischer Querschnitt der Funktionsweise eines solchen Lichtkanals zu sehen. Das in dem ersten Material (Kern) 35 transportierte Licht ist nicht vollständig in diesem ersten Material eingekapselt, sondern, da Licht ein elektromagnetisches Signal ist, erstreckt sich ein Teil der elektromagnetischen (EM) Welle (32: gestrichelt dargestellte Kreise) über diesen Graben hinaus in die Umhüllungsschicht 13. Dieser exponentiell gedämpfte Teil der Lichtwelle wird als „abklingendes Feld" (Evanescent Field) bezeichnet, da er sich außerhalb des Kerns des Lichtwellenleiters befindet. Die BCB-Schichten (BCB = Benzocyclobuten) (12, 13), die für die elektrische Isolierung der leitenden Schichten in dem MCM-D-Metall-Dielektrikumsstapel verwendet werden, sind in verschiedenen Varianten erhältlich, von denen jede andere optische Eigenschaften aufweist. Ein optischer Wellenleiter oder Lichtwellenleiter lässt sich mit Hilfe des Unterschieds optischer Kennwerte der verschiedenen Varianten von BCB erzeugen. Ein Überblick über die optischen Eigenschaften von BCB ist in „Fabrication and Characterization of Singlemode Polymeric Optical Waveguides" von Daniel Schneider, Dissertation an der Universität Trondheim, Norwegen 1998, zu finden. BCB kann in der Variante 4022 als erstes Material (Kern: 35) verwendet werden und in der Variante 3022 als zweites Material (Umhüllung: 13). Die erste Variante 4022 ähnelt einem lichtempfindlichen Harz und kann somit belichtet und hinterher nass entwickelt werden. Die zweite Variante 3022 ist nicht lichtempfindlich und muss mit Hilfe standardmäßiger Belichtungs- und Ätztechniken strukturiert werden. Diese Variante 3022 wird normalerweise als dielektrische Schicht in dem MCM-Stapel verwendet. Das Strukturieren der BCB-Schichten erfolgt, wenn Kontaktlöcher (z.B. 33) erzeugt werden, um Barunterliegende Metallschichten zu verbinden. In diesem Stadium in der MCM-D-Verarbeitung kann gleichzeitig ein Graben gebildet werden, der den optischen Wellenleiter abgrenzt. Nach dem Entfernen des bei diesem Strukturierungsschritt verwendeten Lacks kann der Graben mit der optischen Variante BCB4022 gefüllt werden. Das Füllen kann beispielsweise durch Aufschleudern des BCB-Materials erfolgen, auf das ein Rückätzen des BCB folgt, nach dem der Graben nur mit BCB4022 gefüllt bleibt. Da BCB4022 harzähnliche Eigenschaften besitzt, kann es auf den unteren Teil (13a) der Umhüllungsschicht (13) aufgeschleudert, unter Verwendung einer Maske belichtet und nass entwickelt werden, so dass nur die Leitung des optischen Wellenleiters 35 übrig bleibt. Danach wird der restliche Teil (13b) der Umhüllungsschicht abgeschieden und die gesamte Struktur planarisiert.
  • Bei dem in 8 dargestellten Beispiel wird der Photo-HEMT auf den MCM-Stapel gelegt und der optische Wellenleiter in der oberen BCB-Schicht 13 ausgebildet. Eine weitere Herangehensweise ist in 10 dargestellt. Der optische Wellenleiter wird auf dem MCM-D-Substrat 9 ausgebildet, indem zunächst der Stapel aus der Umhüllungsschicht 34, die den optische Wellenleiter 35 umfasst, gebildet wird. Auf diesem Stapel kann die Verarbeitung wie in den 3a–e dargestellt weitergeführt werden.
  • Ein HEMT-Bauelement weist lichtempfindliche Eigenschaften auf, da beispielsweise der Strom zwischen Drain- und Source-Kontakten des HEMT durch einfallendes Licht in geringem Ausmaß moduliert werden kann. Es ist somit keine bestimmte Verarbeitung erforderlich, wenn man fest zugeordnete Lichtwandler herstellen will, da ein solcher „lichterfassender Transistor" gleichzeitig mit den anderen HEMTs, die wie oben erläutert beispielsweise bei Mischern 29 oder Abwärtswandlern 30 verwendet werden, erstellt wird und diesen gleichwertig ist. Nur die Verbindung zu einem solchen als lichterfassendes Bauelement verwendeten HEMT ist im Vergleich zu einem als elektronisches Bauelement verwendeten HEMT anders, was aber lediglich Änderungen an der Bauweise, nicht jedoch bei der Verarbeitungstechnologie erforderlich macht. Sowohl die Hochfrequenzbauelemente als auch die optischen Bauelemente können auf dem gleichen Substrat, vorzugsweise einem den optischen Wellenleiter umfassenden MCM-D-Substrat, ausgebildet werden.
  • Wenn ein HEMT-Bauelement verarbeitet und ähnlich wie bei anderen Ausführungsformen der vorliegenden Erfindung auf hybride Weise auf die Oberseite des MCM-D-Stapels transferiert wird, dann kann das Gatter des Bauelements 20c wie in 9 gezeigt direkt auf einem solchen Lichtkanal ausfindig gemacht werden. Wie in dieser Figur zu erkennen ist, dringt ein Teil des Lichts in die Heteroschichten (5a–8) der Bauelemente ein und beeinflusst beispielsweise den Gatter-Kriechstrom. Dieses eingedrungene Licht wird in diesen Halbleiterschichten absorbiert und erzeugt Elektron-Loch-Paare. Ein HEMT-Bauelement besteht aus III-V-Verbindungshalbleitermaterial.
  • Gemäß einer weiteren Ausführungsform der Erfindung wird das Stapeln von extrem dünnen Halbleiterbauelementen zum Bilden von Tandemsolarzellen offenbart.
  • Wenn Halbleiterbauelemente auf ein erstes Opfersubstrat aufgewachsen und dann nach dem Vereinzeln auf ein zweites Substrat transferiert werden, kann man diese Technik dafür verwenden, einen Stapel aus Halbleiterscheiben herzustellen. Bei Tandemsolarzellen werden Scheiben aus Halbleitermaterial mit unterschiedlichen Bandabständen gestapelt. Da jede Scheibe ein Halbleiter- oder Verbindungshalbleitermaterial mit einem anderen Bandabstand als die Materialien in den anderen Scheiben umfasst, ist jede Scheibe für einen bestimmten Bereich elektromagnetischer Strahlung empfindlich. Während standardmäßige Silizium-Solarzellen nur Licht mit Energiequanten gegenüber empfindlich sind, die größer sind als der Bandabstand von Silizium (1,1 eV), kann eine Tandemsolarzelle, die beispielsweise eine Scheibe aus Silizium und eine Scheibe aus GaAs umfasst, nicht nur Licht im Wellenlängenbereich von 1,1 eV erfassen, sondern auch größere Wellenlängen, da der Bandabstand von GaAs geringer ist (ungefähr 0,92 eV). Der Gesamtwirkungsgrad einer solchen Tandemsolarzelle ist höher als der einer einzelnen Solarzelle. Die vorliegende Erfindung ermöglicht das Stapeln mehrerer Scheiben aus Halbleitermaterial. 11 veranschaulicht diese Ausführungsform. Die beiden gegenüberliegenden Seiten der Halbleiterscheiben (40, 41) werden mit einem Satz senkrechter Metallleitungen (44, 43) verbunden, um die gegenüberliegenden Seiten der in diesen Halbleiterscheiben gebildeten Übergänge zu verbinden. Zum Verbinden dieser beiden Scheiben, von denen jede einen serielle pn-Übergang bildet, wird die Metallebene in einer Richtung auf einer gegebenen Ebene mit den Metallleitungen in der gleichen Richtung auf einer höheren Ebene angeschlossen. Die Metallleitungen (44) werden durch Öffnungen (45) in der Isolierschicht (42) verbunden. Die Metallleitungen (43) werden mit Öffnungen (46) in der Isolierschicht (42) verbunden. Die Isolierschicht sorgt für die elektrische Isolierung der pn-Übergänge und der Leitungen. 12 zeigt den entsprechenden Schaltplan für die in 11 zu sehende Struktur. Sie stellt die parallele Verbindung der pn-Übergänge deutlich dar. Der Stapel in 11 kann mit Hilfe anderer Ausführungsformen der vorliegenden Erfindung gebildet werden. Die Halbleiterscheibe 40 kann auf ein anderes Substrat aufgewachsen werden, damit sich der gewünschte pn-Übergang ergibt. Dieses Substrat kann zu einer Scheibe mit den gewünschten Abmessungen vereinzelt werden. Das Bauelement kann auf ein zweites Substrat 47 transferiert und daran angebracht werden, z.B. unter Verwendung einer BCB-Klebeschicht. Wie bei anderen Ausführungsformen offenbart wurde, wird das erste Substrat, auf dem diese Halbleiterscheibe ausgebildet wurde, z.B. im Verlauf eines Trockenätz-Verarbeitungsschrittes entfernt. Die Metallleitungen können vor oder nach dem Anbringen des Einzelchips 40 ausgebildet werden. Auf den ersten Metallleitungen 44 und auf der Scheibe 40 wird eine zweite BCB-Schicht abgeschieden. Zweite Metallleitungen 43 werden in einer im Wesentlichen senkrecht zu den ersten Metallleitungen verlaufenden Richtung abgeschieden. Diese zweiten Metallleitungen berühren die gegenüberliegende Seite des in der Halbleiterscheibe gebildeten pn-Übergangs. Es wird wieder eine Schicht aus BCB abgeschieden, um die verschiedenen Ebenen der Metallleitungen elektrisch zu isolieren und um als Klebeschicht zur Befestigung einer auf diesen Stapel transferierten zweiten Scheibe 41 zu fungieren. Die oben offenbarte Verarbeitungssequenz kann wiederholt werden. In den dielektrischen Schichten 42 wurden Öffnungen zur Verbindung der entsprechenden Ebenen der Metalleitungen gebildet, um beispielsweise eine Reihen- oder Parallelschaltung der Bauelemente zu erhalten.

Claims (11)

  1. Verfahren für die Herstellung einer Vorrichtung, die mindestens ein Halbleiterbauelement (21) umfasst, wobei das Verfahren dadurch gekennzeichnet ist, dass es die folgenden aufeinanderfolgenden Schritte umfasst: – Bilden eines Stapels aus Schichten, die Halbleiterschichten umfassen, auf einem ersten Substrat (1), – Aufteilen des gesamten ersten Substrats (1) und des Stapels aus Schichten, so dass mehrere Teilstücke entstehen, – Anbringen mindestens eines der Teilstücke an einem zweiten Substrat (9), wodurch zwischen dem zweiten Substrat und dem Stapel aus Schichten eine Verbindung hergestellt wird, – Entfernen des ersten Substrats von jedem auf diese Weise angebrachten Teilstück, wobei der Rest des Teilstückes somit ein Halbleiterbauelement (21) auf dem zweiten Substrat bildet.
  2. Verfahren nach Anspruch 1, das weiter das Ausbilden von Widerständen (14), Kondensatoren (10, 11) und Leiterbahnen (17, 18, 19) auf dem zweiten Substrat (9) umfasst, wobei diese Schritte nach dem Entfernen des Stücks des ersten Substrats (1) ausgeführt werden.
  3. Verfahren nach Anspruch 1, das weiter das Ausbilden von Widerständen (14) und Kondensatoren (10, 11) auf dem zweiten Substrat umfasst, wobei diese Schritte vor dem Anbringen mindestens eines der Teilstücke an dem zweiten Substrat (9) ausgeführt werden, und weiter das Ausbilden von Leiterbahnen (17, 18, 19) auf dem zweiten Substrat umfasst, wobei dieser Schritt nach dem Entfernen des Stücks des ersten Substrats (1) ausgeführt wird.
  4. Verfahren nach Anspruch 2 oder 3, bei dem das Ausbilden der Widerstände, Kondensatoren und Leiterbahnen gemäß einem MCM-D-Prozessablauf (MCM-D = Multi-Chip Module Dielectric) erfolgt.
  5. Verfahren nach einem der vorhergehenden Ansprüche, bei dem es sich bei dem auf dem zweiten Substrat ausgebildeten Halbleiterbauelement (21) um einen High Electron Mobility Transistor (HEMT) handelt.
  6. Verfahren nach einem der vorhergehenden Ansprüche, bei dem es sich bei der Vorrichtung um eine aktive Mikrowellenschaltung handelt.
  7. Verfahren nach einem der vorhergehenden Ansprüche, bei dem es sich bei dem ersten Substrat (1) um ein Ge-Substrat handelt.
  8. Verfahren nach Anspruch 7, bei dem nach dem Anbringen der Teilstücke das Ge-Substrat bei einer CF4-O2-Plasmaätzung entfernt wird.
  9. Verfahren nach einem der vorhergehenden Ansprüche, das weiter das Ausbilden eines Lichtwellenleiters (35) in der Vorrichtung umfasst.
  10. Verfahren für die Herstellung einer Vorrichtung durch Ausbilden eines ersten Halbleiterbauelements (40) mit Hilfe des Verfahrens nach Anspruch 1, das weiter das Ausbilden einer Leiterbahnstruktur und einer dielektrischen Isolierung sowie das Ausbilden eines zweiten Halbleiterbauelements (41) an der Oberkante des ersten Halbleiterbauelement umfasst, wobei das zweite Bauelement gleichermaßen mit Hilfe des in Anspruch 1 beschriebenen Verfahrens gebildet wird.
  11. Verfahren nach Anspruch 10, bei dem es sich bei der Vorrichtung um eine Tandemsolarzelle handelt.
DE60129793T 2000-01-28 2001-01-29 Verfahren zum transfer und stapeln von halbleiterbausteinen Expired - Lifetime DE60129793T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17899400P 2000-01-28 2000-01-28
US178994P 2000-01-28
PCT/BE2001/000014 WO2001056079A2 (en) 2000-01-28 2001-01-29 A method for transferring and stacking of semiconductor devices

Publications (2)

Publication Number Publication Date
DE60129793D1 DE60129793D1 (de) 2007-09-20
DE60129793T2 true DE60129793T2 (de) 2008-04-30

Family

ID=22654784

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60129793T Expired - Lifetime DE60129793T2 (de) 2000-01-28 2001-01-29 Verfahren zum transfer und stapeln von halbleiterbausteinen

Country Status (6)

Country Link
US (2) US6576505B2 (de)
EP (1) EP1252654B1 (de)
JP (1) JP5022549B2 (de)
AU (1) AU2001229896A1 (de)
DE (1) DE60129793T2 (de)
WO (1) WO2001056079A2 (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10361802B1 (en) 1999-02-01 2019-07-23 Blanding Hovenweep, Llc Adaptive pattern recognition based control system and method
US7247932B1 (en) 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
US6696765B2 (en) * 2001-11-19 2004-02-24 Hitachi, Ltd. Multi-chip module
TWI288435B (en) * 2000-11-21 2007-10-11 Matsushita Electric Ind Co Ltd Semiconductor device and equipment for communication system
EP1348951A1 (de) * 2002-03-29 2003-10-01 Interuniversitair Micro-Elektronica Centrum Sensor in Form eines durch Moleküle gesteuerter Feldeffekttransistors mit zwei Gates
EP1353170A3 (de) * 2002-03-28 2004-02-04 Interuniversitair Micro-Elektronica Centrum (IMEC) Sensor in Form eines Feldeffekttransistors
EP1665397A2 (de) * 2003-09-16 2006-06-07 Matsushita Electric Industrial Co., Ltd. Led-beleuchtungsquelle und led-beleuchtungsvorrichtung
JP4241575B2 (ja) * 2004-11-05 2009-03-18 日立電線株式会社 小型アンテナ
EP1739736A1 (de) 2005-06-30 2007-01-03 Interuniversitair Microelektronica Centrum ( Imec) Verfahren zur Herstellung einer Halbleiteranordnung
US7236408B2 (en) * 2005-07-19 2007-06-26 International Business Machines Corporation Electronic circuit having variable biasing
CN101207972B (zh) * 2006-12-22 2010-05-19 鸿富锦精密工业（深圳）有限公司 一种电路板及使用其的感光装置
TWI351764B (en) * 2007-04-03 2011-11-01 Au Optronics Corp Pixel structure and method for forming the same
US20080296708A1 (en) * 2007-05-31 2008-12-04 General Electric Company Integrated sensor arrays and method for making and using such arrays
US7696062B2 (en) 2007-07-25 2010-04-13 Northrop Grumman Systems Corporation Method of batch integration of low dielectric substrates with MMICs
US8290325B2 (en) * 2008-06-30 2012-10-16 Intel Corporation Waveguide photodetector device and manufacturing method thereof
US20100148153A1 (en) * 2008-12-16 2010-06-17 Hudait Mantu K Group III-V devices with delta-doped layer under channel region
JP5635759B2 (ja) * 2009-10-15 2014-12-03 学校法人慶應義塾 積層半導体集積回路装置
US8313966B2 (en) * 2010-01-04 2012-11-20 The Royal Institution For The Advancement Of Learning/Mcgill University Method for fabricating optical semiconductor tubes and devices thereof
JP2013131650A (ja) * 2011-12-21 2013-07-04 Fujitsu Ltd 半導体装置及びその製造方法
KR20210013790A (ko) 2019-07-29 2021-02-08 삼성전자주식회사 반도체 메모리 장치

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US571439A (en) * 1896-11-17 William f
US3621565A (en) * 1969-06-12 1971-11-23 Nasa Fabrication of single-crystal film semiconductor devices
US4771017A (en) * 1987-06-23 1988-09-13 Spire Corporation Patterning process
JPH01140652A (ja) * 1987-11-26 1989-06-01 Sharp Corp 立体型半導体装置
JPH0714028B2 (ja) * 1987-11-27 1995-02-15 シャープ株式会社 立体型半導体装置の製造方法
JPH0682807B2 (ja) 1988-09-12 1994-10-19 株式会社東芝 半導体メモリ
JPH0359898A (ja) 1989-07-27 1991-03-14 Nec Corp ランダム・アクセス・メモリ
JP2772084B2 (ja) 1989-12-20 1998-07-02 株式会社東芝 半導体記憶装置
US5164359A (en) * 1990-04-20 1992-11-17 Eaton Corporation Monolithic integrated circuit having compound semiconductor layer epitaxially grown on ceramic substrate
US5300788A (en) * 1991-01-18 1994-04-05 Kopin Corporation Light emitting diode bars and arrays and method of making same
JPH06267280A (ja) 1992-02-19 1994-09-22 Nec Corp 不良スタティックｒａｍセル検出方法
JPH0668677A (ja) 1992-08-18 1994-03-11 Sanyo Electric Co Ltd 半導体メモリ装置
JP3179595B2 (ja) * 1992-11-12 2001-06-25 株式会社日立製作所 半導体集積回路装置およびその製造方法
US5432356A (en) * 1993-04-02 1995-07-11 Fujitsu Limited Semiconductor heterojunction floating layer memory device and method for storing information in the same
US5472914A (en) * 1994-07-14 1995-12-05 The United States Of America As Represented By The Secretary Of The Air Force Wafer joined optoelectronic integrated circuits and method
JP3226422B2 (ja) 1994-08-01 2001-11-05 株式会社日立製作所 半導体記憶装置及びメモリセルのｄｃ電流不良検出方法
JP3141692B2 (ja) * 1994-08-11 2001-03-05 松下電器産業株式会社 ミリ波用検波器
JPH08138399A (ja) 1994-11-07 1996-05-31 Hitachi Ltd 半導体装置
NL1000329C2 (en) 1995-05-09 1996-11-12 Imec Vzw Interuniversitair Mic Millimetre or microwave oscillator device for receiver or transmitter
JPH09213918A (ja) * 1996-02-01 1997-08-15 Furukawa Electric Co Ltd:The 光電子集積回路素子
US5698870A (en) * 1996-07-22 1997-12-16 The United States Of America As Represented By The Secretary Of The Air Force High electron mobility transistor (HEMT) and pseudomorphic high electron mobility transistor (PHEMT) devices with single layer integrated metal
US5821825A (en) * 1996-11-26 1998-10-13 Trw Inc. Optically controlled oscillator
CN100485985C (zh) * 1997-01-09 2009-05-06 日亚化学工业株式会社 氮化物半导体元器件
JPH10335383A (ja) * 1997-05-28 1998-12-18 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP4085459B2 (ja) * 1998-03-02 2008-05-14 セイコーエプソン株式会社 ３次元デバイスの製造方法
EP1041624A1 (de) * 1999-04-02 2000-10-04 Interuniversitair Microelektronica Centrum Vzw Transfermethode ultra-dünner Substrate und Anwendung zur Herstellung von Mehrlagen-Dünnschichtstrukturen
US6410941B1 (en) * 2000-06-30 2002-06-25 Motorola, Inc. Reconfigurable systems using hybrid integrated circuits with optical ports

Also Published As

Publication number Publication date
EP1252654B1 (de) 2007-08-08
WO2001056079A3 (en) 2002-04-04
US20040029329A1 (en) 2004-02-12
US6576505B2 (en) 2003-06-10
JP5022549B2 (ja) 2012-09-12
US6812078B2 (en) 2004-11-02
DE60129793D1 (de) 2007-09-20
EP1252654A2 (de) 2002-10-30
AU2001229896A1 (en) 2001-08-07
WO2001056079A2 (en) 2001-08-02
US20030040145A1 (en) 2003-02-27
JP2003521125A (ja) 2003-07-08

Similar Documents

Publication Publication Date Title
DE60129793T2 (de) Verfahren zum transfer und stapeln von halbleiterbausteinen
DE102010001407B4 (de) Integrierte Antennen auf Wafer-Ebene
DE102016105057B4 (de) Verfahren zum Bilden einer optoelektronischen Einheit und einer Einheit auf einem einzelnen Chip
EP1245059B1 (de) Radarsensor für ein überwachen der umgebung eines kraftfahrzeuges
DE102016107678B4 (de) Halbleitervorrichtungen mit on-chip-antennen und deren herstellung
EP0575789B1 (de) Monolithisch integrierter Millimeterwellenschaltkreis und Verfahren zu dessen Herstellung
DE102011079105A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE3613258C2 (de) Millimeterwellen-Schaltungsanordnung
EP0390061B1 (de) Verfahren zur Herstellung monolithisch integrierter optoelektronischer Module
DE102021109161A1 (de) Photonische halbleitervorrichtung und herstellungsverfahren
DE602005004945T2 (de) Herstellung einer optischen Verbindungsschicht auf einem elektronischen Schaltkreis
US5496743A (en) Method of making an article comprising a semiconductor device
DE69333124T2 (de) Halbleiteranordnung und Schaltung
DE3712864A1 (de) Photoempfaenger
EP0272384B1 (de) Monolithisch integrierter Photoempfänger
DE3932277A1 (de) Halbleitereinrichtung und verfahren zu ihrer herstellung
EP1249043B1 (de) Integrierter limiter und verfahren zur herstellung eines integrierten limiters
DE102018106508B4 (de) Hybrid-interconnect-bauelement und verfahren
DE2835132A1 (de) Festkoerper-mikrowellen-bauelement und seine herstellung
EP0762501B1 (de) Monolithisch integrierte Anordnung von PIN-Diode und Feldeffekttransistor und Verfahren zu deren Herstellung
EP0260376A1 (de) Photoempfänger
DE102018129019A1 (de) Halbleitervorrichtung und verfahren zur herstellung
EP0762499B1 (de) Monolithisch integrierte Anordnung von PIN-Diode und Feldeffekttransistor und Verfahren zu deren Herstellung
DE102018124337A1 (de) Ankerstrukturen und verfahren zur gleichmässigen waferplanarisierung und -bondung
DE19956903B4 (de) HF-Halbleiterbauelement und Verfahren zur Integration von HF-Dioden

Legal Events

Date Code Title Description
8364 No opposition during term of opposition