DE60107219D1 - Zwischenverstärker mit gemischten spannungshüben für hoch-resistive oder hoch-kapazitive signalleitungen in einem speicher und verfahren dafür - Google Patents
Zwischenverstärker mit gemischten spannungshüben für hoch-resistive oder hoch-kapazitive signalleitungen in einem speicher und verfahren dafürInfo
- Publication number
- DE60107219D1 DE60107219D1 DE60107219T DE60107219T DE60107219D1 DE 60107219 D1 DE60107219 D1 DE 60107219D1 DE 60107219 T DE60107219 T DE 60107219T DE 60107219 T DE60107219 T DE 60107219T DE 60107219 D1 DE60107219 D1 DE 60107219D1
- Authority
- DE
- Germany
- Prior art keywords
- resistive
- memory
- signal lines
- capacitive signal
- intermediate amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
- G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018592—Coupling arrangements; Interface arrangements using field effect transistors only with a bidirectional operation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/09425—Multistate logic
- H03K19/09429—Multistate logic one of the states being the high impedance or floating state
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
- Element Separation (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US492541 | 2000-01-27 | ||
| US09/492,541 US6472291B1 (en) | 2000-01-27 | 2000-01-27 | Planarization process to achieve improved uniformity across semiconductor wafers |
| PCT/US2001/002619 WO2001056155A2 (en) | 2000-01-27 | 2001-01-26 | Mixed swing voltage repeaters for high resistance or high capacitance signal lines and methods therefor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE60107219D1 true DE60107219D1 (de) | 2004-12-23 |
| DE60107219T2 DE60107219T2 (de) | 2005-12-01 |
Family
ID=23956675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE60107219T Expired - Lifetime DE60107219T2 (de) | 2000-01-27 | 2001-01-26 | Zwischenverstärker mit gemischten spannungshüben für hoch-resistive oder hoch-kapazitive signalleitungen in einem speicher und verfahren dafür |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6472291B1 (de) |
| EP (1) | EP1266452B1 (de) |
| KR (1) | KR100559348B1 (de) |
| DE (1) | DE60107219T2 (de) |
| WO (1) | WO2001056155A2 (de) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6780771B1 (en) | 2001-01-23 | 2004-08-24 | Cypress Semiconductor Corp. | Forming a substantially planar upper surface at the outer edge of a semiconductor topography |
| US6690198B2 (en) * | 2002-04-02 | 2004-02-10 | Infineon Technologies Ag | Repeater with reduced power consumption |
| US6531387B1 (en) * | 2002-06-17 | 2003-03-11 | Mosel Vitelic, Inc. | Polishing of conductive layers in fabrication of integrated circuits |
| JP2010245334A (ja) * | 2009-04-07 | 2010-10-28 | Renesas Electronics Corp | 半導体装置の製造方法 |
| WO2012160963A1 (en) | 2011-05-20 | 2012-11-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| KR102439583B1 (ko) | 2018-04-30 | 2022-09-05 | 에스케이하이닉스 주식회사 | 메모리 장치 및 그의 신호 전송 회로 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE58908781D1 (de) | 1989-09-08 | 1995-01-26 | Siemens Ag | Verfahren zur globalen Planarisierung von Oberflächen für integrierte Halbleiterschaltungen. |
| US5369316A (en) * | 1993-11-22 | 1994-11-29 | United Microelectronics Corporation | Advanced output buffer with reduced voltage swing at output terminal |
| US5643823A (en) | 1995-09-21 | 1997-07-01 | Siemens Aktiengesellschaft | Application of thin crystalline Si3 N4 liners in shallow trench isolation (STI) structures |
| JP3625930B2 (ja) * | 1995-10-26 | 2005-03-02 | 株式会社日立製作所 | 半導体集積回路装置 |
| US5760620A (en) * | 1996-04-22 | 1998-06-02 | Quantum Effect Design, Inc. | CMOS limited-voltage-swing clock driver for reduced power driving high-frequency clocks |
| US5851899A (en) | 1996-08-08 | 1998-12-22 | Siemens Aktiengesellschaft | Gapfill and planarization process for shallow trench isolation |
| US5763315A (en) | 1997-01-28 | 1998-06-09 | International Business Machines Corporation | Shallow trench isolation with oxide-nitride/oxynitride liner |
| US5854126A (en) | 1997-03-31 | 1998-12-29 | Siemens Aktiengesellschaft | Method for forming metallization in semiconductor devices with a self-planarizing material |
| US5804490A (en) | 1997-04-14 | 1998-09-08 | International Business Machines Corporation | Method of filling shallow trenches |
| KR100230431B1 (ko) * | 1997-07-25 | 1999-11-15 | 윤종용 | 2 종류의 산화막을 사용하는 트렌치 소자 분리 방법 |
| US5880007A (en) | 1997-09-30 | 1999-03-09 | Siemens Aktiengesellschaft | Planarization of a non-conformal device layer in semiconductor fabrication |
| US5923993A (en) * | 1997-12-17 | 1999-07-13 | Advanced Micro Devices | Method for fabricating dishing free shallow isolation trenches |
| US6181165B1 (en) * | 1998-03-09 | 2001-01-30 | Siemens Aktiengesellschaft | Reduced voltage input/reduced voltage output tri-state buffers |
| US6180525B1 (en) * | 1998-08-19 | 2001-01-30 | Micron Technology, Inc. | Method of minimizing repetitive chemical-mechanical polishing scratch marks and of processing a semiconductor wafer outer surface |
| US6090714A (en) * | 1998-10-23 | 2000-07-18 | Taiwan Semiconductor Manufacturing Company | Chemical mechanical polish (CMP) planarizing trench fill method employing composite trench fill layer |
| US6197660B1 (en) * | 1999-04-29 | 2001-03-06 | Taiwan Semiconductor Manufacturing Company | Integration of CMP and wet or dry etching for STI |
| US6261957B1 (en) * | 1999-08-20 | 2001-07-17 | Taiwan Semiconductor Manufacturing Company | Self-planarized gap-filling by HDPCVD for shallow trench isolation |
-
2000
- 2000-01-27 US US09/492,541 patent/US6472291B1/en not_active Expired - Lifetime
-
2001
- 2001-01-26 WO PCT/US2001/002619 patent/WO2001056155A2/en active IP Right Grant
- 2001-01-26 EP EP01906706A patent/EP1266452B1/de not_active Expired - Lifetime
- 2001-01-26 DE DE60107219T patent/DE60107219T2/de not_active Expired - Lifetime
- 2001-01-26 KR KR1020027009666A patent/KR100559348B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| DE60107219T2 (de) | 2005-12-01 |
| US6472291B1 (en) | 2002-10-29 |
| KR20030022774A (ko) | 2003-03-17 |
| WO2001056155A3 (en) | 2001-12-20 |
| KR100559348B1 (ko) | 2006-03-15 |
| WO2001056155A2 (en) | 2001-08-02 |
| EP1266452A2 (de) | 2002-12-18 |
| EP1266452B1 (de) | 2004-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE60143673D1 (de) | Dichtemodulierte dynamische ditherschaltungen und verfahren für einen delta-sigma-umsetzer | |
| DE50106585D1 (de) | Verfahren und vorrichtung zum ermitteln von gebieten mit verteilinformationen auf sendungen | |
| DE69423104T2 (de) | Fehlernachweis- und Korrekturverfahren in einem mehrstufigen Speicher und Speicher für dieses Verfahren | |
| DE69915926D1 (de) | Verfahren und Echographiegerät zur Erfassung von Elastizitätsveränderungen | |
| DE60141025D1 (de) | Vorrichtung und verfahren zum erkennen von defekten oder beschädigungen in abwasserleitungen | |
| DE602004021187D1 (de) | Verfahren und vorrichtung zur erkennung und korrektur von fehlern in einem magnetowiderstands-direktzugriffsspeicher | |
| DE69424241T2 (de) | Vorrichtung und Verfahren zur Dimensionsmessung in einem Bohrloch | |
| DE69904686T2 (de) | Verfahren zum Lesen der in einem Transponder gespeicherten Daten und Transpondersystem zur Durchführung des Verfahrens | |
| DE59914666D1 (de) | Vorrichtung und Verfahren zum Auslesen von in einer Phosphorschicht abgespeicherten Informationen | |
| DE69738476D1 (de) | Verfahren und Gerät für Anrufregistrierung in einem Speicher | |
| DE69927487D1 (de) | Verfahren zum schreiben und lesen von magneto-resistiven speichern (mram) | |
| DE60321612D1 (de) | Verfahren und Vorrichtung zur Dateninversion in einem Speicher | |
| DE59408193D1 (de) | Verfahren und Anordnung zum Ermitteln von Wörtern in einem Sprachsignal | |
| DE69401291T2 (de) | Integrierte Schaltung für Speicherkarte und Verfahren zum Abzählen der Einheiten in einer Speicherkarte | |
| DE69910919D1 (de) | Verfahren und Vorrichtung für einen Schaltkreis mit einem sättigbaren Kernvorrichtung | |
| DE50100989D1 (de) | Regelverfahren für einen zweiaxialen räderprüfstand zur simulation von fahrbelastungen und zweiaxialer räderprüfstand | |
| DE69901253T2 (de) | Schaltung und verfahren mit kompensation von fehlern in verstärkerketten in einem linc oder anderen verstärkereinrichtungen | |
| DE69908680D1 (de) | Adaptervorrichtung mit einem lokalen Speicher und Verfahren zur Emulation in einem Prozessor | |
| DE59902950D1 (de) | Mram-speicher sowie verfahren zum lesen/schreiben digitaler information in einen derartigen speicher | |
| ATE335275T1 (de) | Verfahren und vorrichtung zur informationsaufzeichnung in einheiten | |
| DE60107219D1 (de) | Zwischenverstärker mit gemischten spannungshüben für hoch-resistive oder hoch-kapazitive signalleitungen in einem speicher und verfahren dafür | |
| DE60106175D1 (de) | Vorrichtung und Verfahren zur Anzeige von Informationen in einem Fahrzeug | |
| DE69712005D1 (de) | Datenleseschaltungsanordnung und Verfahren für eine Mehrbitszelle | |
| DE60105261D1 (de) | Voller spannungshub eingangs-/voller spannungshub ausgangs- zweirichtungsverstärker für hoch resistive oder hoch kapazitive zweirichtungssignalleitungen und verfahren dafür | |
| DE69820246D1 (de) | Schaltung und Verfahren zum Lesen eines nichtflüchtigen Speichers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8364 | No opposition during term of opposition | ||
| 8327 | Change in the person/name/address of the patent owner |
Owner name: INTERNATIONAL BUSINESS MACHINES CORP., ARMONK,, US Owner name: QIMONDA AG, 81739 MUENCHEN, DE |