-
Die
vorliegende Erfindung betrifft eine Schaltung zur Herstellung und
zur Nachführung
der Synchronisation. Insbesondere betrifft die vorliegende Erfindung
eine Schaltung zur Herstellung und zur Nachführung der Synchronisation,
die in einer Basisstation eines CDMA-Funknachrichtenübertragungssystems
installiert ist.
-
Jede
Basisstation in einem CDMA-(Codemultiplex-Vielfachzugriff)Nachrichtenübertragungssystem
bildet eine Zelle, die einen Steuerraum darstellt. Die Zelle ist
für die
optimale Nutzung einer gegebenen Wellenressource in mehrere Sektoren
unterteilt. Die Basisstation umfaßt auf diese Weise Nachrichtenübertragungsschaltungen,
von denen jede zu einem der Sektoren gehört. Auch sind in der Basisstation
Schaltungen zur Herstellung und zur Nachführung der Synchronisation vorgesehen,
um die Phase von Spreizcodes zu bestimmen bzw. zu berechnen, und
das empfangene Signal zu entspreizen. Die Schaltungen zur Herstellung
und zur Nachführung
der Synchronisation werden in gleicher Anzahl benötigt wie
die Sektoren. Derartige Verfahren zu den Schaltungen zur Herstellung
und zur Nachführung
der Synchronisation sind in den offengelegten japanischen Patentanmeldungen
(JP-A-Heisei 10-28076, JP-A-Heisei-17648 und JP-A-Heisei 11-122104)
offenbart. Ebenso wird eine abgestimmte Filterschaltung in einem
Demodulator für
ein CDMA-Nachrichtenübertragungssystem
in der offengelegten japanischen Patentanmeldung (JP-A-Heisei 11-274980)
offenbart.
-
US-A-5
926 503 offenbart eine Mobilstation in einem DS-CDMA-Nachrichtenübertragungssystem
mit Diversityempfänger.
Eine erste Antenne empfängt
Signale über
einen Nach richtenübertragungskanal
von einer Basisstation. Eine zweite Antenne empfängt Signale, die in einem Verzögerungselement
um eine oder mehrere Chipdauern verzögert und in einem Summierglied
mit Signalen von der ersten Antenne kombiniert werden. Die kombinierten
Signale werden zum Decodieren und Demodulieren einem RAKE-Empfänger übergeben.
-
IEICE
TRANS. COMMUN., Bd. E77-B, Nr. 5, Seiten 606 bis 623 beschreibt
die Leistungsanalyse eines verteilten Antennensystems, das Raum-
und Weg-Diversity mit Funkkanalberechnung umfaßt. Das System wird für persönliche CDMA-Nachrichtenübertragungssysteme
verwendet. In einem Diversitysystem wird der adaptive RAKE-Empfänger, der
die wesentlichen Eigenschaften eines Funkkanals adaptiv bestimmt,
zur Diversity-Kombination verwendet.
-
Die
PCT-Veröffentlichung
WO 01/47133 A1 betrifft einen RAKE-Empfänger zum Empfangen eines Spreizspektrumsignals,
der mindestens zwei Antennen zum Empfangen eines mehrere Benutzersignale
enthaltenden Spreizspektrumsignals aufweist, wobei mindestens eine
Verzögerungseinheit
zum Verzögern
des in mindestens einer Antenne empfangenen Spreizspektrumsignals
verhindert, daß die von
den verschiedenen Antennen empfangenen Spreizspektrumsignale gelöscht werden.
-
1 stellt
eine herkömmliche
Schaltung zur Herstellung und zur Nachführung der Synchronisation dar.
In 1 ist die eine Schaltung 100 zur Herstellung
und zur Nachführung
der Synchronisation mit drei Sektoren verbunden. Die Anzahl der
Sektoren ist nicht auf drei beschränkt. In einem gegenwärtigen System
werden an der Basisstation gewöhnlich
sechs Sektoren verwendet.
-
Die
Schaltung 100 zur Herstellung und zur Nachführung der
Synchronisation weist erste, zweite und dritte Abschnitte 101a, 101b, 101c zur
Herstellung und zur Nachführung
der Synchronisation auf. Der erste Abschnitt 101a zur Herstellung
und zur Nachführung
der Synchronisation führt
eine Steuerungsfunktion für
den ersten Sektor aus. Der zweite Abschnitt 101b zur Herstellung
und zur Nachführung der
Synchronisation führt
eine Steuerungsfunktion für
den zweiten Sektor aus. Der dritte Abschnitt 101c zur Herstellung
und zur Nachführung
der Synchronisation führt
eine Steuerungsfunktion für
den dritten Sektor aus.
-
Der
erste Abschnitt 101a zur Herstellung und zur Nachführung der
Synchronisation weist einen ersten Korrelator 102a, einen
ersten Spreizcodegenerator 103a, einen ersten Pegeldetektor 104a,
eine erste Entspreizschaltung 105a, eine erste Synchronisationsbeurteilungsschaltung 106a und
eine erste Phasenverschiebungsschaltung 111a auf.
-
Der
zweite Abschnitt 101b zur Herstellung und zur Nachführung der
Synchronisation weist einen zweiten Korrelator 102b, einen
zweiten Spreizcodegenerator 103b, einen zweiten Pegeldetektor 104b,
eine zweite Entspreizschaltung 105b, eine zweite Synchronisationsbeurteilungsschaltung 106b und
eine zweite Phasenverschiebungsschaltung 111b auf.
-
Der
dritte Abschnitt 101c zur Herstellung und zur Nachführung der
Synchronisation weist einen dritten Korrelator 102c, einen
dritten Spreizcodegenerator 103c, einen dritten Pegeldetektor 104c,
eine dritte Entspreizschaltung 105c, eine dritte Synchronisationsbeurteilungsschaltung 106c und
eine dritte Phasenverschiebungsschaltung 111c auf.
-
Der
erste Abschnitt 101a zur Herstellung und zur Nachführung der
Synchronisation empfängt
ein erstes quasikohärentes
Signal SS1. Der zweite Abschnitt 101b zur Herstellung und
zur Nachführung der
Synchronisation empfängt
ein zweites quasikohärentes
Signal SS2. Der dritte Abschnitt 101c zur Herstellung und
zur Nachführung
der Synchronisation empfängt
ein drittes quasikohärentes
Signal SS3.
-
Der
Ausgang des ersten Korrelators 102a in dem ersten Abschnitt 101a zur
Herstellung und zur Nachführung
der Synchronisation ist mit dem Eingang des ersten Pegeldetektors 104a verbunden. Der
Ausgang des ersten Pegeldetektors 104a ist mit dem Eingang
der ersten Entspreizschaltung 105a verbunden. Der Ausgang
der ersten Entspreizschaltung 105a ist mit dem Eingang
der ersten Synchronisationsbeurteilungsschaltung 106a verbunden.
Der Ausgang der ersten Phasenverschiebungsschaltung 111a ist
mit dem Eingang des ersten Spreizcodegenerators 103a verbunden.
Der Ausgang des ersten Spreizcodegenerators 103a ist mit
dem ersten Korrelator 102a verbunden. Der Ausgang der ersten Synchronisationsbeurteilungsschaltung 106a ist
mit dem Eingang des ersten Spreizcodegenerators 103a verbunden.
-
Die
Phasenverschiebungsschaltung 111a bestimmt die in dem ersten
Spreizcodegenerator 103a verwendete Phase. Der erste Spreizcodegenerator 103a erzeugt
eine Spreizcodefolge. Die Phase der Spreizcodefolge wird nacheinander
mit einer Auflösung
von weniger als einem Chip des Spreizcodes verschoben. Der erste
Spreizcodegenerator 103a wird mit der von der ersten Phasenverschiebungsschaltung 111a bestimmten
Phase zeitlich abgestimmt. Der erste Korrelator 102a nimmt
die Korrelation zwischen dem ersten quasikohärenten Signal und dem Spreizcode,
um einen Korrelationswert zu erzeugen. Der Pegeldetektor 104a erzeugt
ein Chip-synchrones Signal, das die empfangene Phasenlage mit dem
maximalen Korrelationswert anzeigt. Das Chip-synchrone Signal wird
dann für
die Synchronisationsherstellung verwendet.
-
Durch
Untersuchen des Chip-synchronen Signals entspreizt die erste Entspreizschaltung 105a das
quasikohärente
Signal SS1, um ein entspreiztes Signal zu erzeugen. Die erste Synchronisationsbeurteilungsschaltung 106a beurteilt
die Synchronisation auf der Grundlage des entspreizten Signals von
der ersten Entspreizschaltung 105a. Wenn die Synchronisation
festgestellt wird, informiert die erste Synchronisationsbeurteilungsschaltung 106a den ersten
Spreizcodegenerator 103a über die Synchronisation. Dies
ermöglicht,
daß der
erste Spreizcodegenerator 103a den Spreizcode der Phase
mit der Zeitsteuerung der Synchronisation erzeugt.
-
Der
zweite und der dritte Abschnitt 101b und 101c zur
Herstellung und zur Nachführung
der Synchronisation sind in der Anordnung identisch mit dem ersten
Abschnitt 101a zur Herstellung und zur Nachführung der
Synchronisation. Auch führen
der zweite und der dritte Abschnitt 101b und 101c zur
Herstellung und zur Nachführung
der Synchronisation die gleiche Verarbeitungstätigkeit wie der erste Abschnitt 101a zur
Herstellung und zur Nachführung
der Synchronisation durch, wenn sie ihre entsprechenden quasikohärenten Signale
SS2 und SS3 empfangen.
-
In
einer derartigen Schaltung zur Herstellung und zur Nachführung der
Synchronisation wird der Pegel eines empfangenen Signals über seine
gesamte Bitlänge
detektiert, um den Schwundeffekt an der Station zu verringern. Die
Menge an in den Korrelatoren 102a, 102b und 102c berechneten
Daten nimmt proportional zur Bitlänge zu. Wenn die Berechnung
der Korrelation unter Verwendung einer entsprechenden Anzahl von
Korrelatoren durchgeführt wird,
kann ihre Dauer verkürzt
werden. Je höher
die Anzahl der Korrelatoren, desto größer wird jedoch die Schaltung
zur Herstellung und zur Nachführung
der Synchronisation in der Schaltungsanordnung, wodurch die Verkleinerung
und das Energiesparen für die
Schaltung zur Herstellung und zur Nachführung der Synchronisation verhindert
wird.
-
Daher
ist es eine Aufgabe der vorliegenden Erfindung, eine Schaltung zur
Herstellung und zur Nachführung
der Synchronisation zur Verfügung
zu stellen, die in der Lage ist, die Phase mit höherer Genauigkeit zu detektieren,
ohne die Größe ihrer
Schaltungsanordnung an einer Basisstation zu vergrößern.
-
Um
einen Aspekt der vorliegenden Erfindung zu erreichen, umfaßt eine
Schaltung zur Herstellung und zur Nachführung der Synchronisation für eine CDMA-Basisstation
einen ersten Spreizcodegenerator, einen ersten Korrelator, einen
zweiten Spreizcodegenerator, einen zweiten Korrelator und eine Phasenbestimmungsschaltung.
Der erste Spreizcodegenerator erzeugt eine erste Spreizcodefolge.
Der erste Korrelator berechnet die erste Korrelation zwischen der
ersten Spreizcodefolge und einem ersten quasikohärenten Signal, das einem ersten
von der CDMA-Basisstation empfangenen Signal entspricht. Der zweite
Spreizcodegenerator erzeugt eine zweite Spreizcodefolge. Der zweite
Korrelator berechnet die zweite Korrelation zwischen der zweiten
Spreizcodefolge und einem zweiten quasikohärenten Signal, das einem zweiten
von der CDMA-Basisstation empfangenen Signal entspricht. Die Phasenbestimmungsschaltung
bestimmt auf der Grundlage eines addierten quasikohärenten Signals,
zu dem die ersten und zweiten kohärenten Signale addiert werden, eine
erste Phase der ersten Spreizcodefolge.
-
Die
Phasenbestimmungsschaltung umfaßt wünschenswerterweise
einen Ordnungsabschnitt und eine Phaseneinstellschaltung. Der Ordnungsabschnitt
bestimmt auf der Grundlage des addierten quasikohärenten Signals
mehrere Zielphasen. Die Phaseneinstellschaltung stellt die erste
Phase auf eine ausgewählte
Phase ein, die aus den Zielphasen ausgewählt wird.
-
In
diesem Fall bestimmt der Ordnungsabschnitt wünschenswerterweise auf der
Grundlage des addierten quasikohärenten
Signals eine Prioritätsreihenfolge
für die
Zielphasen. Außerdem
wählt die
Phaseneinstellschaltung wünschenswerterweise die
ausgewählte
Phase entsprechend der Prioritätsreihefolge
aus.
-
Der
Ordnungsabschnitt kann einen phasenbestimmenden Spreizcodegenerator,
einen phasenbestimmenden Korrelator und eine Ordnungsschaltung aufweisen.
Der phasenbestimmende Spreizcodegenerator erzeugt eine phasenbestimmende Spreizcodefolge.
Eine Phase der phasenbestimmenden Spreizcodefolge wird nacheinander
in eine der in Frage kommenden Phasen verschoben. Der phasenbestimmende
Korrelator berechnet die Korrelation zwischen der phasenbestimmenden
Spreizcodefolge und dem addierten quasikohärenten Signal, um addierte
Signalkorrelationswerte zu bestimmen, welche jeweils entsprechenden
in Frage kommenden Phasen entsprechen. Die Ordnungsschaltung wählt die Zielphasen
auf der Grundlage der Korrelationswerte aus.
-
Die
Schaltung zur Herstellung und zur Nachführung der Synchronisation umfaßt ferner
wünschenswerterweise
eine Bestimmungsschaltung für die
Phase mit maximaler Korrelation, eine Entspreizschaltung und eine
Synchronisationserkennungsschaltung. Die Bestimmungsschaltung für die Phase mit
maximaler Korrelation bestimmt auf der Grundlage der ersten Korrelation
eine Entspreizphase. Die Entspreizschaltung entspreizt das erste
quasikohärente
Signal, um ein entspreiztes Signal zu erzeugen, wobei eine andere
Spreizcodefolge mit der Entspreizphase verwendet wird. Die Synchronisationserkennungsschaltung
erkennt eine Synchronisation des ersten quasikohärenten Signals mit der anderen
Spreizcodefolge, um ein Synchronisationsinformationssignal auszugeben,
das den ersten Spreizcodegenerator über die Synchronisation informiert.
Der erste Spreizcodegenerator stellt die erste Phase auf der Grundlage
des Synchronisationsinformationssignals fest ein, so daß die Synchronisation des
ersten quasikohärenten
Signals mit der Entspreiz-Spreizcodefolge
hergestellt wird.
-
Auch
bestimmt die Phasenbestimmungsschaltung wünschenswerterweise auf der
Grundlage des addierten quasikohärenten
Signals eine zweite Phase der zweiten Spreizcodefolge.
-
In
diesem Fall umfaßt
die Phasenbestimmungsschaltung wünschenswerterweise
einen Ordnungsabschnitt und eine Phaseneinstellschaltung. Der Ordnungsabschnitt
bestimmt auf der Grundlage des addierten quasikohärenten Signals
eine Prioritätsreihenfolge
für die
Zielphasen. Die Phaseneinstellschaltung stellt die ersten und zweiten
Phasen auf eine ausgewählte
Phase ein, die aus den Zielphasen ausgewählt wird.
-
In
diesem Fall bestimmt der Ordnungsabschnitt außerdem wünschenswerterweise auf der Grundlage
des addierten quasikohärenten
Signals eine Prioritätsreihefolge
für die
mehreren Zielphasen. Zu diesem Zeitpunkt wählt die Phaseneinstellschaltung
wünschenswerterweise
die ausgewählte
Phase entsprechend der Prioritätsreihefolge
aus.
-
Der
Ordnungsabschnitt umfaßt
wünschenswerterweise
einen phasenbestimmenden Spreizcodegenerator, einen phasenbestimmenden
Korrelator und eine Ordnungsschaltung. Der phasenbestimmende Spreizcodegenerator
erzeugt eine phasenbestimmende Spreizcodefolge. Eine Phase der phasenbestimmenden
Spreizcodefolge wird nacheinander in eine der in Frage kommenden
Phasen verschoben. Der phasenbestimmende Korrelator berechnet die
Korrelation zwischen der phasenbestimmenden Spreizcodefolge und
dem addierten quasikohärenten
Signal, um addierte Signalkorrelationswerte zu bestimmen, welche
jeweils entsprechenden verschiedenen in Frage kommenden Phasen entsprechen.
Die Ordnungsschaltung wählt
die Zielphasen auf der Grundlage der Korrelationswerte aus.
-
Die
Schaltung zur Herstellung und zur Nachführung der Synchronisation umfaßt ferner
wünschenswerterweise
eine Bestimmungsschaltung für die
Phase mit maximaler Korrelation, eine erste Entspreizschaltung,
eine zweite Bestimmungsschaltung für die Phase mit maximaler Korrelation,
eine zweite Entspreizschaltung und eine Raumdiversityschaltung.
Die erste Bestimmungsschaltung für
die Phase mit maximaler Korrelation bestimmt auf der Grundlage der
ersten Korrelation eine erste Entspreizphase. Die erste Entspreizschaltung entspreizt
das erste quasikohärente
Signal, um ein erstes entspreiztes Signal zu erzeugen, wobei eine dritte
Spreizcodefolge mit der ersten Entspreizphase verwendet wird. Die
zweite Bestimmungsschaltung für
die Phase mit maximaler Korrelation bestimmt auf der Grundlage der
zweiten Korrelation eine zweite Entspreizphase. Die zweite Entspreizschaltung entspreizt
das zweite quasikohärente
Signal, um ein zweites entspreiztes Signal zu erzeugen, wobei eine vierte
Entspreiz-Spreizcodefolge mit der zweiten Entspreizphase verwendet
wird. Die Raumdiversityschaltung erkennt eine Richtung einer Mobilstation, die
mindestens das erste oder zweite empfangene Signal sendet, auf der
Grundlage der ersten und zweiten entspreizten Signale.
-
Um
einen anderen Aspekt der vorliegenden Erfindung zu erreichen, umfaßt eine
Schaltung zur Herstellung und zur Nachführung der Synchronisation für eine CDMA-Basisstation
einen Spreizcodegenerator, einen Korrelator, eine Ordnungsschaltung und
eine Phaseneinstellschaltung. Der Spreizcodegenerator erzeugt eine
Spreizcodefolge. Der Korrelator berechnet die Korrelation zwischen
der Spreizcodefolge und einem quasikohärenten Signal, das einem von
der CDMA-Basisstation empfangenen Signal entspricht. Die Ordnungsschaltung
speichert mehrere geordnete Phasen. Die Phaseneinstellschaltung
stellt die Phase einer ausgewählten
Phase ein, welche aus den mehreren geordneten Phasen ausgewählt wird.
-
Die
Schaltung zur Herstellung und zur Nachführung der Synchronisation weist
wünschenswerterweise
ferner eine Addierschaltung auf. Die Addierschaltung addiert das
quasikohärente
Signal und mindestens ein anderes quasikohärentes Signal, um ein addiertes
quasikohärentes
Signal zu erzeugen. Das andere quasikohärente Signal entspricht einem oder
mehreren anderen von der CDMA-Basisstation empfangenen Signalen.
In diesem Fall werden die mehreren geordneten Phasen wünschenswerterweise
auf der Grundlage des addierten quasikohärenten Signals bestimmt.
-
Um
noch einen anderen Aspekt der vorliegenden Erfindung zu erreichen,
weist ein Verfahren zur Herstellung und zur Nachführung der
Synchronisation für
eine CDMA-Basisstation auf:
Erzeugen einer ersten Spreizcodefolge;
Berechnen
der ersten Korrelation zwischen der ersten Spreizcodefolge und einem
ersten quasikohärenten
Signal, das einem ersten von der CDMA-Basisstation empfangenen Signal
entspricht;
Erzeugen einer zweiten Spreizcodefolge;
Berechnen
einer zweiten Korrelation zwischen der zweiten Spreizcodefolge und
einem zweiten quasikohärenten
Signal, das einem zweiten von der CDMA-Basisstation empfangenen
Signal entspricht;
Erzeugen eines addierten quasikohärenten Signals, zu
dem die ersten und zweiten quasikohärenten Signale addiert werden;
und
Bestimmen einer ersten Phase der ersten Spreizcodefolge
auf der Grundlage des addierten quasikohärenten Signals.
-
Das
Verfahren zur Herstellung und zur Nachführung der Synchronisation weist
ferner wünschenswerterweise
auf:
Bestimmen mehrerer Zielphasen auf der Grundlage des addierten
quasikohärenten
Signals;
Auswählen
einer ausgewählten
Phase aus den mehreren Zielphasen;
Einstellen der ersten Phase
auf die ausgewählte Phase.
-
Das
Auswählen
umfaßt
wünschenswerterweise:
Bestimmen
einer Prioritätsreihenfolge
für die
Zielphasen auf der Grundlage des addierten quasikohärenten Signals;
und
Auswählen
der ausgewählten
Phase auf der Grundlage der Prioritätsreihenfolge.
-
Auch
umfaßt
das Bestimmen der mehreren Zielphasen wünschenswerterweise:
Erzeugen
einer phasenbestimmenden Spreizcodefolge, so daß eine Phase der phasenbestimmenden Spreizcodefolge
nacheinander in eine der in Frage kommenden Phasen verschoben wird;
Berechnen
der Korrelation zwischen der phasenbestimmenden Spreizcodefolge
und dem addierten quasikohärenten
Signal, um addierte Signalkorrelationswerte zu bestimmen, die jeweils
den in Frage kommenden Phasen entsprechen; und
Auswählen der
Zielphasen aus den in Frage kommenden Phasen auf der Grundlage der
Korrelationswerte.
-
Das
Verfahren zur Herstellung und zur Nachführung der Synchronisation weist
wünschenswerterweise
ferner auf:
Bestimmen einer Entspreizphase auf der Grundlage der
ersten Korrelation;
Entspreizen des ersten quasikohärenten Signals,
um ein entspreiztes Signal zu erzeugen, wobei eine andere Spreizcodefolge
mit der Entspreizphase verwendet wird;
Erkennen einer Synchronisation
des ersten quasikohärenten
Signals mit der anderen Spreizcodefolge, um ein Synchronisationsinformationssignal
auszugeben, das die Synchronisation anzeigt; und
fest Einstellen
der ersten Phase auf der Grundlage des Synchronisationsinformationssignals,
so daß die Synchro nisation
des ersten quasikohärenten
Signals mit der anderen Spreizcodefolge hergestellt wird.
-
Auch
weist das Verfahren zur Herstellung und zur Nachführung der
Synchronisation wünschenswerterweise
auf:
Bestimmen einer zweiten Phase der zweiten Spreizcodefolge
auf der Grundlage des addierten quasikohärenten Signals.
-
In
diesem Fall weist das Verfahren zur Herstellung und zur Nachführung der
Synchronisation wünschenswerterweise
ferner auf:
Bestimmen mehrerer Zielphasen auf der Grundlage des
addierten quasikohärenten
Signals; und
Einstellen der ersten und zweiten Phasen auf eine ausgewählte Phase,
die aus den geordneten Phasen ausgewählt wird.
-
Auch
weist das Verfahren zur Herstellung und zur Nachführung der
Synchronisation wünschenswerterweise
ferner auf:
Bestimmen einer ersten Entspreizphase auf der Grundlage
der ersten Korrelation;
Entspreizen des ersten quasikohärenten Signals,
um ein erstes entspreiztes Signal zu erzeugen, wobei eine dritte
Spreizcodefolge mit der ersten Entspreizphase verwendet wird;
Bestimmen
einer zweiten Entspreizphase auf der Grundlage der zweiten Korrelation;
Entspreizen
des zweiten quasikohärenten
Signals, um ein zweites entspreiztes Signal zu erzeugen, wobei eine
vierte Entspreizcodefolge mit der zweiten Entspreizphase verwendet
wird; und
Identifizieren einer Richtung einer Mobilstation,
die mindestens das erste oder zweite empfangene Signal sendet, auf
der Grundlage der ersten und zweiten entspreizten Signale.
-
Um
noch einen anderen Aspekt der vorliegenden Erfindung zu erreichen,
weist ein Verfahren zur Herstellung und zur Nachführung der
Synchronisation für
eine CDMA-Basisstation auf:
Erzeugen einer Spreizcodefolge;
Berechnen
einer Korrelation der Spreizcodefolge und einem quasikohärenten Signal,
das einem ersten von der CDMA-Basisstation
empfangenen Signal entspricht;
Speichern mehreren geordneter
Phasen; und
Einstellen der Phase auf eine ausgewählte Phase, die
aus den mehreren geordneten Phasen ausgewählt wird.
-
Das
Verfahren zur Herstellung und zur Nachführung der Synchronisation weist
wünschenswerterweise
ferner auf:
Addieren des quasikohärenten Signals und mindestens
eines anderen quasikohärenten
Signals, um ein addiertes quasikohärentes Signal zu erzeugen.
Das andere quasikohärente
Signal entspricht einem oder mehreren anderen Signalen, die von
der CDMA-Basisstation empfangen werden. In diesem Fall werden die
mehreren geordneten Phasen auf der Grundlage des addierten kohärenten Signals
bestimmt.
-
Eine
Schaltung zur Herstellung und zur Nachführung der Synchronisation der
vorliegenden Erfindung wird weiter untern unter Bezug auf die beigefügten Zeichnungen
detailliert beschrieben.
-
1 ist
ein Blockschaltbild einer herkömmlichen
Schaltung zur Herstellung und zur Nachführung der Synchronisation;
-
2 ist
ein Blockschaltbild einer Schaltung zur Herstellung und zur Nachführung der
Synchronisation gemäß der vorliegenden
Erfindung;
-
3 ist
ein erstes Flußdiagramm,
das den Betrieb der Schaltung zur Herstellung und zur Nachführung der
Synchronisation gemäß der vorliegenden
Erfindung zeigt;
-
4 ist
ein zweites Flußdiagramm,
das den Betrieb der Schaltung zur Herstellung und zur Nachführung der
Synchronisation gemäß der vorliegenden
Erfindung zeigt;
-
5 ist
ein Blockschaltbild einer anderen Schaltung zur Herstellung und
zur Nachführung
der Synchronisation gemäß der vorliegenden
Erfindung.
-
2 stellt
eine Anordnung einer Schaltung zur Herstellung und zur Nachführung der
Synchronisation einer Ausführungsform
der vorliegenden Erfindung dar. Die Schaltung 1 zur Herstellung
und zur Nachführung
der Synchronisation ist für
eine Zelle mit drei Sektoren vorgesehen. Die Anzahl der Sektoren
ist nicht auf drei beschränkt.
-
Die
Schaltung 1 zur Herstellung und zur Nachführung der
Synchronisation umfaßt
erste, zweite und dritte Korrelationswert-Berechnungsschaltungen 1a, 1b und 1c.
Die erste Korrelationswert-Berechnungsschaltung 1a weist
einen ersten Korrelator 2a, einen ersten Spreizcodegenerator 3a, einen
ersten Pegeldetektor 4a, eine erste Entspreizschaltung 5a und
eine erste Synchronisationsbeurteilungsschaltung 6a auf.
Die zweite Korrelationswert-Berechnungsschaltung 1b weist
einen zweiten Korrelator 2b, einen zweiten Spreizcodegenerator 3b,
einen zweiten Pegeldetektor 4b, eine zweite Entspreizschaltung 5b und
eine zweite Synchronisationsbeurteilungsschaltung 6b auf.
Die dritte Korrelationswert-Berechnungsschaltung 1c weist
einen dritten Korrelator 2c, einen dritten Spreizcodegenerator 3c,
einen dritten Pegeldetektor 4c, eine dritte Entspreizschaltung 5c und
eine dritte Synchronisationsbeurteilungsschaltung 6c auf.
-
Die
Schaltung 1 zur Herstellung und zur Nachführung der
Synchronisation umfaßt
ferner eine Phasenbestimmungsschaltung 7. Die Phasenbestimmungsschaltung 7 umfaßt ein Addierglied 71,
einen vierten Korrelator 72, einen vierten Spreizcodegenerator 73,
eine Phasenverschiebungsschaltung 74, einen vierten Pegeldetektor 75,
eine Ordnungsschaltung 76 und eine Phaseneinstellschaltung 77.
-
Der
erste Korrelator 2a empfängt ein erstes quasikohärentes Signal
SS1. Der zweite Korrelator 2b empfängt ein zweites quasikohärentes Signal SS2.
Der dritte Korrelator 2c empfängt ein drittes quasikohärentes Signal
SS3.
-
Der
Ausgang des ersten Korrelators 2a ist mit dem Eingang des
ersten Pegeldetektors 4a verbunden. Der Ausgang des ersten
Pegeldetektors 4a ist mit dem Eingang der ersten Entspreizschaltung 5a verbunden.
Der Ausgang der ersten Entspreizschaltung 5a ist mit dem
Eingang der ersten Synchronisationsbeurteilungsschaltung 6a verbunden.
Der Ausgang der ersten Synchronisationsbeurteilungsschaltung 6a ist
mit dem ersten Eingang des Spreizcodegenerators 3a verbunden.
Der Ausgang des ersten Spreizcodegenerators 3a ist mit
dem Korrelator 2a verbunden.
-
Die
zweite und dritte Korrelationswert-Berechnungsschaltung 1b und 1c sind
in der Anordnung identisch mit der ersten Korrelationswert-Berechnungsschaltung 1a.
-
Die
ersten, zweiten und dritten quasikohärenten Signale SS1, SS2 und
SS3 werden in das Addierglied 71 eingespeist. Der Ausgang
des Addierglieds 72 ist mit dem vierten Korrelator 72 verbunden. Der
Ausgang des vierten Korrelators 72 ist mit dem Eingang
des vierten Pegeldetektors 75 verbunden. Der Ausgang des
vierten Pegeldetektors 75 ist mit dem Eingang der Ordnungsschaltung 76 verbunden. Der
Ausgang der Ordnungsschaltung 76 ist mit dem Eingang der
Phaseneinstellschaltung 77 verbunden. Der Ausgang der Phaseneinstellschaltung 77 ist
mit den Eingängen
der ersten bis dritten Spreizcodegeneratoren 3a bis 3c verbunden.
Der Ausgang der Phasenverschiebungsschaltung 74 ist mit
dem Eingang des vierten Spreizcodegenerators 73 verbunden.
Der Ausgang des vierten Spreizcodegenerators 73 ist mit
dem Eingang des vierten Korrelators 72 verbunden.
-
Der
erste Korrelator 2a berechnet einen Korrelationswert zwischen
dem ersten quasikohärenten Signal
SS1 und einer von dem Spreizcodegenerator 3a erzeugten
Spreizcodefolge. Der Pegeldetektor 4a erzeugt ein Chip-synchrones
Signal CS1, das eine Empfangssignalphasenlage mit der maximalen
Korrelation anzeigt. Das Chip-synchrone Signal CS1 wird dann für die Herstellung
der Synchronisation verwendet. Wenn sie das Chip-synchrone Signal empfängt und
untersucht, entspreizt die erste Entspreizschaltung 5a das
quasikohärente
Signal SS1, um ein entspreiztes Signal DS1 zu erzeugen. Die erste
Entspreizschaltung 5a entspreizt das quasikohärente Signal
SS1, wobei eine andere (nicht gezeigte) Spreizcode folge mit einer
Phase verwendet wird, die durch das Chipsynchrone Signal CS1 angezeigt
wird. Die erste Synchronisationsbeurteilungsschaltung 6a untersucht
das entspreizte Signal DS1, um die Synchronisation zu beurteilen.
Insbesondere erkennt die erste Synchronisationsbeurteilungsschaltung 6a die
Synchronisation zwischen dem quasikohärenten Signal SS1 und der in
der Entspreizschaltung 5a verwendeten anderen Spreizcodefolge. Nach
Erkennen der Synchronisation informiert die erste Synchronisationsbeurteilungsschaltung 6a den ersten
Spreizcodegenerator 3a über
die Synchronisation, indem er ein Synchronisationsinformationssignal
SI1 sendet. Wenn er das Synchronisationsinformationssignal SI1 empfängt, welches
die Synchronisation anzeigt, erzeugt der erste Spreizcodegenerator 3a eine
Spreizcodefolge mit der Phase, die mit der Synchronisation zeitabgestimmt
ist. Die Phase der Spreizcodefolge ist dann fest eingestellt. Da
die von der ersten Spreizcodegeneratorschaltung 3a erzeugte
Phase der Spreizcodefolge fest eingestellt ist, kann die Synchronisation
aufrecht erhalten werden.
-
Der
zweite Korrelator 2b berechnet einen Korrelationswert zwischen
dem zweiten quasikohärenten
Signal SS2 und einer von dem zweiten Spreizcodegenerator 3b erzeugten
Spreizcodefolge. Der Pegeldetektor 4b erzeugt ein Chipsynchrones
Signal CS2, das eine Empfangssignalphasenlage mit der maximalen
Korrelation anzeigt. Das Chip-synchrone Signal CS2 wird dann für die Herstellung
der Synchronisation verwendet. Wenn sie das Chip-synchrone Signal
CS2 empfängt
und untersucht, entspreizt die zweite Entspreizschaltung 5b das
quasikohärente
Signal SS2, um ein entspreiztes Signal DS2 zu erzeugen. Die zweite
Entspreizschaltung 5b entspreizt das quasikohärente Signal
SS2, wobei eine andere (nicht gezeigte) Spreizcodefolge mit einer
Phase verwendet wird, die durch das Chip-synchrone Signal CS2 angezeigt
wird. Die zweite Synchronisationsbeurteilungsschaltung 6b untersucht
das entspreizte Signal DS2, um die Synchronisation zu beurteilen.
Insbesondere erkennt die zweite Synchronisationsbeurteilungsschaltung 6b die
Synchronisation zwischen dem quasikohärenten Signal SS2 und der in
der Entspreizschaltung 5b verwendeten anderen Spreizcodefolge.
Nach Erkennen der Synchronisation informiert die zweite Synchronisationsbeurteilungsschaltung 6b den
zweiten Spreizcodegenerator 3b über die Synchronisation, indem
sie ein Synchronisationsinformationssignal SI2 sendet. Wenn er das
Synchronisationsinformationssignal SI2, welches die Synchronisation
anzeigt, empfängt,
erzeugt der zweite Spreizcodegenerator 3b eine Spreizcodefolge
mit der Phase, die mit der Synchronisation zeitabgestimmt ist. Die
Phase des Spreizcodes ist dann fest eingestellt. Da die Phase des
von dem zweiten Spreizcodegenerator 3b erzeugten Spreizcodes
fest eingestellt ist, kann die Synchronisation aufrecht erhalten
werden.
-
Der
dritte Korrelator 2c berechnet einen Korrelationswert zwischen
dem dritten quasikohärenten Signal
SS3 und einer von dem Spreizcodegenerator 3c erzeugten
Spreizcodefolge. Der Pegeldetektor 4c erzeugt ein Chip-synchrones
Signal CS3, das eine Empfangssignalphasenlage mit der maximalen
Korrelation anzeigt. Das Chip-synchrone Signal CS3 wird dann für die Herstellung
der Synchronisation verwendet. Wenn sie das Chip-synchrone Signal CS3
empfängt
und untersucht, entspreizt die dritte Entspreizschaltung 5c das
quasikohärente
Signal SS3, um ein entspreiztes Signal DS3 zu erzeugen. Die dritte
Entspreizschaltung 5c entspreizt das quasikohärente Signal
SS3, wobei eine andere (nicht gezeigte) Spreizcodefolge mit einer
Phase verwendet wird, die durch das Chip-synchrone Signal CS3 angezeigt
wird. Die dritte Synchronisationsbeurteilungsschaltung 6c untersucht
das entspreizte Signal DS3, um die Synchronisation zu beurteilen.
Insbesondere erkennt die dritte Synchronisationsbeurteilungsschaltung 6c die
Synchronisation zwischen dem quasikohärenten Signal SS3 und der anderen Spreizcodefolge.
Nach Erkennen der Synchronisation informiert die dritte Synchronisationsbeurteilungsschaltung 6c den
dritten Spreizcodegenerator 3c über die Synchronisation, indem
sie ein Synchronisationsinformationssignal SI3 sendet. Wenn er das Synchronisationsinformationssignal
SI3, welches die Synchro nisation anzeigt, empfängt, erzeugt der dritte Spreizcodegenerator 3c eine
Spreizcodefolge mit der Phase, die mit der Synchronisation zeitabgestimmt
ist. Die Phase des Spreizcodes ist dann fest eingestellt. Da die
Phase der von der ersten Spreizcodegeneratorschaltung 3c erzeugten
Spreizcodefolge fest eingestellt ist, kann die Synchronisation aufrecht
erhalten werden.
-
Die
Phasenbestimmungsschaltung 7 bestimmt die Phase der weiter
oben erwähnten
Spreizcodefolgen, die von den ersten, zweiten und dritten Spreizcodegeneratoren 3a, 3b und 3c erzeugt
werden. Der vierte Spreizcodegenerator 73 in der Phasenbestimmungsschaltung 7 erzeugt
noch eine andere Spreizcodefolge. Die Phase der anderen Spreizcodefolge
wird durch die Phasenverschiebungsschaltung 74 bestimmt.
Insbesondere führt
die Phasenverschiebungsschaltung 74 eine Phasenverschiebungsoperation
mit einer Auflösung
von nicht mehr als einem Chip der anderen Spreizcodefolge durch.
Der vierte Spreizcodegenerator 73 erzeugt auf diese Weise
den anderen Spreizcode synchron mit der Phase, die von der Phasenverschiebungsschaltung 74 bestimmt
wird.
-
Das
Addierglied 71 addiert die ersten, zweiten und dritten
quasikohärenten
Signale SS1, SS2 und SS3, um ein addiertes quasikohärentes Signal SS
zu erzeugen.
-
Der
vierte Korrelator 72 berechnet Korrelationswerte zwischen
dem addierten quasikohärenten Signal
SS und der von dem Spreizcodegenerator 73 erzeugten anderen
Spreizcodefolge. Jeder der Korrelationswerte entspricht einer Phase
der anderen Spreizcodefolge. Der vierte Pegeldetektor 75 erkennt dann
Phasenlagen, die Spitzen entsprechen, das heißt, lokale Maxima der Korrelationswerte.
Der vierte Pegeldetektor 75 gibt ein Chip-synchrones Signal CS
aus, das die Spitzenpegel anzeigt. Auf der Grundlage des Chip-synchronen
Signals CS ordnet die Ordnungsschaltung 76 die von dem
Pegeldetektor 75 empfangenen Spitzenpegel, um 100 geordnete
Phasenlagen zu bestimmen. Ebenso bestimmt die Ordnungsschaltung 76 eine
Prioritätsreihenfolge
und speichert vorübergehend
die 100 geordneten Phasenlagen. Die Ordnungsschaltung 76 um faßt einen Prozessor
und einen Speicher (nicht gezeigt), in dem die 100 geordneten Phasenlagen
in absteigender Prioritätsreihenfolge
angeordnet sind.
-
Die
Phaseneinstellschaltung 77 wählt gemäß der Prioritätsreihenfolge
eine der 100 geordneten Phasenlagen aus. Dann informiert die Phaseneinstellschaltung 77 die
ersten bis dritten Spreizcodegeneratoren 3a bis 3c über die
ausgewählten
Phasenlagen. Das Informieren wird wiederholt in gleichen Intervallen
mit einer vorbestimmten Zeit durchgeführt. Die ersten bis dritten
Spreizcodegeneratoren 3a bis 3c werden durch die
von der Phaseneinstellschaltung 77 bestimmte Phase zeitgesteuert,
um jeweils die Spreizcodes zu erzeugen.
-
Dann
werden die Chip-synchronen Signale CS1 bis CS3, welche die empfangenen
Phasenlagen mit dem maximalen Korrelationswert anzeigen, auf die
vorher in den ersten bis dritten Pegeldetektorschaltungen 4a bis 4c beschriebene
Weise erzeugt. Die Chip-synchronen Signale CS1 bis CS3 werden für die Herstellung
der Synchronisation verwendet. Nach Erkennen der Synchronisation
zwischen dem quasikohärenten
Signal und dem Chip-synchronen Signal informieren die ersten bis
dritten Synchronisationsbeurteilungsschaltungen 6a bis 6c ihre
entsprechenden ersten bis dritten Spreizcodegeneratoren 3a bis 3c über die
Synchronisation. Dies ermöglicht,
daß die
ersten bis dritten Spreizcodegeneratoren 3a bis 3c die
Spreizcodes mit der Phase der Zeitsteuerung der Synchronisation
erzeugen.
-
3 ist
ein erstes Flußdiagramm,
das Schritte des Betriebs der Schaltung 1 zur Herstellung und
zur Nachführung
der Synchronisation der vorliegenden Ausführungsform zeigt. Die Schritte
werden durch die Phasenbestimmungsschaltung 7 implementiert.
Wenn es die ersten bis dritten quasikohärenten Signale SS1 bis SS3
empfängt,
erzeugt das Addierglied 71 das addierte quasikohärente Signal SS.
Der Korrelator 72 führt
das Korrelationsverfahren zwischen dem addierten quasikohärenten Signal
SS und der von dem Spreizcodegenerator 73 erzeugten Spreizcodefolge
mit einer Chiprate von 1/m (m > 1) aus
(S1). Dann wird in dem Pegeldetektor 75 eine Spitze erkannt
(S2). Wenn die Spitze in dem Pegeldetektor 75 nicht erkannt
wird, werden die Schritte S1 und S2 wiederholt. Wenn die Spitze
in dem Pegeldetektor 75 erkannt wird, wird ihre Phase von
der Ordnungsschaltung 76 eingeordnet, um die Prioritätsreihenfolge
zu bestimmen (S3). Die Ordnungsschaltung 76 überwacht
das Ende einer Dauer (Zeit oder Datenlänge) für die Ausführung des Prioritätsordnungsverfahrens,
d. h. das Ordnungsverfahren (S4). Bis die Dauer beendet ist, werden
die Schritte S1 bis S4 wiederholt. Wenn die Dauer beendet ist, wählt die
Phaseneinstellungsschaltung 77 aus, um eine der in der Ordnungsschaltung 76 geordneten
Phasenlagen zu bestimmen, und informiert die ersten bis dritten Spreizcodegeneratoren 3a bis 3c über die
ausgewählte
Phasenlage (S6). Die ersten bis dritten Spreizcodegeneratoren 3a bis 3c erzeugen
die Spreizcodes aus der ausgewählten
Phasenlage.
-
4 ist
ein zweites Flußdiagramm,
das Schritte des Betriebs der Schaltung zur Herstellung und zur
Nachführung
der Synchronisation der vorliegenden Ausführungsform zeigt. Die Schritte
werden durch jede der ersten bis dritten Korrelationswert-Berechnungsschaltungen 1a bis 1c implementiert.
Die von der Phaseneinstellschaltung 77 ausgewählte Phase
wird von den ersten bis dritten Spreizcodegeneratoren 3a bis 3c empfangen
(S11). Die ersten bis dritten Spreizcodegeneratoren 3a bis 3c erzeugen die
Spreizcodes mit der ausgewählten
Phase. Dann wird von den ersten bis dritten Korrelatoren 2a bis 2c das
Korrelationsverfahren durchgeführt
(S12). Die Pegelerkennung wird von den ersten bis dritten Pegeldetektorschaltungen 4a bis 4c durchgeführt (S13), um
eine Phasenlage mit der maximalen Korrelation zu bestimmen. Die
quasikohärenten
Signale SS1 bis SS3 werden unter Verwendung von Spreizcodefolgen
mit der Phasenlage entspreizt. Die ersten bis dritten Synchronisationsbeurteilungsschaltungen 6a bis 6c beurteilen
die Synchronisation nach dem Ergebnis der von ihren entsprechenden
ersten bis dritten Entspreizschaltungen 5a bis 5c durchgeführten Ent spreizverfahren
(S14). Wenn die Synchronisation von den ersten bis dritten Synchronisationsbeurteilungsschaltungen 6a bis 6c erkannt
wird, wird die Phase mit der Zeitsteuerung der Synchronisation durch
ihre entsprechenden ersten bis dritten Spreizcodegeneratoren 6a bis 6c fest
eingestellt (S15). Diese feste Einstellung der Synchronisationsphase bringt
das feste Einstellen der Phase des Spreizcodes durch die ersten
bis dritten Spreizcodegeneratoren 3a bis 3c mit
sich. Wenn die Synchronisation zwischen dem quasikohärenten Signal
und dem Chip-synchronen Signal nicht hergestellt wird, werden die
Schritte S11 bis S14 wiederholt.
-
Wie
weiter oben dargelegt, erzeugt die Schaltung zur Herstellung und
zur Nachführung
der Synchronisation der vorliegenden Ausführungsform das addierte quasikohärente Signal
SS durch Addieren von mehreren quasikohärenten Signalen SS1 bis SS3.
Das addierte quasikohärente
Signal SS wird dann dem Korrelationsverfahren unterzogen. Das Ergebnis
des Korrelationsverfahrens wird verwendet, um das Chip-synchrone
Signal CS zu bestimmen, das die Prioritätsreihfolge für geordnete
Phasen anzeigt. Die Korrelation für jeden Sektor wird dann aus dem
Chip-synchronen Signal berechnet. Dieses Verfahren zur Berechnung
der Korrelation für
jeden Sektor hat eine verringertere Datenmenge, die gehandhabt werden
muß als
das auf den quasikohärenten Signalen
basierende. Entsprechend kann die Größe der Schaltungsanordnung
für die
jedem Sektor entsprechende Berechnung vorteilhafterweise verringert werden.
-
Der
Verringerung der handzuhabenden Datenmenge wird mit einer Basisstation
mit drei Sektoren detaillierter beschrieben. Es wird angenommen, daß die Länge zum
Ermitteln der empfangenen Phasenlage 2000 Chips ist, die Spreizcodelänge 1000 Bits
ist und die Phasenverschiebungseinheit m 1 ist. In einer herkömmlichen
Weise erfordert die Berechnung der Korrelation 3 × 2000 × 1000 =
6 × 106 Berechnungsoperationen. Die Korrelationsverzögerung,
die gemäß der vorliegenden
Erfindung bleibt, wird in der Größenordnung
von 100 bestimmt. Die Berechnung der Korrelation mit dem addierten
quasikohä renten
Signal beträgt
2000 × 1000
= 2 × 106 Operationen. Für jeden Sektor wird die Korrelation durch
3 × 100 × 1000 =
3 × 105 Operationen berechnet. Entsprechend erfordert
die Berechnung gemäß der vorliegenden
Erfindung 2,3 × 106 Operationen, was gegenüber der herkömmlichen
Berechnung um etwa 60% verringert ist. Je höher die Anzahl von Sektoren,
desto weiter nimmt die Verringerung zu.
-
5 stellt
eine andere Ausführungsform der
Schaltung zur Herstellung und zur Nachführung der Synchronisation der
vorliegenden Erfindung dar. Eine in 5 gezeigte
Schaltung 1' zur
Herstellung und zur Nachführung
der Synchronisation hat zu der in 2 gezeigten
Synchronisationsherstellungsschaltung 1 eine Raumdiversityschaltung 8 eingebaut.
Die Raumdiversityschaltung 8 ist mit den Ausgängen der
ersten bis dritten Synchronisationsbeurteilungsschaltungen 6a bis 6c verbunden.
In der Anordnung sind die ersten bis dritten Korrelationswert-Berechnungsschaltungen 1a bis 1c jeweils
einem einzigen Sektor zugeordnet. Wenn der Sektor räumlich weiter
unterteilt wird, kann die Genauigkeit der Nachrichtenübertragungsrichtung
verbessert werden. Insbesondere kann die Raumdiversityschaltung 8 die
Richtung einer für
die Synchronisation zu untersuchenden Mobilstation aus den Ausgaben
der ersten bis dritten Synchronisationsbeurteilungsschaltungen 6a bis 6c identifizieren.
-
Die
Synchronisationsherstellungsschaltung 1' einschließlich der Raumdiversityschaltung 8 ist folglich
in der Lage, die Datenmenge für
die Berechnung der Korrelation und das Identifizieren der Richtung
einer zu untersuchenden Mobilstation zu verringern.
-
Die
Schaltung zur Herstellung und zur Nachführung der Synchronisation der
oben erwähnten Ausführungsformen
ermöglicht,
daß die
zu handhabende Datenmenge in der Synchronisationsherstellungsschaltung
an einer Basisstation mit mehreren Sektoren erfolgreich verringert
wird und somit die gesamte Schaltungsanordnung derselben unter Verwendung
paralleler Installationen minimiert wird.
-
Obwohl
die Erfindung in ihrer bevorzugten Form mit einem gewissen Maß an Besonderheit
beschrieben wurde, versteht sich, daß die vorliegende Offenbarung
der bevorzugten Form in den Aufbaudetails verändert wurde und die Kombination
und Anordnung von Teilen anders geordnet werden kann, ohne den Schutzbereich
der Erfindung, wie er hier im weiteren beansprucht wird, zu verlassen.