DE60032651T2 - Halbleitermodul - Google Patents

Halbleitermodul Download PDF

Info

Publication number
DE60032651T2
DE60032651T2 DE60032651T DE60032651T DE60032651T2 DE 60032651 T2 DE60032651 T2 DE 60032651T2 DE 60032651 T DE60032651 T DE 60032651T DE 60032651 T DE60032651 T DE 60032651T DE 60032651 T2 DE60032651 T2 DE 60032651T2
Authority
DE
Germany
Prior art keywords
semiconductor elements
conductor
mos transistors
main current
semiconductor module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60032651T
Other languages
English (en)
Other versions
DE60032651D1 (de
Inventor
Kenichi 2 chome Kariya-shi Sofue
Hiromitsu 2 chome Kariya-shi Yoshiyama
Toshinari 2 chome Kariya-shi Fukatsu
Toshiaki 2 chome Kariya-shi Nagase
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyota Industries Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp filed Critical Toyota Industries Corp
Application granted granted Critical
Publication of DE60032651D1 publication Critical patent/DE60032651D1/de
Publication of DE60032651T2 publication Critical patent/DE60032651T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48111—Disposition the wire connector extending above another semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H01L2224/49176—Wire connectors having the same loop shape and height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Description

  • Die Erfindung betrifft ein Halbleitermodul, bei dem eine Vielzahl von Halbleiterelementen parallel zueinander verschaltet sind, und genauer eine Technologie zur Verbesserung der Eigenschaften eines Halbleitermoduls, bei dem eine Vielzahl von MOS-Transistoren parallel zueinander verschaltet sind.
  • Ein Halbleitermodul, bei dem eine Vielzahl von Halbleiterelementen parallel zueinander verschaltet sind, wird beispielsweise als Schalter zum Steuern eines großen elektrischen Stroms verwendet. Dabei ist beispielsweise jedes Halbleiterelement ein MOS-Transistor mit derselben Charakteristik.
  • Die Druckschrift EP-A-0 265 833 offenbart ein Halbleitermodul, bei dem eine Vielzahl von Halbleiterelementen (MOSFETs) parallel zueinander verschaltet sind, wobei die Gateelektroden mit einem Gateanschluss verbunden sind, und die Sourceelektroden mit einem Sourceanschluss verbunden sind. Jeder MOSFET wird durch eine zwischen dem Gateanschluss und dem Sourceanschluss angelegte Spannung geschaltet. Der Sourceanschluss weist eine Selbstinduktivität auf, wobei eine rasche Änderung des Laststroms eine nennenswerte Spannung induziert, die entgegen der angelegten Gate-Source-Vorspannung wirkt. Diese Rückspannung wird durch Verbinden des Sourcekontakts jedes Halbleiterelements mit einem Hilfsanschluss reduziert, der im Wesentlichen von dem Sourceanschluss magnetisch entkoppelt ist.
  • 1 zeigt ein Beispiel eines existierenden Halbleitermoduls, bei dem eine Vielzahl von Halbleiterelementen parallel zueinander verschaltet ist. Nachstehend ist jedes Halbleiterelement als MOS-Transistor beschrieben.
  • Eine Vielzahl von MOS-Transistoren 1 ist auf der oberen Oberfläche eines Leitersubstrates 2 angeordnet. Das Leitersubstrat 2 ist eine Drainelektrode, mit der der Drainkontakt jedes MOS-Transistors 1 verbunden ist. Zudem ist ein Eingangsanschluss (Drainanschluss) 3 mit dem Leitersubstrat 2 verbunden. Ein Ausgangsleiterpfad 4 ist eine Sourceelektrode, mit der ein Ausgangsanschluss (Sourceanschluss) 5 verbunden ist. Zudem sind der Sourcekontakt jedes MOS-Transistors 1 und der Ausgangsleiterpfad 4 durch einen Verbindungsdraht 6 verschaltet. Ein Ansteuerungssignalleiterpfad 7 ist eine Gateelektrode, mit der ein Ansteuerungssignalanschluss (Gateanschluss) 8 verbunden ist. Ferner sind der Gatekontakt jedes MOS-Transistors 1 und der Ansteuerungssignalleiterpfad 7 durch einen Verbindungsdraht 9 verschaltet. Diese Verbindungsdrähte können beispielsweise Metalldrähte aus Aluminium usw. sein. Sowohl der Ausgangsleiterpfad 4 als auch der Ansteuerungssignalleiterpfad 7 ist von dem Leitersubstrat 2 elektrisch isoliert.
  • 2 zeigt die Schaltung des in 1 gezeigten Halbleitermoduls. Bei dem vorliegenden Beispiel sind zwei MOS-Transistoren M1 und M2 als eine Vielzahl von MOS-Transistoren 1 parallel verbunden. Eine Diode D ist zu jedem MOS-Transistor parasitär bereitgestellt. Eine Spule L bezeichnet die Induktivität des Verbindungsdrahtes 6 (oder des Verbindungsdrahtes 6 und des Ausgabeleiterpfades 4), welche ein Pfad ist, durch den der Hauptstrom fließt. Wenn eine größere Spannung als ein vorbestimmter Wert (Gateschwellenwertspannung) zwischen dem Ausgangsanschluss 5 und dem Ansteuerungssignalanschluss 8 angelegt wird, werden die MOS-Transistoren M1 und M2 angeschaltet. Falls die Spannung aufrechterhalten werden kann, bleiben die MOS-Transistoren M1 und M2 im Durchlasszustand, und der Hauptstrom kann von dem Eingangsanschluss 3 zum Ausgangsanschluss 5 fließen. Wenn andererseits die Spannung zwischen dem Ausgangsanschluss 5 und dem Ansteuerungssignalanschluss 8 unter den vorbestimmten Wert sinkt, werden die MOS-Transistoren M1 und M2 ausgeschaltet.
  • Wenn die MOS-Transistoren nach vorstehender Beschreibung an- oder ausgeschaltet werden, ändert sich der Hauptstrom. Genauer steigt der Hauptstrom scharf an, wenn sie angeschaltet werden, und verringert sich scharf, wenn sie abgeschaltet werden. Falls der Strom durch die Spule wechselt, wird dann bekanntermaßen eine die Geschwindigkeit der Stromänderung verringernde Spannung erzeugt.
  • Wenn die MOS-Transistoren M1 und M2 angeschaltet werden, wird daher durch die Spule L eine Spannung erzeugt, welche einen Strom in Richtung des Pfeils A fließen lässt. Daher wird die Anstiegsgeschwindigkeit des Hauptstroms verringert, wodurch die Schaltgeschwindigkeit ebenfalls verringert wird. Wenn die MOS-Transistoren M1 und M2 abgeschaltet werden, wird eine Spannung erzeugt, welche einen Strom in die Richtung des Pfeils B fließen lässt. Daher wird die Verringerungsgeschwindigkeit des Hauptstroms reduziert, wodurch ebenfalls die Schaltgeschwindigkeit verringert wird. Wenn die Schaltgeschwindigkeit reduziert ist, wird somit die Änderungsrate des Hauptstroms verringert. Daher wird auch der Spannungsstoß geringer, dessen Pegel proportional zu di/dt ist. Daher wird bei dem in 1 gezeigten Halbleitermodul eine Erzeugung eines großen Spannungsstoßes durch die Induktivität des Verbindungsdrahtes 6 verhindert.
  • Die MOS-Transistoren M1 und M2 können als Dioden verwendet werden. Wenn dabei die an den Ausgangsanschluss 5 angelegte Spannung größer als die an den Eingangsanschluss 3 angelegte Spannung ist, fließt der Durchlassstrom IF durch jede Diode. Wenn die Durchlassspannung für die Diode auf einen geringeren Wert als einen vorbestimmten Wert eingestellt wird, werden alle Dioden abgeschaltet. Dabei verringert sich der Durchlassstrom IF mit der Zeit, und kehrt auf Null (0) zurück, nachdem er negativ wird. Der Vorgang, dass der Durchlassstrom IF von einem negativen Wert auf Null zurückkehrt, wird als „Erholung" bezeichnet.
  • Bei der Erholung der Diode D steigt der Durchlassstrom IF, und die Spule L erzeugt eine Spannung, welche eine Änderung des Stromes verzögert. Obwohl das Potential des Eingangsanschlusses 3 sofort ansteigt, weist der MOS-Transistor somit normalerweise eine parasitäre Kapazität zwischen der Gateelektrode und der Drainelektrode auf. Daher wird das Potential der Gateelektrode des MOS-Transistors durch die parasitäre Kapazität zugeführt. Folglich nimmt der MOS-Transistor sofort den Durchlasszustand an, und die erzeugte Spannung, wenn sich die Diode D erholt, wird durch den MOS-Transistor absorbiert.
  • In einem Halbleitermodul mit der vorstehend beschriebenen Konfiguration ist es schwierig, die Induktivitäten der MOS-Transistoren einander anzupassen. Da es genauer schwierig ist, die Längen der Verbindungsdrähte 6 der MOS-Transistoren einander anzupassen, werden dadurch nicht homogene Induktivitäten der Hauptstrompfade für jeweilige MOS-Transistoren verursacht. Wenn zudem die Pfade der Hauptströme der jeweiligen MOS-Transistoren miteinander verglichen werden, das heißt die Pfade von dem Eingangsanschluss 3 zum Ausgangsanschluss 5 durch die jeweiligen MOS-Transistoren, hängt die Länge des Ausgabeleitungspfades 4 von der Position jedes MOS-Transistors ab, wodurch ebenfalls nicht homogene Induktivitäten der MOS-Transistoren verursacht werden.
  • Wenn die Induktivitäten der MOS-Transistoren nicht zueinander homogen sind, kann ein großer Spannungsstoß in einem spezifischen MOS-Transistor von einer Vielzahl von MOS-Transistoren erzeugt werden, oder ein Strom kann sich auf einen spezifischen MOS-Transistor konzentrieren, wodurch möglicherweise das spezifische Element zerstört wird.
  • Ungeachtet der Induktivität eines MOS-Transistors können ungleiche Eigenschaften (beispielsweise bezüglich der Gateschwellenwertspannung) der MOS-Transistoren ebenfalls nicht homogene Betriebsweisen verursachen.
  • Der vorliegenden Erfindung liegt die Aufgabe zugrunde, das vorstehend beschriebene Problem zu lösen, und die Betriebsweisen einer Vielzahl von Halbleiterelementen in einem Halbleitermodul zu egalisieren, bei dem die Vielzahl von Halbleiterelementen parallel zueinander verschaltet sind.
  • Diese Aufgabe wird durch ein Halbleitermodul gemäß Patentanspruch 1 und alternativ durch ein Halbleitermodul gemäß Patentanspruch 3 gelöst.
  • Eine vorteilhafte Weiterentwicklung ist im abhängigen Patentanspruch definiert.
  • Mit dem vorstehend beschrieben Halbleitermodul wird die Vielzahl von Halbleiterelementen auf der Grundlage der durch den dritten Leiter und den zweiten Leiter bereitgestellte Potentialdifferenz ansteuerungsgesteuert, welches der Pfad ist, durch den der Hauptstrom fließt. Wenn die Halbleiterelemente geschaltet werden, wird daher eine die Änderungsgeschwindigkeit des Stroms verringernde Induktionsspannung durch die Induktivität des zweiten Leiters erzeugt. Folglich kann eine übermäßig hohe Schaltgeschwindigkeit vermieden werden, wodurch der Spannungsstoß reduziert wird.
  • Wenn zudem die Induktivitäten der Pfade, durch die der Hauptstrom fließt, unter den Halbleiterelementen verschieden sind, sind auch die erzeugten Induktionsspannungen unter den Halbleiterelementen verschieden. Eine Differenz bei den Induktionsspannungen kann jedoch durch den Fluss eines Stromes durch den vierten Leiter kompensiert werden. Daher können die Betriebsvorgänge der Vielzahl von Halbleiterelementen egalisiert werden.
  • 1 zeigt ein Beispiel für ein bekanntes Halbleitermodul, bei dem eine Vielzahl von Halbleiterelementen parallel zueinander verschaltet sind;
  • 2 zeigt das Schaltbild des in 1 gezeigten Halbleitermoduls;
  • 3 zeigt ein Halbleitermodul gemäß den Ausführungsbeispielen der Erfindung;
  • 4 zeigt das Schaltbild des Halbleitermoduls gemäß den Ausführungsbeispielen der Erfindung;
  • 5 zeigt, dass die Induktionsspannung von der Position des MOS-Transistors abhängt;
  • 6 zeigt ein nicht beanspruchtes Beispiel (1) des Moduls, bei dem eine Verbindung zwischen dem Sourcekontakt und der Brückenelektrode für einen Teil der MGS-Transistoren weggelassen ist; und
  • 7 zeigt ein Beispiel (2) des Moduls, bei dem die Verbindung zwischen dem Sourcekontakt und der Brückenelektrode für einen Teil der MOS-Transistoren weggelassen ist.
  • Die Ausführungsbeispiele der Erfindung sind nachstehend unter Bezugnahme auf die beiliegende Zeichnung beschrieben.
  • 3 zeigt ein Halbleitermodul gemäß dem vorliegenden Ausführungsbeispiel. In 3 bezeichnen die auch in 1 gezeigten Bezugszeichen identische Einheiten. Genauer können bei dem Halbleitermodul gemäß dem vorliegenden Ausführungsbeispiel die Vielzahl an MOS-Transistoren 1, das Leitersubstrat (Drainelektrode) 2, der Eingangsanschluss (Drainanschluss) 3, der Ausgangsleiterpfad (Sourceelektrode) 4, der Ausgangsanschluss (Sourceanschluss) 5, die Verbindungsdrähte 6 und 9, der Ansteuerungssignalleiterpfad (Gateeleketrode) 7, und der Ansteuerungssignalanschluss (Gateanschluss) 8 dieselben wie bei dem bekannten Halbleitermodul sein.
  • Das Halbleitermodul gemäß dem vorliegenden Ausführungsbeispiel kann durch Verschalten der Sourcekontakte der Vielzahl von MOS-Transistoren 1 durch einen von dem Ausgangsleiterpfad 4 und dem Verbindungsdraht 6 verschiedenen Pfad verwirklicht werden. In der Praxis kann das Halbleitermodul gemäß dem vorliegenden Ausführungsbeispiel durch Bereitstellen einer Brückenelektrode 11 für das in 1 gezeigte bekannte Halbleitermodul verwirklicht werden, und indem die Sourcekontakte der Vielzahl von MOS-Transistoren 1 mit den Brückenelektroden 11 durch einen Verbindungsdraht 12 verschaltet werden.
  • 4 zeigt das Schaltbild des Halbleitermoduls gemäß dem vorliegenden Ausführungsbeispiel. Bei diesem Beispiel sind zwei MOS-Transistoren M1 und M2 parallel zueinander als die Vielzahl von MOS-Transistoren 1 wie bei dem in 2 gezeigten Beispiel verbunden. Zudem beziehen sich die Punkte S1 bzw. S2 auf die Sourcekontaktflächen der MOS-Transistoren M1 und M2, die durch die Brückenelektrode 11 und den Verbindungsdraht 12 verbunden sind.
  • Bei dem vorstehend beschriebenen Halbleitermodul ist das Signal zur Verwendung für das Anschalten oder Ausschalten der MOS-Transistoren M1 und M2 grundsätzlich dasselbe, wie bei dem in 1 gezeigten bekannten Modul. Genauer gesagt wird eine Spannung mit einem höheren Wert als ein vorbestimmter Wert (Schwellenwert) zwischen dem Ausgangsanschluss 5 und dem Ansteuerungssignalanschluss 8 angelegt, um die MOS-Transistoren M1 und M2 anzuschalten. Falls die Spannung aufrechterhalten wird, behalten die MOS-Transistoren M1 und M2 dann den Durchlasszustand, und ein Hauptstrom fließt von dem Eingangsanschluss 3 zum Ausgangsanschluss 5. Das Meiste des Hauptstroms fließt zum Ausgangsanschluss 5 durch den Verbindungsdraht 6, aber der Hauptstrom fließt selten durch die Brückenelektrode 11 oder den Verbindungsdraht 12. Falls die Spannung zwischen dem Ausgangsanschluss 5 und dem Ansteuerungssignalanschluss 8 auf einen Wert kleiner als der vorbestimmte Wert reduziert wird, werden die MOS-Transistoren M1 und M2 andererseits abgeschaltet.
  • Das Prinzip der Egalisierung der Betriebsvorgänge einer Vielzahl von MOS-Transistoren, wenn das Halbleitermodul mit der vorstehend beschriebenen Konfiguration geschaltet wird, ist nachstehend beschrieben. Dabei wird der Fall erklärt, dass die MOS-Transistoren M1 und M2 abgeschaltet werden.
  • Wenn die MOS-Transistoren M1 und M2 ausgeschaltet werden, wird die Spannung zwischen dem Ausgabeanschluss 5 und dem Ansteuerungssignalanschluss 8 auf einen kleineren Wert als den vorbestimmten Wert reduziert. Da sich der Hauptstrom dabei scharf verringert, erzeugen die Spulen L1 und L2 eine Spannung (nachstehend als „Induktionsspannung" bezeichnet), welche die Verringerungsgeschwindigkeiten der jeweiligen Hauptströme reduziert. Daher kann eine zu hohe Schaltgeschwindigkeit der MOS-Transistoren M1 und M2 vermieden werden, wodurch der Spannungsstoß reduziert wird.
  • Es ist jedoch schwierig, die Induktionsspannung für die Vielzahl von parallel zueinander verbundenen MOS-Transistoren zu egalisieren. Da die Induktionsspannung als Produkt aus der Induktivität des Pfades von einem Strom mal der Änderungsrate des Stromes repräsentiert wird, kann im Einzelnen die Induktionsspannung jedes MOS-Transistors in Abhängigkeit von dem Produkt voneinander verschieden sein.
  • In der Praxis hängt der Pfad von jedem MOS-Transistor zum Ausgangsanschluss 5 in den Pfaden der Hauptströme der MOS-Transistoren vom MOS-Transistor ab, wie es in 3 gezeigt ist. Insbesondere hängt er von der Position jedes MOS-Transisotors ab. Daher hängt die Induktivität des Pfades eines Hauptstroms notwendigerweise von jedem MOS-Transistor ab. Falls zudem die Änderungen der Hauptströme der MOS-Transistoren 1-1 bis 1-3 „di1/dt", „di2/dt" bzw. „di3/dt" sind, und die Induktivität des Ausgabeleitungspfades 4 konstant ist, dann können die in Abhängigkeit von den Änderungen der Ströme erzeugten Induktionsspannungen V1 bis V3 durch die nachstehend wiedergegebenen Gleichungen dargestellt werden.
  • Figure 00100001
  • Mit einer Konfiguration, bei der eine Vielzahl von MOS-Transistoren parallel zueinander verbunden ist, ist somit die durch die Spule beim Schaltvorgang erzeugte Induktionsspannung für jeden MOS-Transistor in Abhängigkeit von der Position jedes MOs-Transistors verschieden. Die Differenz der Induktionsspannung kann durch die Induktivitätsdifferenz jedes Verbindungsdrahtes 6 aus der Vielzahl von MOS-Transistoren oder die Differenz bei der Schaltcharakteristik usw. für jeden MOS-Transistor erzeugt werden. Genauer ist die erzeugte Induktionsspannung umso größer, je größer die Induktivität des Verbindungsdrahtes für den Hauptstrom ist, oder je höher die Schaltgeschwindigkeit des MOS-Transistors ist.
  • Die durch eine Änderung des Hauptstromes verursachte Induktionsspannung wird derart erzeugt, dass die Geschwindigkeit der Stromänderung verringert wird, wie es vorstehend beschrieben ist. Wenn beispielsweise bei 4 die MOS-Transistoren abgeschaltet werden, wird eine Induktionsspannung derart erzeugt, dass ein Strom I1 durch den MOS-Transistor M1 fließen kann, und eine Induktionsspannung wird derart erzeugt, dass ein Strom I2 durch den MOS-Transistor M2 fließen kann. Falls der Strom I1 kleiner als der Strom I2 ist, dann fließt ein Kompensationsstrom zur Kompensation der Differenz durch die Brückenelektrode 11 und den Verbindungsdraht 12, wie es in 4 gezeigt ist. Unter Verwendung des elektrischen Kompensationsstroms wird die Verringerungsgeschwindigkeit eines Hauptstroms in dem MOS-Transistor mit einer höheren Induktionsspannung verringert, und die Verringerungsgeschwindigkeit eines Hauptstroms in dem MOS-Transistor mit einer geringeren Induktionsspannung wird erhöht. Folglich kann die Verringerungsgeschwindigkeit jedes Hauptstroms bei der Vielzahl von MOS-Transistoren egalisiert werden, und ein Spannungsstoß bei einem spezifischen MOS-Transistor kann vermieden werden, oder die Konzentration eines Stromes auf einen spezifischen MOS-Transistor kann vermieden werden.
  • Da die Brückenelektrode 11 und der Verbindungsdraht 12 Induktivitäten aufweisen, hängt die Induktivität des Pfades eines Kompensationsstroms davon ab, ob der Kompensationsstrom zwischen nahe beieinander liegenden MOS-Transistoren fließt, oder der Kompensationsstrom zwischen weit voneinander weg angeordneten MOS-Transistoren in einem Modul fließt, bei dem eine Anzahl von MOS-Transistoren parallel zueinander verbunden sind. Da jedoch der Hauptstrom selten durch die Brückenelektrode 11 und den Verbindungsdraht 12 fließt, und der Kompensationsstrom ausreichend geringer als der Hauptstrom ist, ist die Stromänderungsrate in dem Pfad klein genug, um vernachlässigt zu werden. Daher wird angenommen, dass die Induktivitäten der Brückenelektrode 11 und des Verbindungsdrahtes 12 ignoriert werden können.
  • Wenn die MOS-Transistoren angeschaltet werden, oder wenn die MOS-Transistoren als Dioden verwendet werden, und die Dioden ausgeschaltet werden, können die Betriebsvorgänge der Elemente durch einen ähnlichen Vorgang egalisiert werden. Wenn die MOS-Transistoren angeschaltet werden, kann genauer die Anstiegsgeschwindigkeit für den Hauptstrom durch den Kompensationsstrom egalisiert werden. Wenn die Dioden abgeschaltet werden, kann die Anstiegsgeschwindigkeit (die Verringerungsgeschwindigkeit eines Stroms, wenn MOS-Transistoren betrachtet werden) des Durchlassstroms der Dioden durch einen Kompensationsstrom egalisiert werden.
  • Da somit das Halbleitermodul gemäß dem vorliegenden Ausführungsbeispiel einen Pfad für einen Kompensationsstrom zur Kompensation der Differenz in der für jeden MOS-Transistor bei einem Schaltvorgang erzeugten Induktionsspannung aufweist, können die Betriebsvorgänge einer Vielzahl von MOS-Transistoren egalisiert werden. Da zudem jeder MOS-Transistor auf der Grundlage der Potentialdifferenz zwischen dem Ansteuerungssignalleitungspfad (Gateelektrode) 7 und dem Ausgabeleitungspfad (Sourceelektrode) 4 ansteuerungsgesteuert ist, kann eine zu hohe Schaltgeschwindigkeit verhindert werden, und der Spannungsstoß kann reduziert werden. Gemäß dem Halbleitermodul des vorliegenden Ausführungsbeispiels können genauer gesagt die Betriebsvorgänge einer Vielzahl von MOS-Transistoren mit einem reduzierten Spannungsstoß egalisiert werden.
  • Gemäß dem vorstehend beschriebenen Ausführungsbeispiel wird eine Vielzahl von MOS-Transistoren auf einem Leitersubstrat bereitgestellt. Die vorliegende Erfindung ist jedoch nicht auf diese Konfiguration beschränkt. Es kann sich beispielsweise um ein Modul in Isolationsbauart mit einem Leitungspfad auf dem Nichtleitersubstrat handeln. Weiterhin können alle Leitungspfade (der Ausgangsleitungspfad 4 und der Ansteuerungssignalleitungspfad 7) und alle Anschlüsse (der Ausgangsanschluss 5 und der Ansteuerungssignalanschluss 8) für einen Einbau in eine Einheit entworfen sein, oder sie können individuell entworfen und durch einen Verbindungsdraht usw. miteinander verbunden sein.
  • Ferner weist bei einer Vielzahl von MOS-Transistoren ein nahe dem Ausgangsanschluss 5 bereitgestellter MOS-Transistor einen kurzen Pfad eines Hauptstroms und eine kleine Induktivität auf. Daher kann der Verbindungsdraht zwischen dem Sourcekontakt dieses MOS-Transistors und der Brückenelektrode 11 weggelassen werden. Nachstehend ist ein nicht beanspruchtes Beispiel für das Weglassen eines Verbindungsdrahtes zwischen dem Sourcekontakt bei einem Teil einer Vielzahl von MOS-Transistoren und der Brückenelektrode 11 beschrieben.
  • Bei dem in 6 gezeigten nicht beanspruchten Halbleitermodul weisen die an einer Position abseits des Ausgabeanschlusses 5 bereitgestellten MOS-Transistoren 1c bis 1e der in einer geraden Linie angeordneten MOS-Transistoren 1a bis 1e mit der Brückenelektrode 11 durch die Verbindungsdrähte 12 verbundene jeweilige Sourcekontakte auf. Bei den nahe dem Ausgangsanschluss 5 bereitgestellten MOS-Transistoren 1a und 1b sind jedoch jeweilige Sourcekontakte nicht mit der Brückenelektrode 11 verbunden.
  • Bei dem in 7 gezeigten Halbleitermodul sind die MOS-Transistoren 1a bis 1e und die MOS-Transistoren 1A bis 1E jeweils in einer geraden Linie angeordnet. Bei diesem Halbleitermodul weisen die abseits von dem unmittelbar mit dem Ausgangsanschluss 5 verbundenen Ausgabeleitungspfad 4 bereitgestellten MOS-Transistoren 1A bis 1E jeweilige durch die Verbindungsdrähte 12 verbundene Sourcekontakte auf. Die nahe dem Ausgabeleitungspfad 4 bereitgestellten MOS-Transistoren 1a bis 1e weisen keine mit der Brückenelektrode 11 verbundenen Sourcekontakte auf. Obwohl bei 7 kein Verbindungsdraht zwischen dem Gatekontakt jedes der MOS-Transistoren 1a bis 1e und dem Ansteuerungssignalleitungspfad 7 gezeichnet ist, liegt dort tatsächlich ein Verbindungsdraht vor.
  • Mit der in den 6 oder 7 gezeigten Konfiguration kann die bei dem Halbleitermodul bereitgestellte Anzahl an Verbindungsdrähten kleiner sein. Wenn die Anzahl an Verbindungsdrähten klein ist, kann die Anzahl an Vorgängen zur Herstellung von Halbleitermodulen kleiner sein, wodurch die Wahrscheinlichkeit unterdrückt wird, dass die Verbindungsdrähte einander berühren können.
  • Bei dem erfindungsgemäßen Halbleitermodul ist mit der Konfiguration, bei der jedes Halbleiterelement auf der Grundlage der Potentialdifferenz zwischen dem Ansteuerungssignalleiter und dem Ausgangsleiter für einen Hauptstrom ansteuerungsgesteuert ist, zusätzlich ein Pfad beinhaltet, durch den ein Kompensationsstrom zur Kompensation der Differenz in der für jeden MOS-Transistor beim Schaltvorgang erzeugten Induktionsspannung fließt. Daher können die Betriebsvorgänge für eine Vielzahl von MOS-Transistoren egalisiert werden, wobei der Spannungsstoß beim Schaltvorgang unterdrückt wird.

Claims (3)

  1. Halbleitermodul, bei dem eine Vielzahl von Halbleiterelementen (1) parallel zueinander verschaltet sind, mit: einem ersten Leiter (2), der mit einer Hauptstromeingangskontaktfläche von jedem der Vielzahl an Halbleiterelementen verbunden ist, und der einen durch die Vielzahl von Halbleiterelementen fließenden Hauptstrom eingibt; einem zweiten Leiter (4), der mit einer Hauptstromausgabekontaktfläche von jedem der Vielzahl von Halbleiterelementen verbunden ist, und der den Hauptstrom ausgibt; einem dritten Leiter (7), der mit einer Ansteuerungssignaleingabekontaktfläche von jedem der Vielzahl von Halbleiterelementen verbunden ist; und einem vierten Leiter (11), mit dem kein Eingangs- oder Ausgangsanschluss des Halbleitermoduls verbunden ist, und der mit den Hauptstromausgabekontaktflächen von jedem der Vielzahl von Halbleiterelementen verbunden ist; wobei die Vielzahl von Halbleiterelementen auf der Grundlage einer durch den zweiten Leiter (4) und den dritten Leiter (7) gegebenen Potentialdifferenz ansteuerungsgesteuert sind; und ein Kompensationsstrom zum Kompensieren einer Induktionsspannung der Vielzahl von Halbleiterelementen durch den vierten Leiter (11) fließt.
  2. Halbleitermodul nach Anspruch 1, wobei: die Vielzahl von Halbleiterelementen in einer Linie angeordnet sind; und der vierte Leiter (11, 12) versehen ist mit: einer Metallplatte (11), die parallel zu der in einer Linie angeordneten Vielzahl von Halbleiterelementen bereitgestellt ist; und einem Metalldraht (12), der die Hauptstromausgabekontaktfläche jeder der Vielzahl von Halbleiterelementen mit der Metallplatte (11) verbindet.
  3. Halbleitermodul, bei dem eine Vielzahl von Halbleiterelementen (1a-1e, 1A-1E) parallel zueinander verschaltet sind, wobei die Vielzahl von Halbleiterelementen in einer ersten Linie und einer zweiten Linie angeordnet sind, mit: einem ersten Leiter (2), der mit einer Hauptstromeingabekontaktfläche von jedem der Vielzahl von Halbleiterelementen verbunden ist, und der einen durch die Vielzahl von Halbleiterelementen fließenden Hauptstrom eingibt; einem zweiten Leiter (4), der mit einer Hauptstromausgabekontaktfläche von jedem der Vielzahl von Halbleiterelementen verbunden ist, und der den Hauptstrom ausgibt; einem dritten Leiter (7), der mit einer Ansteuerungssignaleingabekontaktfläche von jedem der Vielzahl von Halbleiterelementen verbunden ist; wobei die Vielzahl an Halbleiterelementen auf der Grundlage einer durch den zweiten Leiter (4) und den dritten Leiter (7) gegebenen Potentialdifferenz ansteuerungsgesteuert sind; und nur die Hauptstromausgabekontaktfläche von der Vielzahl von Halbleiterelementen (1A-1E) der ersten Linie miteinander durch einen vierten Leiter (11) verschaltet ist, wobei die erste Linie von dem zweiten Leiter weiter weg als die zweite Linie positioniert ist, mit dem vierten Anschluss (11) kein Eingangs- oder Ausgangsanschluss verbunden ist, und ein Kompensationsstrom zum Kompensieren einer Induktionsspannung der Vielzahl von Halbleiterelementen durch den vierten Leiter (11) fließt.
DE60032651T 1999-02-05 2000-02-04 Halbleitermodul Expired - Lifetime DE60032651T2 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2821399 1999-02-05
JP2821399 1999-02-05
JP2000012573 2000-01-21
JP2000012573A JP3508670B2 (ja) 1999-02-05 2000-01-21 半導体モジュール

Publications (2)

Publication Number Publication Date
DE60032651D1 DE60032651D1 (de) 2007-02-15
DE60032651T2 true DE60032651T2 (de) 2007-10-04

Family

ID=26366262

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60032651T Expired - Lifetime DE60032651T2 (de) 1999-02-05 2000-02-04 Halbleitermodul

Country Status (5)

Country Link
US (1) US6445068B1 (de)
EP (1) EP1028465B1 (de)
JP (1) JP3508670B2 (de)
DE (1) DE60032651T2 (de)
TW (1) TW444406B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014111931A1 (de) * 2014-08-20 2016-02-25 Infineon Technologies Ag Niederinduktive Schaltungsanordnung mit Laststromsammelleiterbahn
US11127695B2 (en) 2017-09-29 2021-09-21 Hitachi Automotive Systems, Ltd. Power conversion device for reducing an inductance difference between control signal wires of a power semiconductor and suppressing a current unbalancing of the control signals

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10102359A1 (de) 2001-01-19 2002-08-01 Siemens Ag Schaltungsanordnung mit in Chips angeordneten Halbleiterbauelementen
JP3701228B2 (ja) * 2001-11-01 2005-09-28 三菱電機株式会社 半導体装置
DE10316357B4 (de) * 2002-10-25 2005-02-10 Semikron Elektronik Gmbh Verfahren zur Überwachung von Leistungshalbleiterbauelementen
US7170726B2 (en) * 2003-01-16 2007-01-30 Silicon Integrated Systems Corp. Uniform turn-on design on multiple-finger MOSFET for ESD protection application
KR101221807B1 (ko) * 2006-12-29 2013-01-14 페어차일드코리아반도체 주식회사 전력 소자 패키지
DE102008057833B4 (de) * 2008-11-19 2011-12-22 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit Steuerfunktionalität und integriertem Übertrager
JP4907693B2 (ja) * 2009-05-13 2012-04-04 三菱電機株式会社 半導体装置
JP5401292B2 (ja) * 2009-12-15 2014-01-29 ルネサスエレクトロニクス株式会社 半導体装置及び通信方法
JP6672908B2 (ja) * 2016-03-10 2020-03-25 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP7428017B2 (ja) 2020-03-06 2024-02-06 富士電機株式会社 半導体モジュール

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088269B2 (ja) * 1986-10-22 1996-01-29 シーメンス、アクチエンゲゼルシヤフト 半導体デバイス
US5060048A (en) 1986-10-22 1991-10-22 Siemens Aktiengesellschaft & Semikron GmbH Semiconductor component having at least one power mosfet
US4907068A (en) * 1987-01-21 1990-03-06 Siemens Aktiengesellschaft Semiconductor arrangement having at least one semiconductor body
US5043859A (en) 1989-12-21 1991-08-27 General Electric Company Half bridge device package, packaged devices and circuits
US5170337A (en) * 1992-01-29 1992-12-08 General Electric Company Low-inductance package for multiple paralleled devices operating at high frequency
JPH11177021A (ja) 1997-12-09 1999-07-02 Toyota Autom Loom Works Ltd 半導体スイッチの電極構造

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014111931A1 (de) * 2014-08-20 2016-02-25 Infineon Technologies Ag Niederinduktive Schaltungsanordnung mit Laststromsammelleiterbahn
US9659912B2 (en) 2014-08-20 2017-05-23 Infineon Technologies Ag Low-inductance circuit arrangement comprising load current collecting conductor track
DE102014111931B4 (de) 2014-08-20 2021-07-08 Infineon Technologies Ag Niederinduktive Schaltungsanordnung mit Laststromsammelleiterbahn
US11127695B2 (en) 2017-09-29 2021-09-21 Hitachi Automotive Systems, Ltd. Power conversion device for reducing an inductance difference between control signal wires of a power semiconductor and suppressing a current unbalancing of the control signals

Also Published As

Publication number Publication date
EP1028465A3 (de) 2001-05-16
EP1028465B1 (de) 2007-01-03
US6445068B1 (en) 2002-09-03
EP1028465A2 (de) 2000-08-16
JP3508670B2 (ja) 2004-03-22
TW444406B (en) 2001-07-01
DE60032651D1 (de) 2007-02-15
JP2000294726A (ja) 2000-10-20

Similar Documents

Publication Publication Date Title
DE60032651T2 (de) Halbleitermodul
DE19628131C2 (de) Gatespannungsbegrenzung für eine Schaltungsanordnung
EP0747713B1 (de) Schaltungsanordnung zum Erfassen des Laststroms eines Leistungshalbleiterbauelementes mit source- oder drainseitiger Last
EP0557850B1 (de) Schaltungsanordnung zur Laststrombegrenzung eines Leistungs-MOSFET
DE112019000870B4 (de) Schalteransteuereinrichtung
DE102008047028B4 (de) Schaltungsanordnung zur Ansteuerung eines Leistungshalbleiterschalters und Halbleitermodul
EP2412096A2 (de) Schalteinrichtung mit einer kaskodeschaltung
DE102012102154A1 (de) Halbleiteranordnung mit einer schaltung zur kompensation parasitärer induktivitäten
DE102008055157A1 (de) Ansteuerschaltung für eine Leistungshalbleiteranordnung und Leistungshalbleiteranordnung
DE102017103057A1 (de) Aktive Gate-Source-Kapazität-Klemme für einen selbstsperrenden HEMT
DE102018217867B4 (de) Halbleitervorrichtung und Verfahren zum Ansteuern derselben
DE2610177C2 (de) Fühlerverstärker mit wenigstens zwei Betriebszuständen
DE4444623A1 (de) Schaltungsanordnung zur Laststromregelung eines Leistungs-MOSFET
DE10001865B4 (de) Halbleiterbauelement und Verarbeitungsverfahren zum Verarbeiten des Halbleiterbauelements
WO2000002312A2 (de) Schaltungsanordnung zum ansteuern einer schaltvorrichtung zum schalten eines elektrischen verbrauchers
DE19806817C1 (de) EMV-optimierter Leistungsschalter
EP0354478B1 (de) Gate-Source-Schutzschaltung für einen Leistungs-MOSFET
DE102020106709A1 (de) Parallel geschaltete halbleiter mit drosseln im gate-weg
EP0369055A1 (de) Schaltungsanordnung zur Kompensation von Rauschsignalen
DE3234602C2 (de)
DE4429903B4 (de) Leistungshalbleiteranordnung mit Überlastschutzschaltung
DE102017223060B4 (de) Halbleitervorrichtung
DE102019202801A1 (de) Halbleitervorrichtung
DE112015006503B4 (de) Schutzschaltung und Schutzschaltungssystem
DE112004002304T5 (de) Entkoppelschaltung für mitmontierte Halbleitervorrichtungen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition