DE60005342T2 - Verfahren und vorrichtung zur reduzierung von resonanzen und rauschübertragung in leistungsverteilungsschaltungen unter verwendung von flachen leitern - Google Patents

Verfahren und vorrichtung zur reduzierung von resonanzen und rauschübertragung in leistungsverteilungsschaltungen unter verwendung von flachen leitern Download PDF

Info

Publication number
DE60005342T2
DE60005342T2 DE60005342T DE60005342T DE60005342T2 DE 60005342 T2 DE60005342 T2 DE 60005342T2 DE 60005342 T DE60005342 T DE 60005342T DE 60005342 T DE60005342 T DE 60005342T DE 60005342 T2 DE60005342 T2 DE 60005342T2
Authority
DE
Germany
Prior art keywords
dielectric constant
islands
insulating material
planar
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE60005342T
Other languages
English (en)
Other versions
DE60005342D1 (de
Inventor
Istvan Novak
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sun Microsystems Inc
Original Assignee
Sun Microsystems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sun Microsystems Inc filed Critical Sun Microsystems Inc
Application granted granted Critical
Publication of DE60005342D1 publication Critical patent/DE60005342D1/de
Publication of DE60005342T2 publication Critical patent/DE60005342T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0187Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/09309Core having two or more power planes; Capacitive laminate of two power planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards

Description

  • BEREICH DER ERFINDUNG
  • Diese Erfindung betrifft elektronische Systeme, und insbesondere eine Vorrichtung zur elektrischen Leistungsverteilung, welche kontinuierliche planare Leiter verwendet.
  • HINTERGRUND DER ERFINDUNG
  • Heutige elektronische und Halbleiter-ICs sind typischerweise auf einem mehrschichtigen Substrat oder einer mehrschichtigen Platine aufgebaut, welche dazu dienen, die elektronischen Bauteile oder Geräte, aus denen die Schaltung besteht, miteinander zu verbinden. Die mehrschichtigen Platinen oder Substrate wiederum bestehen aus leitenden Schichten, welche durch planare Isolierschichten voneinander getrennt sind. Teile einiger leitenden Schichten können entfernt werden, wobei elektrisch leitende Signalleitungen oder "Spuren" zurückbleiben, welche die Bauteile auf einer bestimmten Schicht miteinander verbinden. Elektrisch leitende Spuren in unterschiedlichen Schichten werden typischerweise miteinander verbunden, indem Löcher in den dazwischen liegenden Schichten gebildet und die Innenflächen der Löcher plattiert werden, um Strukturen zu bilden, die als "plattierte Durchgänge" bezeichnet werden. In einer oder mehreren Schichten werden die Bauteile und Geräte auch mit Gleichstrom und Erdung versorgt.
  • Signale in digitalen elektronischen Systemen übertragen Informationen typischerweise durch den Wechsel zwischen zwei Spannungspegeln (d.h. einem Niederspannungs pegel und einem Hochspannungspegel), so dass ein digitales Signal mit der Zeit eine Wechselspannungscharakteristik mit einer Durchschnittsfrequenz erhält. Es werden laufend digitale elektronische Systeme hergestellt, die mit immer höheren Signalfrequenzen arbeiten. Zu den Anforderungen an ein Leistungsverteilungsnetz, welches mit Hochfrequenzschaltungen arbeitet, gehören eine niedrige Impedanz in den Leitern vom Netzteil zur Schaltung über jenen Frequenzbereich hinweg, mit dem die Schaltung arbeitet, sowie eine tiefpassfilterartige Transferreaktion, welche keine Spitzen in jenem Frequenzbereich erzeugt, in dem die Schaltung arbeitet.
  • Die niedrige Versorgungsimpedanz ist notwendig, weil Bauteile und Geräte, die mit hohen Frequenzen arbeiten, hochfrequente Übergangsströme in den Leitern aufweisen, welche die Bauteile mit Strom versorgen. Bei den in den Stromleitern vorhandenen hohen Frequenzen kann jede spürbare Impedanz einen wesentlichen Spannungsabfall in den Bauteilen bewirken. Die Versorgungsimpedanz besitzt für gewöhnlich einen Sollwert, der ausgehend vom Umfang des Rauschens berechnet wurde, das von der Elektronik erzeugt wird.
  • Die Anforderung an eine Tiefpass-Transferimpedanz ohne Spitzen ergibt sich aus der Tatsache, dass ein Gleichstrom im Stromverteilungsnetz übertragen werden soll, ohne jedoch das Rauschen ebenfalls zu übertragen. Die Bandbreite eines solchen Rauschens ist für gewöhnlich gleich oder höher als die Bandbreite der Signale, welche durch die Signalspuren übertragen werden müssen, so dass das Rauschen durch eine Tiefpass-Transferimpedanz verringert werden kann. In analogen Schaltungen und digitalen Elektronikbauteilen des Standes der Technik, wie sie zum Beispiel im US-Patent Nr. 4,779,164 offenbart sind, besteht das Stromverteilungsnetz aus Drähten, Metallschienen, Spuren und Ableitkondensatoren, die nahe an den elektronischen Bauteilen und Geräten angeordnet sind. Diese Art der Struktur erzeugt in sich eine Tiefpass- Charakteristik, und die Schmalband-Eigenschaft analoger Schaltungen und die niedrige Bandbreite digitaler Systeme des Standes der Technik stellten sicher, dass die Tiefpass-Eigenschaften trotz der Tatsache vorhanden waren, dass die Werte für den effektiven Reihenverlustwiderstand (ESR) und die äquivalente Serieninduktivität (ESL) der Ableitkondensatoren relativ hoch waren.
  • In modernen elektronischen Schaltungen ist die Sollimpedanz so niedrig (typischerweise im Milliohm-Bereich bis zu Frequenzen von mehreren hundert Megahertz), dass in der Praxis der Einsatz einer Leistungsverteilungsstruktur, welche aus einzelnen induktiven Bauteilen (Induktoren, Drähten, Spuren) und einzelnen Ableitkondensatoren besteht, zur Rauschunterdrückung keinen Sinn macht. Ein Ansatz des Standes der Technik, veranschaulicht im US-Patent Nr. 5,162,997, zur Erzeugung einer niedrigen Sollimpedanz besteht darin, durchgehende Ebenen in den mehrschichtigen Platinen zu verwenden, um Strom weiterzuleiten und eine Erdung zu ermöglichen. Um die Ableitkapazität zwischen den Signalspuren und den Strom- und Erdungsebenen zu erhöhen, verwendet das zuvor erwähnte Patent '977 darüber hinaus ein Material mit einer hohen Dielektrizitätskonstante (Dielektrischen Konstante) in der Isolierschicht zwischen den Signalspuren und den Stromleitungs- und Erdungsebenen. Das Material mit der hohen Dielektrizitätskonstante ermöglicht die lokale Speicherung der Ladung im Isoliermaterial zur Realisierung einer Ableitkapazitätsfunktion.
  • Im Patent '977 wird die hohe Dielektrizitätskonstante in der Isolierschicht dadurch erzielt, dass ein pulverförmiges Füllmaterial mit einer hohen Dielektrizitätskonstante in einem Bindematerial verteilt wird. Obwohl jedoch die Dielektrizitätskonstante des reinen Füllmaterials hoch ist, wird die gesamte Dielektrizitätskonstante stark verringert, wenn das Material in einem Material mit niedriger Dielektrizität verteilt wird. Ein anderer Ansatz des Standes der Technik, der im US-Patent Nr. 5,065,284 offenbart wird, besteht nun darin, Chips zu verwenden, die aus einem Material mit hoher Dielektrizität zusammengesetzt sind (zum Beispiel Keramikmaterial), und ein planares Gitter aus diesen Chips zu bilden, die in geringem Abstand zueinander angeordnet sind. Die Chips werden von einem flexiblen Polymer bzw. Klebstoff an ihrem Platz gehalten, um eine Folie zu bilden. Die Folie wird anschließend zwischen zwei planare Leiter gelegt, um eine Leiterplatte zu bilden. Ein anderer Ansatz ist im deutschen Patent 2130824 offenbart, in dem keramische Inseln verwendet werden, welche in einem regelmäßigen Raster voneinander beabstandet und über die gesamte Isolierschicht verteilt sind, um ein Raster aus getrennten Kondensatoren zu bilden.
  • Damit elektronische Schaltungen allerdings bei hohen Frequenzen funktionieren, müssen die Spuren, welche die digitalen Signale von einem Bauteil zum anderen transportieren und als Signalverbindungen bezeichnet werden, eine kurze Ausbreitungsverzögerung und einen niedrigen Signalverlust bei hohen Frequenzen besitzen. Die Signalausbreitungsverzögerung in einer Signalverbindung wird in erster Linie von zwei Faktoren beeinflusst:
    der Verbindungslänge und der Dielektrizitätskonstante des Isoliermaterials in der Isolierschicht zwischen der Signalverbindung und der Stromleitungs- und Erdungsebene. Um die Ausbreitungsverzögerung zu verkürzen, müssen Materialien mit einer niedrigeren Dielektrizitätskonstante verwendet werden. Verluste in den Signalspuren ergeben sich sowohl aus dem Kupferverlust als auch aus dem Dielektrizitätsverlust, und um die Hochfrequenzverluste zu minimieren, muss auch die Dielektrizitätskonstante der Isoliermaterialien niedrig sein. Die Verwendung von Materialien mit niedriger Dielektrizitätskonstante verringert die lokal verfügbare Ladung und steht somit in Konflikt mit der erforderlichen Rauschdämpfung im Leistungsverteilungsnetz.
  • Darüber hinaus erzeugt die Verwendung von Isoliermaterialien mit geringem Dielektrizitätsverlust zusammen mit den großen planaren Stromleitungs- und Er dungsschichten elektrische Resonatoren, und sowohl die Eigenimpedanzen als auch die Transferimpedanzen einer solchen Struktur weisen eine unendliche Anzahl an Resonanzspitzen an unterschiedlichen Stellen in der Struktur auf. In der Folge wird die Stromversorgungsimpedanz bei diesen Spitzen erhöht, und das Rauschen kann von einem Punkt zum anderen übertragen werden, wobei es sogar noch weniger gedämpft ist und selbst in großer Entfernung von der Rauschquelle noch verstärkt wird. 1 ist zum Beispiel eine Perspektivansicht zweier quadratischer, elektrisch leitfähiger Ebenen 100 und 102, die durch eine dielektrische Schicht 104 voneinander getrennt sind, wobei diese Schicht aus einem Fiberglas-Epoxid-Verbundmaterial mit der Bezeichnung FR4 hergestellt ist, welches häufig bei der Herstellung von Leiterplatten Verwendung findet. Jede elektrisch leitfähige Ebene besitzt eine Seitenlänge (L) von 254 mm (10 Zoll), ist aus Kupfer hergestellt und 0,0356 mm (0,0014 Zoll) dick. Die FR4-Isolierschicht, welche die Ebenen voneinander trennt, besitzt eine Dielektrizitätskonstante von etwa 4,7 und eine Dicke (h) von 0,05 mm (0,002 Zoll). 3 ist ein Graph der Größe der simulierten elektrischen Impedanz zwischen den beiden rechteckigen, elektrisch leitfähigen Ebenen von 1 (log10-Skalen) im Vergleich zur Frequenz einer Spannung zwischen den Ebenen (log10-Skala). Der Graph veranschaulicht die "Eigenimpedanz" an drei unterschiedlichen Stellen: in der Mitte der Struktur (MSCntr), in einer Ecke (MSCrn) und in der Mitte einer Seite (MSMidx). Für die Erstellung des Graphen wurde jede der beiden elektrisch leitfähigen Ebenen als ein aus Übertragungsleitungssegmenten 200 bestehendes Gitter modelliert, wobei diese Segmente an den Knoten 202 miteinander verbunden sind, wie dies in 2 dargestellt ist. Die Gittergröße betrug 25,4 mm (1 Zoll), und der Impedanzwert wurde dadurch simuliert, indem eine Frequenzdurchlaufstromquelle mit einer Einheitsgröße schrittweise durch alle Knoten 202 geführt wurde und die Spannungswerte an allen Schaltungsknoten berechnet wurden. Die "Eigenimpedanz" an den einzelnen Knoten ist die Komplexspannung am Knoten, während sich die Stromquelle ebenfalls am selben Knoten befindet. Die Transferimpedanz zwischen einem ersten Knoten und einem zweiten Knoten ist die Komplexspannung am zweiten Knoten, während sich die Stromquelle am ersten Knoten befindet.
  • Wie in 3 gezeigt, schwankt die Größe der Eigenimpedanz zwischen den parallelen, elektrisch leitfähigen Ebenen 100 und 102 von 1 stark bei Frequenzen über etwa 100 MHz. Die parallelen, elektrisch leitfähigen Ebenen weisen mehrere elektrische Resonanzen bei Frequenzen zwischen 100 MHz und 1 GHz auf, was zu alternierenden hohen und niedrigen Impedanzwerten führt, welche die Stromversorgungsimpedanz und die Rauschübertragungseigenschaften bei diesen Frequenzen beeinflussen.
  • Es wäre daher wünschenswert, ein System für die Leistungsverteilung zu haben, welches keine Resonanzen innerhalb der Bandbreite der Signale aufweisen würde, eine hohe Dämpfung des Rauschens ermöglichen würde, das sich zwischen verschiedenen Punkten ausbreitet, und eine hohe Ladungsreservekapazität aufweisen würde, um die Leistungsversorgungsimpedanz zu verringern, ohne dadurch die Signalausbreitungsverzögerung zu erhöhen.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Gemäß einer veranschaulichenden Ausführungsform der Erfindung werden die oben genannten Ziele durch Verwendung kapazitiv geladener, planarer Leiter in einer Mehrschichtkonstruktion erreicht, welche durch Isoliermaterial mit einer relativ niedrigen Dielektrizitätskonstante getrennt sind. Die Leitungs- und Erdungsebenen sind an bestimmten Stellen mit einer ausreichenden Kapazität oder Reihenkapazität und Widerstand ausgestattet, so dass die Planaren Leiter elektrisch in kleinere Abschnitte unterteilt werden, welche mit Frequenzen oberhalb der Signalbandbreite schwingen. Die Ausbreitung des hervorgerufenen Rauschens wird durch den Tiefpassfiltereffekt der kapazitiven Belastung an den einzelnen Stellen unterdrückt.
  • Gemäß einer Ausführungsform der Erfindung werden Inseln aus einem Material, das eine höhere Dielektrizitätskonstante besitzt als das gesamte Isoliermaterial, in regelmäßigen Abständen dort angeordnet, wo die Kapazität der einzelnen Inseln mit hoher Dielektrizitätskonstante etwa gleich groß oder größer ist als die Kapazität des Materials mit "niedriger" Dielektrizitätskonstante, welches den Rest des Isoliermaterials umfasst. Der Abstand zwischen den Inseln wird auf der Basis der vorhandenen Signalfrequenzbandbreite ausgewählt.
  • Gemäß einer zweiten Ausführungsform werden Inseln mit hoher Dielektrizitätskonstante rund um die Leitungs- und Erdungswege angeordnet, wo die meiste Übergangsladungsfähigkeit benötigt wird. Die Anordnung von Inseln mit hoher Dielektrizitätskonstante wird in jenen Bereichen vermieden, in denen Signaltransportpfade die Inseln mit hoher Dielektrizitätskonstante queren könnten.
  • Gemäß einer weiteren Ausführungsform können getrennte Kondensatoren, wie zum Beispiel Dünnfilmkondensatoren oder eingebettete Kondensatoren, auf den oder in der Nähe der Leistungs- und Erdungsebenen an ausgewählten Stellen in der Laminierung angeordnet werden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die oben genannten sowie weitere Vorteile der Erfindung können besser durch die Bezugnahme auf die folgende Beschreibung in Verbindung mit den begleitenden Zeichnungen verstanden werden, in denen:
  • 1 eine Perspektivansicht eines Substrats einer elektronischen Schaltung ist, welche zwei planare Leiter umfasst, die durch eine Isolierschicht voneinander getrennt sind.
  • 2 ein Gitter aus Übertragungsleitungen ist, die verwendet werden, um das in 1 gezeigte Schaltungssubstrat für die Simulation zu modellieren.
  • 3 ein Graph ist, der die Größe der simulierten Eigenimpedanz an drei unterschiedlichen Stellen in der in 1 dargestellten Struktur im Vergleich zur Frequenz der angelegten Stromquelle zeigt.
  • 4 ein Schnittdiagramm eines mehrschichtigen Substrats ist, welches einen Signal- und einen Leistungsweg besitzt.
  • 5A–5F Graphen der Größe der simulierten Eigenimpedanz an drei unterschiedlichen Stellen an der in 1 dargestellten Struktur im Vergleich zur Frequenz der angelegten Stromquelle für eine Ausführungsform sind, die gleichförmig mit verschiedenen Kapazitätswerten belastet wurde. Jeder Graph repräsentiert einen anderen Wert der Ladefähigkeit.
  • 6 ein Querschnittsdiagramm eines mehrschichtigen Substrats ist, welches gleichförmig beabstandete Inseln mit hoher Dielektrizitätskonstante gemäß den Prinzipien der Erfindung besitzt.
  • 7 eine Perspektivansicht eines mehrschichtigen Substrats ist, welches gleichförmig beabstandete Inseln mit hoher Dielektrizitätskonstante gemäß den Prinzipien der Erfindung besitzt.
  • 8 ein schematisches Diagramm eines Kondensators ist, welcher der Kapazität einer Insel mit hoher Dielektrizitätskonstante entspricht.
  • 9 ein schematisches Diagramm eines Reihenkondensators und eines Widerstands ist, welche der Kapazität einer Insel mit hoher Dielektrizität entsprechen, kombiniert mit einem Widerstand, oder welche der Kapazität einer Insel mit hoher Dielektrizitätskonstante und deren effektivem Reihenwiderstand (ESR) entsprechen.
  • 10 ist ein Querschnittsdiagramm eines mehrschichtigen Substrats, welches Inseln mit hoher Dielektrizitätskonstante umfasst, die gemäß den Prinzipien der Erfindung rund um die Leistungs- und Erdungswege angeordnet sind.
  • 11 ist eine Perspektivansicht eines mehrschichtigen Substrats, welches Inseln mit hoher Dielektrizitätskonstante umfasst, die gemäß den Prinzipien der Erfindung rund um die Leistungs- und Erdungswege angeordnet sind.
  • DETAILLIERTE BESCHREIBUNG
  • Wie zuvor erwähnt, kann die in 1 dargestellte Struktur als ein aus Übertragungsleitungen bestehendes Gitter für Simulationszwecke modelliert werden, wie dies in 2 dargestellt ist. Um das Modell zu vereinfachen, wird davon ausgegangen, dass es sich bei den Übertragungsleitungen um verlustlose Übertragungsleitungssegmente 200 mit idealen Eigenschaften handelt. Durch Modifizierung der folgenden Gleichungen auf eine bekannte Art und Weise können jedoch auch Übertragungsleitungssegmente mit Verlusten verwendet werden, um Widerstands- und Außenhautverlusten in Leitern und Dielektrizitätsverlusten in dielektrischen Schichten Rechnung zu tragen.
  • Das Übertragungsleitungsgitter umfasst ein quadratisches Drahtgeflechtgitter mit Übertragungsleitungssegmenten, die durch die Knoten 202 miteinander verbunden sind. Die Knoten sind durch einen äquivalenten Abstand s voneinander getrennt. Die Eigenschaften idealer Übertragungsleitungen 200 werden durch zwei Gleichungen bestimmt, welche die charakteristische Impedanz und die Ausbreitungsverzögerung definieren. Die charakteristische Impedanz "Zo" einer idealen Übertragungsleitung wird definiert durch die folgende Gleichung:
    Figure 00090001
    wobei L die Induktanz der Übertragungsleitung pro Längeneinheit und C die Kapazität pro Längeneinheit ist. Die Ausbreitungsverzögerung "tpd" der Übertragungsleitung pro Längeneinheit wird durch die folgende Gleichung definiert:
    Figure 00100001
    wobei L und C die gleichen Parameter sind wie oben. Eine Kombination dieser Gleichungen ergibt:
    Figure 00100002
  • In einer Struktur wie jener, die in 1 dargestellt ist, können die Kapazität und die Ausbreitungsverzögerung für eine quadratische Zelleinheit mit einer Seitenlänge s bestimmt werden. Die Niederfrequenzkapazität einer jeden quadratischen s-mal-s Zelleinheit Cu wird durch die folgende Gleichung angegeben:
    Figure 00100003
    wobei εo die Dielektrizitätskonstante von Luft ist, und εr die relative Dielektrizitätskonstante des Isoliermaterials ist, welches die planaren Leiter trennt. Die Ausbreitungsverzögerung tpdu entlang einer Seite s der Zelleinheit wird angegeben durch:
    Figure 00100004
    wobei c die Lichtgeschwindigkeit im Vakuum ist (ungefähr 3 × 108 Meter pro Sekunde). Daher wird eine ungefähre charakteristische Niederfrequenz-Impedanz Zou einer jeden quadratischen s-mal-s Zelleinheit angegeben durch:
    Figure 00110001
    wobei Zou die Impedanz des freien Raums, 120 Π Ohm, ist.
  • In dem in 2 dargestellten Gitter wird jede quadratische s-mal-s Gitterzelle durch vier Übertragungsleitungssegmente 200 dargestellt, wobei je eine entlang jeder Seite der Zelleinheit verläuft. Daher muss jedes Übertragungsleitungssegment 200 eine charakteristische Impedanz von 4·Zou besitzen, damit die Gesamtimpedanz gleich Zou sein kann. Übertragungsleitungssegmente 200 benachbarter Zellen sind zueinander parallel, was zu äquivalenten charakteristischen Impedanzen von 2·Zou führt, und die Übertragungsleitungssegmente an den Außenkanten der Struktur besitzen charakteristische Impedanzen von 4·Zou. Alle Übertragungsleitungssegmente 200 besitzen eine Ausbreitungszeitverzögerung von tpdu. Bei einer Struktur, welche FR4-Isoliermaterial enthält, ist εr = 4,7, und s wurde als 25, 4 mm (1 Zoll) und h als 0, 05 mm (0, 002 Zoll) angenommen. Dadurch erhält man eine charakteristische Impedanz pro Zelleinheit von:
    Figure 00110002
  • Dieser Wert wurde für die Simulation verwendet, welche den in 3 dargestellten Graphen erzeugte.
  • 4 ist eine Querschnittsansicht eines Abschnitts eines mehrschichtigen elektronischen Substrats 400. In dem in 4 dargestellten Substrat gibt es vier Planare elektrische Leiter: einen ersten Planaren Signalleiter 402, einen Planaren Erdungsleiter 404, einen planaren Leistungsleiter 406, und einen zweiten Planaren Signalleiter 408. Der Planare Leistungsleiter 406 ist mit einer Leistungsklemme eines elektrischen Netzteils verbunden, und der planare Erdungsleiter 404 ist mit einer Erdungsklemme des Netzteils verbunden. Zwischen dem planaren Leistungsleiter 406 und dem planaren Erdungsleiter 404 werden elektronische Geräte angeschlossen, um mit elektrischem Strom versorgt zu werden. Der erste planare Signalleiter 402 und der planare Erdungsleiter 404 sind durch eine erste dielektrische Schicht 410 voneinander getrennt. Auf ähnliche Weise sind der planare Erdungsleiter 404 und der planare Leistungsleiter 406 durch eine zweite dielektrische Schicht 412 voneinander getrennt. Schließlich sind der planare Leistungsleiter 406 und der zweite planare Signalleiter 408 durch eine dritte dielektrische Schicht 414 voneinander getrennt. Das Substrat 400 kann mehr oder weniger Schichten besitzen als in 4 dargestellt, ohne dass dadurch die Funktionstüchtigkeit der Erfindung darunter leidet.
  • Um die Netzteilimpedanz zu verringern, sind der planare Leistungsleiter 406 und der planare Erdungsleiter 404 über mindestens einen Abschnitt des Substrats 400 hinweg durchgängig. Allerdings können der erste planare Signalleiter 412 und der zweite planare Signalleiter 408 geätzt werden, um elektrisch leitfähige Spuren zu bilden, wie sie weiter oben beschrieben wurden.
  • Elektrische Bauteile 418 können über Kabel 416 mit den Spuren 412 verbunden werden, wie dies in 4 dargestellt ist. Darüber hinaus kann das Bauteil 418 am planaren Leistungsleiter 406 angeschlossen werden, und zwar über ein am plattierten Durchgang 422 angeschlossenes Kabel, das mit dem planaren Leistungsleiter 406 verbunden ist. Der Durchgang 422 wird mit Hilfe einer Anzahl gut bekannter Prozesse gebildet.
  • Wenn in Übereinstimmung mit den Lehren des Standes der Technik die Dielektrizitätskonstante der dielektrischen Schicht 412 erhöht wird, um die Netzteilimpedanz zu verringern und die Ladespeicherung in der dielektrischen Schicht zu erhöhen, verringert die erhöhte Ladekapazität im Bereich rund um den Leistungsdurchgang 422 das Rauschen. Allerdings belastet die erhöhte Dielektrizitätskonstante im Bereich des signalführenden Durchgangs 424 kapazitiv die Signalspur an jener Stelle, an der sie durch die Schicht 412 mit der hohen Dielektrizitätskonstante hindurchtritt, erhöht die Signalausbreitungszeit und erzeugt Verzerrungen. Auf Grund der geringeren Ausbreitungsgeschwindigkeiten verringert die Schicht 412 mit der hohen Dielektrizitätskonstante darüber hinaus die Resonanzfrequenzen in den planaren Leitern 404 und 406, wodurch es wahrscheinlicher wird, dass die resonanten Frequenzen innerhalb der Signalbandbreite liegen. Darüber hinaus wird die Dämpfung des Rauschens zwischen voneinander entfernten Positionen durch die höhere Dielektrizitätskonstante nicht verändert. Auch neigen Materialien mit hoher Dielektrizitätskonstante zu Sprödigkeit und sind bei der Laminierung schwerer zu verarbeiten, wenn ganze feste Schichten benötigt werden.
  • Wie zuvor erwähnt werden gemäß den Prinzipien der Erfindung Materialien mit einer relativ niedrigen Dielektrizitätskonstante in der Isolierschicht 412 verwendet, aber die planaren Leistungs- und Erdungsleiter 404 und 406 werden mit einer ausreichenden Menge an Kapazität oder Reihenkapazität und Widerstand an bestimmten Stellen versorgt, so dass die planaren Leiter 404 und 406 elektrisch in kleinere Abschnitte unterteilt werden, welche bei Frequenzen oberhalb der Signalbandbreite in Schwingung treten. Die Ausbreitung des hervorgerufenen Rauschens wird durch den Tiefpassfiltereffekt der kapazitiven Belastung an den einzelnen Stellen unterdrückt.
  • Gemäß einer Ausführungsform besteht das Kernlaminat 412 aus einem Material mit niedriger Dielektrizitätskonstante, wie zum Beispiel dem zuvor erwähnten FR4-Material. "Inseln" aus Material mit hoher Dielektrizitätskonstante werden in regelmäßigen Abständen innerhalb des Materials mit niedriger Dielektrizitätskonstante verteilt. Die Kapazität der einzelnen Inseln ist so ausgelegt, dass sie gleich groß oder größer ist als die Kapazität des Bereiches mit niedriger Dielektrizitätskonstante rund um die Insel, und die Trennung zwischen benachbarten Inseln wird nach den Bauteilen mit der höchsten Frequenz ausgewählt.
  • Die Auswirkungen dieser isolierten Kondensatoren ist in den 5A–5F dargestellt. Diese Figuren sind Graphen, welche die Größe der simulierten elektrischen Eigenimpedanz zwischen den beiden rechteckigen, elektrisch leitfähigen Ebenen von 1 (log10 Skalen) im Vergleich zur Frequenz einer Spannung zwischen den Ebenen (log10 Skala) mit kapazitiver Belastung der Ebenen darstellen. Jeder Graph veranschaulicht die "Eigenimpedanz" an drei unterschiedlichen Stellen: in der Mitte der Struktur (MSCntr), in einer Ecke (MSCrn) und in der Mitte einer Seite (MSMidx). Für die Erstellung der Graphen wurden jeweils die elektrisch leitenden Ebenenpaare als Gitter modelliert, welches aus den Übertragungsleitungssegmenten 200 besteht, die an den Knoten 202 verbunden sind, wie dies in 2 dargestellt ist, und das Gitter wurde an jedem Knoten 202 mit der selben elektrischen Kapazität belastet. Der Wert der elektrischen Kapazität wurde schrittweise in folgenden Abstufungen verändert: 1500pF, 5000pF, 15nF, 50nF und 500nF, um die 5A–5F zu erstellen. Von allen Kondensatoren wurde angenommen, dass sie den selben ESR-Wert von 0,01 Ohm und den selben ESL-Wert von 10 pH besitzen, was jenen Kondensatoren entspricht, die direkt ohne Durchgänge mit den Ebenen verbunden sind. Die Gittergröße (s) betrug 25,4 mm (1 Zoll), und der Impedanzwert wurde dadurch simuliert, indem eine Frequenzdurchlaufstromquelle mit einer Einheitsgröße schrittweise durch alle Knoten 202 geführt wurde und die Spannungswerte an allen Schaltungsknoten 202 berechnet wurden.
  • Wie in den 5A–5F gezeigt, gibt es eine verbesserte Reaktion hinsichtlich einer Verringerung der Spitzenmagnituden, welche bei Kapazitätswerten von etwa 150nF beginnt und mit höheren Kapazitätswerten ansteigt.
  • 6 ist eine Querschnittsansicht eines Abschnitts eines mehrschichtigen elektronischen Substrats 600, welches der in 4 dargestellten Struktur entspricht, jedoch kapazitive Inseln gemäß der ersten Ausführungsform der Erfindung aufweist. Den Elementen in 6, welche gleichen Elementen in 4 entsprechen, wurden die gleichen Referenzzahlen zugewiesen. Zum Beispiel gibt es in dem in 6 dargestellten Substrat vier planare elektrische Leiter: einen ersten planaren Signalleiter 602, einen planaren Erdungsleiter 604, einen planaren Leistungsleiter 606, und einen zweiten planaren Signalleiter 608. Diese Leiter entsprechen den vier. planaren Leitern 402, 404, 406 und 408, welche in 4 dargestellt sind. 6 zeigt auch die kapazitiven Inseln 650 und 652, welche in einem Abstand s voneinander beabstandet sind und die planaren Leistungs- und Erdungsleiter 604 und 606 kapazitiv belasten.
  • Eine Perspektivansicht derselben Struktur ist in 7 dargestellt . Wie in den 4 und 6 werden auch hier entsprechende Elemente mit den entsprechenden Zahlen bezeichnet. In 7 wurden Abschnitte des oberen planaren Signalleiters 712, der Isolierschicht 710 und des planaren Erdungsleiters 704 entfernt, um die kapazitiven Inseln 750, 752 und 754 freizulegen. Zusätzliche kapazitive Inseln 756, 758 und 760 sind gestrichelt dargestellt. Die Inseln 750–760 sind in einem regelmäßigen Gitter mit einem Abstand s voneinander beabstandet, wie dies in 6 und 7 dargestellt ist. Wenngleich kreisförmige Inseln dargestellt sind, können auch andere Formen, wie zum Beispiel Quadrate oder Rechtecke, verwendet werden.
  • Die Inseln 750–760 bestehen aus einem Isoliermaterial mit einer Dielektrizitätskonstanten, welche höher ist als jene des umgebenden Materials 712. Die Dielektrizitätskonstante der Inseln 750–760 kann erhöht werden, indem Partikel einer Substanz mit einer relativ hohen Dielektrizitätskonstante (z.B. Titandioxid oder Bariumtitanat) innerhalb eines dielektrischen Bindematerials (z.B. Epoxid harz-Polytetrafluorethylen oder Polystyren) suspendiert werden. Die Dielektrizitätskonstante der Kombination aus Partikeln und Bindematerial kann verändert werden, indem die Anzahl der Partikel pro Volumeneinheit dieser Kombination geändert wird. Wenn die Anzahl der suspendierten Partikel pro Volumeneinheit der Partikel-Bindemittel-Kombination erhöht wird, erhöht sich dadurch die Dielektrizitätskonstante der Partikel-Bindemittel-Kombination. Wenn die Anzahl der suspendierten Partikel pro Volumeneinheit der Partikel-Bindemittel-Kombination verringert wird, verringert sich auch die Dielektrizitätskonstante der Partikel-Bindemittel-Kombination. In einer Ausführungsform werden Inseln aus Material mit hoher Dielektrizitätskonstante in Ausschnitte im Basismaterial 712 eingefügt. In einer anderen Ausführungsform wird das Basismaterial 712 bereits mit den Inseln hergestellt, indem die Partikel-Bindematerial-Kombination bei der Herstellung des Isoliermaterials verändert wird.
  • Alternativ dazu kann die Dielektrizitätskonstante des Isoliermaterials 712 selektiv erhöht werden, indem Beschichtungen auf das Basismaterial 712 in den Inselbereichen 750–760 aufgetragen werden, um die Dielektrizitätskonstante zu verändern. Derartige Beschichtungen können mittels herkömmlicher Siebdrucktechniken aufgetragen werden, wie sie zum Beispiel bei der Herstellung von Dünnfilmkondensatoren und Widerständen verwendet werden.
  • Wie zuvor erwähnt, werden die Leitungs- und Erdungsebenen an bestimmten Stellen mit einer ausreichenden Kapazität oder Reihenkapazität und Widerstand ausgestattet, so dass die planaren Leiter elektrisch in kleinere Abschnitte unterteilt werden, welche mit Frequenzen oberhalb der Signalbandbreite schwingen. Daher steht der Abstand s in einer Relation zur maximalen Signalfrequenz in der Signalfrequenzbandbreite. Insbesondere sollte die Wellenlänge der Signale, welche von den mitschwingenden Abschnitten erzeugt werden, wesentlich kürzer sein als die kürzeste Wellenlänge in der Signalbandbreite, also zum Beispiel ein Zehntel der kürzesten Signalwellenlänge oder
    Figure 00170001
  • In einer typischen Anwendung liegt die Signalbandbreite zwischen Gleichstrom und etwa 300 MHr. Die kürzeste Wellenlänge λs, welche der Maximalfrequenz entspricht, ist gleich groß wie die Wellengeschwindigkeit geteilt durch die Maximalfrequenz fm. In einem Material mit einer relativen Dielektrizitätskonstanten εr entspricht die Wellengeschwindigkeit der Geschwindigkeit des Lichts in einem Vakuum, c, geteilt durch die Quadratwurzel der Dielektrizitätskonstanten. Somit wird die kürzeste Wellenlänge angegeben durch
    Figure 00170002
    und der Abstand s wird angegeben durch:
    Figure 00170003
  • Wenn davon ausgegangen wird, dass jede Insel mit einer hohen Dielektrizitätskonstanten eine Zelleneinheit belastet oder "bedient", in der sie sich befindet, wird die Niederfrequenzkapazität einer quadratischen s-mal-s Zelleneinheit Cu durch die zuvor erwähnte Gleichung angegeben:
    Figure 00170004
    wobei εo die Dielektrizitätskonstante von Luft ist, und εr die relative Dielektrizitätskonstante des Isoliermaterials ist, welches die Planaren Leiter trennt. Daher sollte die Kapazität einer Insel C mit hoher Dielektrizität größer sein als die Plattenkapazität der von der Insel bedienten Zelle oder:
    Figure 00180001
  • Wenn ein einfacher Kondensator 800 zwischen die Erdungsebene 802 und die Leistungsebene 804 gegeben wird, wie dies in 8 dargestellt ist, wird der Wert für C gemäß der vorhergehenden Formel ausgewählt, und der Widerstand der Insel ist der effektive Reihenwiderstand (ESR) der kapazitiven Insel.
  • Alternativ dazu kann ein zusätzlicher Widerstand 906 in Serie mit dem Kondensator 900 zwischen der Erdungsebene 902 und der Leistungsebene 906 hinzugefügt werden, wie dies in 9 dargestellt ist. Der Wert dieses Widerstands kann so gewählt werden, dass er gleich ist wie die charakteristische Impedanz pro Zelleinheit:
    Figure 00180002
  • Dieser Widerstand kann hergestellt werden, indem Partikel einer elektrisch leitfähigen Substanz, wie zum Beispiel Silber-, Kupfer- oder Nickelpartikel, in einem isolierenden Bindematerial (z.B. Epoxidharz-Polytetrafluorethylen oder Polystyren) in der stark dielektrischen Insel suspendiert werden. Der spezifische Widerstand der Partikel-Bindematerial-Kombination kann verändert werden, indem die Anzahl der Partikel pro Volumeneinheit der Partikel-Bindematerial-Kombination geändert wird. Wird die Anzahl der suspendierten Partikel pro Volumeneinheit der Partikel-Bindematerial-Kombination erhöht, verringert sich der spezifische Widerstand der Partikel-Bindematerial-Kombination. Wird hingegen die Anzahl der suspendierten Partikel pro Volumeneinheit der Partikel-Bindematerial-Kombination verringert, so erhöht sich der spezifische Widerstand der Partikel-Bindematerial-Kombination. Alternativ dazu kann ein Widerstand hergestellt werden, indem eine Widerstandsschicht mit Hilfe herkömmlicher Sieb- oder Drucktechniken aufgetragen wird.
  • Wenngleich die in den 6 und 7 dargestellte Konfiguration die Rauschunterdrückung verbessert und die Resonanzen unterdrückt hat, weist diese Ausführung eine Empfindlichkeit gegenüber kapazitiven Belastungen von Signalspuren auf, wenn ein Signaldurchgang zufällig durch eine Insel mit hoher Dielektrizitätskonstante führt. Dieses Problem kann minimiert werden, indem das Verhältnis zwischen der hohen Dielektrizitätskonstante in den Inseln und der niedrigeren Dielektrizitätskonstante im Rest der Isolierschicht erhöht wird. Durch Erhöhung des Verhältnisses zwischen den Dielektrizitätskonstanten kann dieselbe effektive Tiefpassfilterung erzielt werden, indem kleinere Abschnitte der Bereiche verwendet werden, welche die einzelnen Inseln mit hoher Dielektrizität umgeben.
  • Eine alternative Ausführungsform vermeidet die Probleme, die sich aus Signaldurchgängen ergeben, welche durch Inseln mit hoher Dielektrizitätskonstante führen, indem die Inseln mit hoher Dielektrizitätskonstante rund um Leistungs- und Erdungsdurchgänge herum angeordnet werden, wo der Großteil der Übergangsladung benötigt wird, und indem Bereiche vermieden werden, in denen Signaldurchgänge die Insel mit hoher Dielektrizitätskonstante kreuzen können. Für diese Ausführungsform können die Inseln mit hoher Dielektrizitätskonstante durch selektive, integrierte, passive Technologien gebildet werden, wie zum Beispiel durch gesiebte/gedruckte Inseln mit hoher Dielektrizitätskonstante, selektive Anordnung oder Laminierung von Dünnfilmkondensatoren oder eingebetteten getrennten Kondensatoren auf oder in der Nähe von Leistungserdungsebenen, jedoch innerhalb der Laminierung. Diese Ausführungsform ist in den 10 und 11 dargestellt, welche eine Quer schnittsansicht des Substrats bzw. eine Perspektivansicht zeigen. 10, welche ähnlich ist wie 4 und 6 und entsprechende numerische Bezeichnungen besitzt, zeigt eine Insel 652 mit hoher Dielektrizitätskonstante, welche einen Leistungsdurchgang umgibt, der mit dem Bauteil 1018 verbunden ist.
  • Ähnlich wie in 7 sind auch in 11 Abschnitte mehrerer Schichten entfernt worden, um die Abschnitte der Isolierschicht freizulegen. 11 zeigt zwei Bauteile 1118 und 1119, welche Leistungs- und Erdungsdurchgänge enthalten, die durch die Inseln 1152 und 1154 mit hoher Dielektrizitätskonstante verlaufen.
  • Die in 10 und 11 gezeigte Ausführungsform besitzt den Vorteil, dass sie für die Erzeugung eines gleichförmigen Laminatmaterials verwendet werden kann, in welchem die Werte der Widerstände und Kapazitäten, welche in den Inseln mit hoher Dielektrizitätskonstante verwendet werden, nicht von der fertigen Größe des Substrats abhängen.
  • Wenngleich beispielhafte Ausführungsformen der Erfindung offenbart wurden, ist es für Fachleute dieses Bereiches leicht ersichtlich, daß verschiedene Änderungen und Modifizierungen durchgeführt werden können, welche einige der Vorteile der Erfindung mit sich bringen, ohne dadurch vom Umfang der Erfindung abzuweichen. So ist es zum Beispiel für durchschnittliche Fachleute dieses Bereiches offensichtlich, dass auch andere Substratkonfigurationen in der selben Weise wie hier beschrieben verwendet werden können, obwohl diese Beschreibung bestimmte Substratkonfigurationen erwähnt. Andere Aspekte, wie zum Beispiel andere Formen der Inseln mit hoher Dielektrizitätskonstante als die hier offenbarten, welche aber die selbe Funktion erzielen, sowie andere Modifizierungen des erfinderischen Konzepts sind als im Umfang der angehängten Ansprüche enthalten zu betrachten.

Claims (24)

  1. Einrichtung zur Reduzierung elektrischer Resonanz und Dämpfung der Ausbreitung von Rauschen in einer Schaltung zur Leistungsverteilung, die einen planaren Stromleiter und einem planaren Erdungsleiter verwendet, die Einrichtung umfasst: eine Schicht aus Isoliermaterial, die den planaren Stromleiter und den planaren Erdungsleiter voneinander trennt, das Isoliermaterial weist eine erste Dielektrizitätskonstante auf; und eine Vielzahl isolierter Inseln, die aus Isoliermaterial geformt sind, das eine zweite Dielektrizitätskonstante aufweist, die höher ist als die erste Dielektrizitätskonstante, und die gleichförmig über das Isoliermaterial verteilt sind mit einem Abstand s von
    Figure 00210001
    worin c die Lichtgeschwindigkeit in einem Vakuum, m die maximale Frequenz in einem interessierenden Frequenzband und εr die erste Dielektrizitätskonstante sind.
  2. Die Einrichtung nach Anspruch 1, worin die Schaltung zur Leistungsverteilung Strom- und Erdungsdurchgänge enthält, die mit dem planaren Stromleiter und dem planaren Erdungsleiter verbunden sind und durch das Isoliermaterial führen, und worin eine Vielzahl von isolierten Inseln um die Strom- und Erdungsdurchgänge verteilt sind.
  3. Die Einrichtung nach Anspruch 1, worin die Vielzahl von isolierten Inseln, die aus Isoliermaterial mit einer zweiten Dielektrizitätskonstante geformt sind, die höher ist als die erste Dielektrizitätskonstante, ein Widerstandsmaterial umfassen.
  4. Die Einrichtung nach Anspruch 3, worin die isolierten Inseln Kondensatoren bilden, die den planaren Stromleiter und den planaren Erdungsleiter verbinden, und das Widerstandsmaterial einen widerstand bildet, der mit den Kondensatoren in Serie geschaltet ist.
  5. Die Einrichtung nach Anspruch 4, worin die zweite Dielektrizitätskonstante so ausgewählt wird, dass jede der Vielzahl von Inseln einen Kondensator erzeugt, der eine Kapazität
    Figure 00220001
    aufweist, worin εo die aus Luft bestehende Dielektrizitätskonstante und εr die erste Dielektrizitätskonstante sind, und worin h die Dicke der Isoliermaterialschicht und s der Abstand zwischen der Vielzahl von isolierenden Inseln sind.
  6. Die Einrichtung nach Anspruch 3, worin das Widerstandsmaterial elektrisch leitfähige Partikeln umfasst, die in einem isolierenden Bindemittel im Isoliermaterial dispergiert sind und eine Vielzahl von Inseln bilden.
  7. Die Einrichtung nach Anspruch 3, worin das Widerstandsmaterial eine Beschichtung auf der Isoliermaterialschicht umfasst.
  8. Die Einrichtung nach Anspruch 4, worin der Widerstand einen Wert aufweist, der der charakteristischen Impedanz einer Einheitszelle in der Isoliermaterialschicht äquivalent ist.
  9. Die Einrichtung nach Anspruch 4, worin die Vielzahl von isolierenden Inseln gleichförmig über die Isoliermaterialschicht gestreut sind mit einem Abstand s und worin der Widerstand einen Wert aufweist, der äquivalent ist zu
    Figure 00230001
    worin Z∞ die charakteristische Impedanz des freien Raumes, h die Dicke der Isoliermaterialschicht und εr der Wert der ersten Dielektrizitätskonstante sind.
  10. Die Einrichtung nach Anspruch 1, worin das Isoliermaterial, das die Vielzahl von Inseln bildet, Partikeln eines Materials mit einer dritten Dielektrizitätskonstante enthält, die in einem Isoliermaterial suspendiert sind, das die erste Dielektrizitätskonstante aufweist zur Bildung eines Materials mit der zweiten Dielektrizitätskonstante.
  11. Die Einrichtung nach Anspruch 1, worin das Isoliermaterial, das die Vielzahl von Inseln bildet, ein Isoliermaterial umfasst, das die erste Dielektrizitätskonstante aufweist und das mit einem Material beschichtet ist, das eine dritte Dielektrizitätskonstante aufweist zur Bildung eines Materials mit der zweiten Dielektrizitätskonstante.
  12. Die Einrichtung nach Anspruch 1, worin die isolierenden Inseln Kondensatoren bilden, die den planaren Stromleiter und dem planaren Erdungsleiter verbinden, und worin die zweite Dielektrizitätskonstante so ausgewählt wird, dass jeder der Vielzahl von Inseln einen Kondensator bildet, der eine Kapazität
    Figure 00230002
    worin εo die aus Luft bestehende Dielektrizitätskonstante und εr die erste Dielektrizitätskonstante, h die Dicke der Isoliermaterialschicht ist und s der Abstand zwischen der Vielzahl von isolierenden Inseln sind.
  13. Ein Verfahren zur Reduzierung elektrischer Resonanz und Dämpfung der Ausbreitung von Rauschen in einer Schaltung zur Leistungsverteilung, die einen Planaren Stromleiter und einem Planaren Erdungsleiter verwendet, das Verfahren umfasst: (a) Anordnen einer Schicht aus Isoliermaterial auf dem Planaren Erdungsleiter, das eine erste Dielektrizitätskonstante aufweist; (b) Bildung einer Vielzahl isolierter Inseln aus einem Isoliermaterial, das eine zweite Dielektrizitätskonstante aufweist, die höher ist als die erste Dielektrizitätskonstante, die Inseln sind gleichförmig über Isoliermaterialschicht verteilt mit einem Abstand s von
    Figure 00240001
    worin c die Lichtgeschwindigkeit in einem Vakuum, ∫m die maximale Frequenz in einem interessierenden Frequenzband und εr die erste Dielektrizitätskonstante sind; und (c) Anordnen des Planaren Stromleiters über dem Isoliermaterial.
  14. Das Verfahren nach Anspruch 13, worin die Schaltung zur Leistungsverteilung Strom- und Erdungsdurchgänge enthält, die mit dem Planaren Stromleiter und dem Planaren Erdungsleiter verbunden sind und durch das Isoliermaterial führen, und worin Schritt (b) ein Dispergieren einer Vielzahl von isolierten Inseln um die Strom- und Erdungsdurchgänge umfasst.
  15. Das Verfahren nach Anspruch 14, worin Schritt (b) die Bildung der Vielzahl von isolierten Inseln mit einem Widerstandsmaterial umfasst.
  16. Das Verfahren nach Anspruch 15, worin die isolierten Inseln Kondensatoren bilden, die den planaren Stromleiter und den planaren Erdungsleiter verbinden, und das Widerstandsmaterial einen Widerstand bildet, der mit den Kondensatoren in Serie geschaltet ist.
  17. Das verfahren nach Anspruch 15, worin Schritt (b) die Auswahl der zweiten Dielektrizitätskonstante umfasst, so dass jede der Vielzahl von Inseln einen Kondensator erzeugt, der eine Kapazität
    Figure 00250001
    aufweist, worin εo die Dielektrizitätskonstante von Luft und εr die erste Dielektrizitätskonstante sind, h die Dicke der Isoliermaterialschicht ist und s der Abstand zwischen der Vielzahl von isolierenden Inseln ist.
  18. Das Verfahren nach Anspruch 16, worin das Widerstandsmaterial elektrisch leitfähige Partikel umfasst, die in einem isolierenden Bindemittel im Isoliermaterial dispergiert und eine Vielzahl von Inseln bilden.
  19. Das Verfahren nach Anspruch 16, worin das Widerstandsmaterial eine Beschichtung auf der Isoliermaterialschicht umfasst.
  20. Das Verfahren nach Anspruch 16, worin der widerstand einen Wert aufweist, der der charakteristischen Impedanz einer Einheitszelle in der Isoliermaterialschicht äquivalent ist.
  21. Das Verfahren nach Anspruch 16, worin die Vielzahl von isolierenden Inseln gleichförmig über die Isoliermaterialschicht gestreut sind mit einem Abstand s und worin der Widerstand einen Wert aufweist, der äquivalent ist zu
    Figure 00260001
    worin Z∞ die charakteristische Impedanz des freien Raumes, h die Dicke der Isoliermaterialschicht und εr der Wert der ersten Dielektrizitätskonstante sind.
  22. Das Verfahren nach Anspruch 13, worin Schritt (b) die Bildung einer Vielzahl von Inseln aus Partikeln eines Materials mit einer dritten Dielektrizitätskonstante umfasst, die in einem Isoliermaterial suspendiert ist, das die erste Dielektrizitätskonstante aufweist zur Bildung eines Materials mit der zweiten Dielektrizitätskonstante.
  23. Das Verfahren nach Anspruch 13, worin Schritt (b) die Bildung einer Vielzahl von Inseln aus Partikeln eines Materials mit einer ersten Dielektrizitätskonstante umfasst, das mit einem Material beschichtet ist, das eine dritte Dielektrizitätskonstante aufweist zur Bildung eines Materials mit der zweiten Dielektrizitätskonstante.
  24. Das verfahren nach Anspruch 13, worin die isolierenden Inseln Kondensatoren bilden, die den planaren Stromleiter und den planaren Erdungsleiter verbinden, und worin Schritt (b) die Auswahl der zweite Dielektrizitätskonstante umfasst, so dass jede der Vielzahl von Inseln einen Kondensator erzeugt, der eine Kapazitätswert
    Figure 00260002
    aufweist, worin εo die aus Luft bestehende Dielektrizitätskonstante und εr die erste Dielektrizitätskonstante, h die Dicke der Isoliermaterialschicht und s der Abstand zwischen der Vielzahl von isolierenden Inseln sind.
DE60005342T 1999-06-02 2000-06-02 Verfahren und vorrichtung zur reduzierung von resonanzen und rauschübertragung in leistungsverteilungsschaltungen unter verwendung von flachen leitern Expired - Fee Related DE60005342T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/324,407 US6215372B1 (en) 1999-06-02 1999-06-02 Method and apparatus for reducing electrical resonances in power and noise propagation in power distribution circuits employing plane conductors
US324407 1999-06-02
PCT/US2000/015281 WO2000074447A1 (en) 1999-06-02 2000-06-02 Method and apparatus for reducing electrical resonances and noise propagation in power distribution circuits employing plane conductors

Publications (2)

Publication Number Publication Date
DE60005342D1 DE60005342D1 (de) 2003-10-23
DE60005342T2 true DE60005342T2 (de) 2004-06-24

Family

ID=23263446

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60005342T Expired - Fee Related DE60005342T2 (de) 1999-06-02 2000-06-02 Verfahren und vorrichtung zur reduzierung von resonanzen und rauschübertragung in leistungsverteilungsschaltungen unter verwendung von flachen leitern

Country Status (5)

Country Link
US (1) US6215372B1 (de)
EP (1) EP1186213B1 (de)
AU (1) AU5318000A (de)
DE (1) DE60005342T2 (de)
WO (1) WO2000074447A1 (de)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6385565B1 (en) * 1998-06-18 2002-05-07 Sun Microsystems, Inc. System and method for determining the desired decoupling components for power distribution systems using a computer system
JP3608990B2 (ja) * 1999-10-19 2005-01-12 新光電気工業株式会社 多層回路基板およびその製造方法
US6775122B1 (en) * 1999-12-28 2004-08-10 Intel Corporation Circuit board with added impedance
JP2001251061A (ja) * 2000-03-02 2001-09-14 Sony Corp 多層型プリント配線基板
US6407341B1 (en) * 2000-04-25 2002-06-18 International Business Machines Corporation Conductive substructures of a multilayered laminate
US6395996B1 (en) * 2000-05-16 2002-05-28 Silicon Integrated Systems Corporation Multi-layered substrate with a built-in capacitor design
US6621373B1 (en) * 2000-05-26 2003-09-16 Rambus Inc. Apparatus and method for utilizing a lossy dielectric substrate in a high speed digital system
US6484299B1 (en) * 2000-07-07 2002-11-19 Micron Technology, Inc. Method and apparatus for PCB array with compensated signal propagation
US6525622B1 (en) * 2000-11-17 2003-02-25 Sun Microsystems, Inc. Adding electrical resistance in series with bypass capacitors to achieve a desired value of electrical impedance between conducts of an electrical power distribution structure
US6614662B2 (en) * 2000-12-14 2003-09-02 Hewlett-Packard Development Company, L.P. Printed circuit board layout
US6618787B2 (en) * 2000-12-14 2003-09-09 Hewlett-Packard Development Company, L.P. Computer printed circuit system board with LVD SCSI device direct connector
US7088002B2 (en) * 2000-12-18 2006-08-08 Intel Corporation Interconnect
US6798666B1 (en) * 2000-12-29 2004-09-28 Ncr Corporation Introducing loss in a power bus to reduce EMI and electrical noise
US6548858B2 (en) 2001-03-06 2003-04-15 Mitac International Corp. Multi-layer circuit board
US6606012B2 (en) 2001-04-03 2003-08-12 Sun Microsystems, Inc. Wideband bypass capacitor methods for achieving a desired value of electrical impedance between parallel planar conductors of an electrical power distribution structure
US20030042044A1 (en) * 2001-08-30 2003-03-06 Micron Technology, Inc. Circuit board plane interleave apparatus and method
US6757152B2 (en) * 2001-09-05 2004-06-29 Avx Corporation Cascade capacitor
SG115406A1 (en) * 2001-09-17 2005-10-28 Inst Of Microelectronics An optical device carrier
US6727780B2 (en) 2001-10-24 2004-04-27 Sun Microsystems, Inc. Adding electrical resistance in series with bypass capacitors using annular resistors
US6608257B1 (en) 2001-12-12 2003-08-19 Sun Microsystems, Inc. Direct plane attachment for capacitors
US6642811B2 (en) 2002-01-30 2003-11-04 International Business Machines Corporation Built-in power supply filter for an integrated circuit
JP3646098B2 (ja) * 2002-03-27 2005-05-11 コニカミノルタビジネステクノロジーズ株式会社 回路基板
US6905979B2 (en) * 2002-12-23 2005-06-14 Intel Corporation Apparatus and method for improving AC coupling on circuit boards
US6995322B2 (en) * 2003-01-30 2006-02-07 Endicott Interconnect Technologies, Inc. High speed circuitized substrate with reduced thru-hole stub, method for fabrication and information handling system utilizing same
US7265300B2 (en) * 2003-03-21 2007-09-04 Commscope Solutions Properties, Llc Next high frequency improvement using hybrid substrates of two materials with different dielectric constant frequency slopes
US7626828B1 (en) * 2003-07-30 2009-12-01 Teradata Us, Inc. Providing a resistive element between reference plane layers in a circuit board
DE10336290A1 (de) * 2003-08-07 2005-03-17 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Schaltungsplatine
US7161088B2 (en) * 2003-12-04 2007-01-09 Dell Products L.P. System, method and apparatus for optimizing power delivery and signal routing in printed circuit board design
US7342181B2 (en) * 2004-03-12 2008-03-11 Commscope Inc. Of North Carolina Maximizing capacitance per unit area while minimizing signal transmission delay in PCB
US7190594B2 (en) * 2004-05-14 2007-03-13 Commscope Solutions Properties, Llc Next high frequency improvement by using frequency dependent effective capacitance
US7980900B2 (en) * 2004-05-14 2011-07-19 Commscope, Inc. Of North Carolina Next high frequency improvement by using frequency dependent effective capacitance
US7268302B1 (en) 2005-01-18 2007-09-11 Sun Microsystems, Inc. Low inductance mount for decoupling capacitors
US7327208B2 (en) * 2005-02-24 2008-02-05 Spreadtrum Communications Corporation Printed circuit board including a notch filter for attenuating radio frequency interference
US7548432B2 (en) * 2005-03-24 2009-06-16 Agency For Science, Technology And Research Embedded capacitor structure
KR100651358B1 (ko) * 2005-06-22 2006-11-29 삼성전기주식회사 Rf모듈의 전력단 회로를 내장한 인쇄회로기판
US7411474B2 (en) 2005-10-11 2008-08-12 Andrew Corporation Printed wiring board assembly with self-compensating ground via and current diverting cutout
US7456459B2 (en) * 2005-10-21 2008-11-25 Georgia Tech Research Corporation Design of low inductance embedded capacitor layer connections
US7504706B2 (en) * 2005-10-21 2009-03-17 E. I. Du Pont De Nemours Packaging having an array of embedded capacitors for power delivery and decoupling in the mid-frequency range and methods of forming thereof
US7705423B2 (en) * 2005-10-21 2010-04-27 Georgia Tech Research Corporation Device having an array of embedded capacitors for power delivery and decoupling of high speed input/output circuitry of an integrated circuit
US7332799B2 (en) * 2005-12-28 2008-02-19 Tessera, Inc. Packaged chip having features for improved signal transmission on the package
KR100801287B1 (ko) * 2006-02-28 2008-02-11 인천대학교 산학협력단 평면 회로 기판〔pcb〕전력 공급 장치
TWI286049B (en) * 2006-04-04 2007-08-21 Advanced Semiconductor Eng Circuit substrate
US7773390B2 (en) * 2006-06-06 2010-08-10 Teraspeed Consulting Group Llc Power distribution system for integrated circuits
US20070279882A1 (en) * 2006-06-06 2007-12-06 Samtec, Inc. Power distribution system for integrated circuits
US7886431B2 (en) * 2006-06-06 2011-02-15 Teraspeed Consulting Group Llc Power distribution system for integrated circuits
CN101090599B (zh) * 2006-06-16 2010-05-26 鸿富锦精密工业(深圳)有限公司 电路板
US7679926B2 (en) * 2007-08-22 2010-03-16 Taiwan Semiconductor Manfacturing Company, Ltd. Capacitors with insulating layer having embedded dielectric rods
WO2009137522A2 (en) * 2008-05-06 2009-11-12 Rambus Inc. Method and apparatus for power sequence timing to mitigate supply resonance in power distribution network
US8047879B2 (en) * 2009-01-26 2011-11-01 Commscope, Inc. Of North Carolina Printed wiring boards and communication connectors having series inductor-capacitor crosstalk compensation circuits that share a common inductor
KR101072591B1 (ko) * 2009-08-10 2011-10-11 삼성전기주식회사 Emi 노이즈 저감 인쇄회로기판
KR101038236B1 (ko) * 2009-09-16 2011-06-01 삼성전기주식회사 전자기 밴드갭 구조를 구비하는 인쇄회로기판
KR101021548B1 (ko) * 2009-09-18 2011-03-16 삼성전기주식회사 전자기 밴드갭 구조를 구비하는 인쇄회로기판
KR101021551B1 (ko) * 2009-09-22 2011-03-16 삼성전기주식회사 전자기 밴드갭 구조를 구비하는 인쇄회로기판
KR101023541B1 (ko) * 2009-09-22 2011-03-21 삼성전기주식회사 Emi 노이즈 저감 인쇄회로기판
KR101092590B1 (ko) * 2009-09-23 2011-12-13 삼성전기주식회사 전자기 밴드갭 구조를 구비하는 인쇄회로기판
TWI405322B (zh) * 2010-12-29 2013-08-11 Ind Tech Res Inst 內藏電容基板模組
US9013893B2 (en) 2010-12-29 2015-04-21 Industrial Technology Research Institute Embedded capacitor module
TWI510152B (zh) * 2013-07-10 2015-11-21 Ind Tech Res Inst 內藏電容模組
WO2019066876A1 (en) * 2017-09-28 2019-04-04 Intel Corporation APPARATUS WITH NOISE ABSORBER

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2130824A1 (de) * 1971-06-22 1972-12-28 Licentia Gmbh Anordnung zur Erhoehung der Kapazitaet zwischen zwei durch eine Isolierschicht getrennten flaechenhaften Leitern
US5065284A (en) * 1988-08-01 1991-11-12 Rogers Corporation Multilayer printed wiring board
US5185690A (en) * 1991-10-16 1993-02-09 Miller Mark L High dielectric constant sheet material
US5272600A (en) * 1992-09-02 1993-12-21 Microelectronics And Computer Technology Corporation Electrical interconnect device with interwoven power and ground lines and capacitive vias
US5428499A (en) * 1993-01-28 1995-06-27 Storage Technology Corporation Printed circuit board having integrated decoupling capacitive core with discrete elements
JP3926880B2 (ja) * 1997-03-31 2007-06-06 富士通株式会社 多層プリント板
US6058022A (en) * 1998-01-07 2000-05-02 Sun Microsystems, Inc. Upgradeable PCB with adaptable RFI suppression structures

Also Published As

Publication number Publication date
WO2000074447A1 (en) 2000-12-07
EP1186213B1 (de) 2003-09-17
EP1186213A1 (de) 2002-03-13
US6215372B1 (en) 2001-04-10
DE60005342D1 (de) 2003-10-23
AU5318000A (en) 2000-12-18

Similar Documents

Publication Publication Date Title
DE60005342T2 (de) Verfahren und vorrichtung zur reduzierung von resonanzen und rauschübertragung in leistungsverteilungsschaltungen unter verwendung von flachen leitern
DE60024128T2 (de) Gedruckte leiterplatte mit verlustbehaftetem stromverteilungsnetzwerk zur reduzierung von stromspeisungsebene-resonanzen
DE10027870B4 (de) Laminierter Kondensator und Montageanordnung
DE69812221T2 (de) Gedruckte Leiterplatte
DE69630474T2 (de) Gerät zur Steuerung der Impedanz von elektrischen Kontakten
DE60032191T2 (de) R-C Netzwerk hoher Dichte mit rasterförmig angeordneten Lötkugeln
DE69734810T2 (de) Rand einer Wechselstromspeisungsebene von Leiterplatte mit Anpassung an der charakteristischen Impedanz
EP0035093A2 (de) Anordnung zum Packen mehrerer schnellschaltender Halbleiterchips
DE112019006358T5 (de) Hochfrequenzmehrschichtfilter
DE2235655A1 (de) Filteranordnung
DE112019006351T5 (de) Mehrschichtfilter, umfassend eine durchkontaktierung mit geringer induktivität
DE112019006353T5 (de) Mehrschichtfilter mit einem kondensator; der mit mindestens zwei durchkontaktierungen verbunden ist
DE10207957A1 (de) Verfahren für hochdichtes Entkoppeln einer Kondensatorplazierung mit geringer Anzahl von Kontaktlöchern
DE112019006352T5 (de) Mehrschichtfilter, umfassend einen rückführsignalreduzierungsvorsprung
DE112019006378T5 (de) Mehrschicht-elektronikvorrichtung mit einem hochpräzisen induktor
DE60105030T2 (de) Überbrückungskondensator-verfahren zum erreichen eines gewünschten elektrischen impedanzwerts zwischen parallelen planaren leitern einer elektrischen stromverteilungsstruktur, und zugehörige elektrische stromverteilungsstrukturen
EP0495540A2 (de) Viellagenplatine, insbesondere für Hochfrequenz
DE60308148T2 (de) Leistungsmodul mit geteiltem gatter und methode zur unterdrückung von schwingungen darin
WO1991001618A1 (de) Verfahren zur störstrahlungsdämpfung an leiterplatten
EP1315185A1 (de) Flacher Kondensator und Leiterplatte, die ihn einbettet
DE60028867T2 (de) Verzögerungsleitung
DE212021000381U1 (de) Filterschaltung und Leistungsversorgungsvorrichtung einschliesslich derselben
EP3236530A1 (de) Substrat-integrierter holleiter-filter
DE1914173C3 (de) Richtungskoppler
DE19958484A1 (de) Mehrfach-Filter

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee