DE4435101A1 - Verfahren und Anordnung zum Unterdrücken von Störsignalen auf Datenleitungen - Google Patents

Verfahren und Anordnung zum Unterdrücken von Störsignalen auf Datenleitungen

Info

Publication number
DE4435101A1
DE4435101A1 DE19944435101 DE4435101A DE4435101A1 DE 4435101 A1 DE4435101 A1 DE 4435101A1 DE 19944435101 DE19944435101 DE 19944435101 DE 4435101 A DE4435101 A DE 4435101A DE 4435101 A1 DE4435101 A1 DE 4435101A1
Authority
DE
Germany
Prior art keywords
signals
sampling
majority
circuit
sampling time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19944435101
Other languages
English (en)
Inventor
Uwe Dipl Ing Schus
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19944435101 priority Critical patent/DE4435101A1/de
Publication of DE4435101A1 publication Critical patent/DE4435101A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/068Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection by sampling faster than the nominal bit rate
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125Discriminating pulses
    • H03K5/1252Suppression or limitation of noise or interference
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/08Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Dc Digital Transmission (AREA)

Description

Die Erfindung betrifft ein Verfahren und eine Anordnung zum Unterdrücken von Störsignalen auf Datenleitungen gemäß dem Oberbegriff des Anspruchs 1.
In Geräten und Anlagen der Automatisierungstechnik und auch anderen elektronischen Geräten sind die Steckplätze von Bau­ gruppen, z. B. von digitalen Signalformern und Prozessoren, über sogenannte Rückwandbusse miteinander verbunden, über die Informationen in Form von binären Signalen ausgetauscht wer­ den. Die über solche und auch andere Busleitungen übertrage­ nen Daten können durch Übersprechen zwischen den Leitungen des Busses oder durch andere Signale gestört sein. Unter Da­ ten sind hier nicht nur die zu übertragenden Nutzinformatio­ nen, sondern alle durch binäre Signale dargestellten Informa­ tionen, wie Adressen und Steuersignale, verstanden. Werden durch Störsignale verfälschte Daten weiterverarbeitet, ohne daß die Störsignale unterdrückt sind, kann es im Falle einer Prozeßautomatisierung zu gefährlichen Zuständen des Prozesses kommen. Auch in anderen Einrichtungen der Datenverarbeitung können gestörte Daten zu erheblichen Beeinträchtigungen des Betriebsablaufs führen.
Es ist bekannt, Störsignale mit einer höheren Frequenz als die der Nutzsignale dadurch zu unterdrücken, daß in die Adern der Übertragungsleitung vor dem Empfänger je ein analoger Tiefpaß geschaltet wird. Häufig sind die Daten empfangenden Schaltungen als integrierte digitale Bausteine, insbesondere als programmierbare Logikbausteine, unter Verwendung von so­ genannten Asic′s aufgebaut, so daß für die analogen Filter externe, diskrete Bauelemente eingesetzt werden müssen, die toleranzbehaftet sind, deren Werte sich mit der Temperatur und auch mit der Zeit ändern. Diese Veränderungen gehen nicht bei jedem Bauteil in die gleiche Richtung, so daß sich die Filtereigenschaften für jede Datenleitung anders verändern. Die vielen diskreten Bauteile erfordern nicht nur hohe Bau­ teile- und Fertigungskosten, sondern benötigen auch viel Platz.
Neben den analogen Filtern sind auch digitale Filter bekannt, z. B. aus dem Buch "Halbleiter-Schaltungstechnik" von Tietze/Schenk, 5. Auflage, Seiten 594 ff. Diese Filter erfor­ dern, vor allem bei hohen Abtastraten, einen großen Rechen­ aufwand.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Unterdrücken von binären Signalen überlagerten Störsignalen anzugeben, das sich durch seine Einfachheit und Zuverlässigkeit auszeichnet. Ferner soll eine Anordnung zur Durchführung des neuen Verfahrens geschaffen werden.
Diese Aufgabe wird mit den in den Ansprüchen 1 und 4 angege­ benen Maßnahmen gelöst.
nvm-Majoritätsschaltungen sind an sich bekannt. Sie geben z. B. "1"-Signal ab, wenn von den m zugeführten Eingangs­ signalen mindestens n Signale "1" sind. Entsprechendes kann für "0"-Signale gelten. Im vorliegenden Fall ist zweckmäßig in eine ungerade Zahl und n = 1/2 + m/2. Vorteilhaft ist daher eine 2v3- oder eine 3v5-Majoritätslogik eingesetzt. Die Nutz­ impulse werden dann zwar verzögert, aber nicht verlängert oder verkürzt. Die Abtastzeit muß so gewählt werden, daß die Dauer der Nutzsignale mehr als n-mal größer als die Abtast­ zeit ist. Alle Impulse, die kürzer als die n-fache Abtastzeit sind, werden unterdrückt. Vorteilhaft ist die Dauer der Nutz­ impulse etwa das 2n-fache der Abtastzeit, z. B. im Falle ei­ ner 2v3-Logik das Vierfache der Abtastzeit.
Zum Unterdrücken von Störungen auf Busleitungen mit mehreren Datenleitungen, aber auch von Störungen auf Zweidraht-Leitun­ gen wird auf die Signale jeder Leitung am Empfängereingang das neue Verfahren angewandt. Dieses läßt sich ausschließlich mit digitalen Bauelementen, z. B. einem kundenspezifischen oder einem programmierbaren Logikbaustein, insbesondere einem Asic, durchführen.
Anhand der Zeichnung, in der ein Ausführungsbeispiel veran­ schaulicht ist, werden im folgenden die Erfindung sowie Wei­ terbildungen und Ergänzungen näher beschrieben und erläutert.
Fig. 1 zeigt das Prinzipschaltbild eines Ausführungs­ beispiels.
In Fig. 2 ist die Funktion des neuen Verfahrens veranschau­ licht.
In Fig. 1 sind mit L₁ . . . Ls Datenleitungen bezeichnet, über die binäre Signale von einem nicht dargestellten Sender über­ tragen werden, denen Störsignale kürzerer Dauer überlagert sein können. An jede Leitung sind drei taktgesteuerte Spei­ cher Z₁₁, Z₁₂, Z₁₃ . . . Zs1, Zs2, Zs3 angeschlossen, die nach Art von Schieberegistern arbeiten. Sie werden von Taktimpul­ sen, deren zeitlicher Abstand Ta beträgt, derart gesteuert, daß die ersten Speicherstufen Zi1 mit jedem Takt das Signal auf der jeweils zugehörigen Leitung L₁ . . . Ls übernehmen, die zweiten Stufen Zi2 übernehmen den Inhalt der ersten und die dritten Zi3 den der zweiten. Auf diese Weise werden die Si­ gnale auf den Leitungen L₁ . . . Ls mit dem Takt Ta durch die Speicherstufen geschoben. An die Ausgänge der Speicherstufen sind Majoritätsschaltungen M₁ . . . Ms angeschlossen, im Aus­ führungsbeispiel 2v3-Majoritätsschaltungen. Diese geben Si­ gnale y₁ . . . ys ab, die gleich den Mehrheiten der Signal­ zustände in den Speicherstufen sind. Den ersten Speicher­ stufen Zi1 können Impulsformer vorgeschaltet sein. Auch kön­ nen die Speicherstufen selbst als Impulsformer ausgebildet sein, indem in ihnen ein Schwellwert vorgegeben ist. Ist das Eingangssignal größer als dieser Schwellwert, wird log. "1"- Signal gespeichert, ist das Eingangssignal kleiner, wird "0"- Signal gespeichert. Sämtliche Speicherstufen und Majoritäts­ schaltungen können in einem integrierten digitalen Baustein, z. B. einem Asic, enthalten sein, der noch weitere Funktionen des Empfängers ausübt. Selbstverständlich können auch andere Majoritätsschaltungen als die im Ausführungsbeispiel nach Fig. 1 gewählten eingesetzt werden, wozu dann allerdings auch die Anzahl der Speicherstufen entsprechend gewählt wer­ den muß. Beispielsweise müssen für eine 3v5-Majoritätsschal­ tung fünf Speicherstufen vorgesehen werden.
Im oberen Diagramm der Fig. 2 ist ein Eingangssignal x dar­ gestellt, das einen Nutzimpuls N aufweist, der von einem Störimpuls S₁ unterbrochen ist. Ein zweiter Störimpuls ist mit S₂ bezeichnet. Im unteren Diagramm ist das mit einer 2v3- Majoritätsschaltung aus dem Eingangssignal x gebildete Aus­ gangssignal y dargestellt. Das Eingangssignal x wird mit ei­ ner konstanten Frequenz 1/Ta abgetastet. Zunächst ist das Si­ gnal x stets "0", so daß auch das Ausgangssignal y "0" ist. Zum Zeitpunkt t₁ ist während zwei Abtastungen das Signal x "1", so daß auch das Ausgangssignal y "1" wird. Zum Zeitpunkt t₂ sind drei aufeinanderfolgende Abtastwerte "1", das Aus­ gangssignal y bleibt daher "1". Der Abtastwert zum Zeitpunkt t₃ ist zwar "0", da jedoch die beiden vorhergehenden Abtast­ werte "1" sind, bleibt das Signal y "1". Entsprechendes gilt für die folgenden drei Abtastungen. Erst die Abtastung im Zeitpunkt t₄ ergibt zwei aufeinanderfolgende Abtastwerte "o", die zu einem Ausgangssignal "0" führen. Der Störimpuls S₂ führt zwar im Zeitpunkt t₅ zu einem Abtastwert "1"; da er je­ doch so kurz ist, daß nicht zwei aufeinanderfolgende Abtast­ werte "1" sind, bleibt das Ausgangssignal y "0". Es ist er­ kennbar, daß im Ausgangssignal y ein Nutzimpuls N′ entsteht, der dieselbe Dauer wie der gestörte Nutzimpuls N im Eingangs­ signal x hat.

Claims (8)

1. Verfahren zum Unterdrücken von Störsignalen auf einer Da­ tenleitung (L₁ . . . Ls), bei dem die Signale auf der Daten­ leitung am Empfangsort gefiltert werden, dadurch ge­ kennzeichnet,
  • - daß die Signale mit einer Frequenz 1/Ta abgetastet und da­ bei Abtastwerte gebildet werden, wobei Ta die Abtastzeit ist,
  • - daß fortlaufend je m aufeinanderfolgende Abtastwerte nach einer nvm-Mehrheitsentscheidung verknüpft werden und das Ergebnis der Mehrheitsentscheidung als gültiger Abtastwert weiterverarbeitet wird und
  • - daß die Abtastzeit Ta kleiner als das Verhältnis T/n ist, worin T die Dauer der Nutzimpulse (N) auf der Datenleitung ist.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Abtastzeit Ta ein Viertel der Dauer T der Nutzimpulse (N) ist und die Abtastwerte nach einer 2v3-Entscheidung ver­ knüpft werden.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekenn­ zeichnet, daß zum Unterdrücken von Störsignalen auf ei­ ner aus mehreren Datenleitungen bestehenden Busleitung je Leitung die Abtastwerte nach einer Mehrheitsentscheidung ver­ knüpft werden.
4. Anordnung zum Unterdrücken von Störsignalen auf einer bi­ näre Signale der Pulsdauer T übertragenden Leitung, ge­ kennzeichnet durch:
  • - eine Abtasteinrichtung, die durch Abtasten der Signale auf der Leitung mit einer Abtastzeit Ta Abtastwerte von 1 Bit erzeugt, wobei die Abtastzeit kleiner als ein Verhältnis T/n ist,
  • - einen m-stufigen Speicher (Z₁₁, Z₁₂, Z₁₃), in dem die je­ weils in letzten aufeinanderfolgenden Abtastwerte enthalten sind,
  • - eine nvm-Majoritätsschaltung (M₁), der die in dem m-stufi­ gen Speicher (Z₁₁, Z₁₂, Z₁₃) enthaltenen Signale zugeführt sind.
5. Anordnung nach Anspruch 4, dadurch gekennzeich­ net, daß der m-stufige Speicher ein Schieberegister ist.
6. Anordnung nach Anspruch 4 oder 5, dadurch gekenn­ zeichnet, daß die Abtastschaltung, der Speicher (Z₁₁, Z₁₂, Z₁₃ . . . Zs3) und die Majoritätsschaltung (M₁ . . . Ms) mit einer programmierbaren Logikschaltung aufgebaut sind.
7. Anordnung nach Anspruch 6, dadurch gekennzeich­ net, daß die programmierbare Logikschaltung ein Asic ist.
8. Anordnung nach einem der Ansprüche 4 bis 7, dadurch gekennzeichnet, daß zum Unterdrücken von Störsignalen auf einer aus mehreren Leitungen (L₁ . . . Ls) bestehenden Bus­ leitung an jede der Leitungen eine Abtastschaltung, ein in­ stufiger Speicher (Z₁₁, Z₁₂, Z₁₃; . . . Zs1, ZS2, Zs3) und eine Majoritätsschaltung (M₁ . . . Ms) angeschlossen sind.
DE19944435101 1994-09-30 1994-09-30 Verfahren und Anordnung zum Unterdrücken von Störsignalen auf Datenleitungen Withdrawn DE4435101A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19944435101 DE4435101A1 (de) 1994-09-30 1994-09-30 Verfahren und Anordnung zum Unterdrücken von Störsignalen auf Datenleitungen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19944435101 DE4435101A1 (de) 1994-09-30 1994-09-30 Verfahren und Anordnung zum Unterdrücken von Störsignalen auf Datenleitungen

Publications (1)

Publication Number Publication Date
DE4435101A1 true DE4435101A1 (de) 1996-04-04

Family

ID=6529698

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19944435101 Withdrawn DE4435101A1 (de) 1994-09-30 1994-09-30 Verfahren und Anordnung zum Unterdrücken von Störsignalen auf Datenleitungen

Country Status (1)

Country Link
DE (1) DE4435101A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0944170A2 (de) * 1998-03-20 1999-09-22 Moeller GmbH Filter für Pulssignale
WO1999062200A2 (de) * 1998-05-27 1999-12-02 Siemens Aktiengesellschaft Verfahren und schaltungsanordnung zum wiederherstellen eines binärsignals

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0944170A2 (de) * 1998-03-20 1999-09-22 Moeller GmbH Filter für Pulssignale
EP0944170A3 (de) * 1998-03-20 2000-08-02 Moeller GmbH Filter für Pulssignale
WO1999062200A2 (de) * 1998-05-27 1999-12-02 Siemens Aktiengesellschaft Verfahren und schaltungsanordnung zum wiederherstellen eines binärsignals
WO1999062200A3 (de) * 1998-05-27 2001-07-26 Siemens Ag Verfahren und schaltungsanordnung zum wiederherstellen eines binärsignals

Similar Documents

Publication Publication Date Title
EP0269812A1 (de) Verfahren und Anordnung zur Versorgung einer Taktleitung mit einem von zwei Taktsignalen in Abhängigkeit vom Pegel eines der beiden Taktsignale
DE69124754T2 (de) Entscheidungsrückgekoppelter Dekodierer mit Pipeline-Struktur
DE3603751A1 (de) Informationsuebergabesystem zur uebergabe von binaeren informationen
DE3442613C2 (de)
EP0345564A2 (de) Verfahren und Schaltungsanordnung zur Rückgewinnung eines Bittaktes aus einem empfangenen digitalen Nachrichtensignal
DE3711274A1 (de) Waehlschaltungsanordnung zum auswaehlen einer plattenvorrichtung fuer eine plattensteuerung
DE19960785A1 (de) Eingangsfilterstufe für einen Datenstrom und Verfahren zum Filtern eines Datenstroms
DE3722907A1 (de) Maximallaengen-schieberegister-folgegenerator
DE19927094C2 (de) Abtast-Flipflop
DE19581595C2 (de) Signalübertragungsvorrichtung mit mehreren LSIs
DE69022766T2 (de) Verfahren und Gerät zur Binärzählerprüfung.
DE2714219C2 (de)
DE3918886C2 (de) Rücksetzanordnung in einer Datenverarbeitungseinheit
DE4435101A1 (de) Verfahren und Anordnung zum Unterdrücken von Störsignalen auf Datenleitungen
DE19637151C1 (de) Schaltung zur Ermittlung und Speicherung eines Signalmittelwertes
DE3719581C2 (de)
DE2900970C3 (de) Prüfsignalgenerator
EP0273234A2 (de) Datenbussystem für einen seriellen Datenbus
DE4140920C1 (en) Level changing circuitry for flanks of rectangular or trapezoidal signals - has threshold value discriminator with output signal separated into two channels, each having a gate circuit assigned to SR-flip=flop
DE3246211A1 (de) Schaltungsanordnung zur detektion von folgen identischer binaerwerte
DE4238079C1 (en) Flip=flop circuit incorporating fault diagnosis function - uses control logic to allow operation as shift register in fault diagnosis test mode
DE3507326C2 (de)
DE4409371A1 (de) Logische Schaltung mit Mehrfachstufen-Master-Slave-D-Flipflops
DE3324820C2 (de)
DE1462659A1 (de) Optimales Suchfilter

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8130 Withdrawal