DE4431172A1 - Oszillatorschaltung und PLL-IC für einen Sendeempfänger - Google Patents

Description

Die vorliegende Erfindung betrifft eine Oszillatorschaltung und ein Phasenregelschleifen-IC (PLL/IC) eines Sendeempfängers. Insbesondere geht es um eine Oszillatorschaltung und ein PLL-IC, die sich zur Ver­ wendung in einem Sendeempfänger eines schnurlosen Telefonsystems eignen.

Bei einem schnurlosen Telefonsystem, beispielsweise einem DECT- System (schnurloses digitales Telefonsystem; digital cordless telephone system), wie es im europäischen Bereich verwendet wird, ist ein Rah­ men für Gesprächskanäle von 10 ms in 24 Zeitschlitze (etwa 417 µs) unterteilt, und zwei von diesen Zeitschlitzen werden als Gesprächs­ schlitze verwendet. Einer der unterteilten Zeitschlitze dient als Basis­ stations-Zeitschlitz zum Senden von Signalen aus der Basisstation zu einem Handapparat, der andere dient als Handapparat-Zeitschlitz, um Signale von dem Handapparat zu einer Basisstation zu senden, so daß ein Gespräch durchgeführt werden kann. Die Zeitschlitze für die Basis­ station und den Handapparat sind um 12 Zeitschlitze voneinander ge­ trennt. Wenn zum Beispiel ein erster Zeitschlitz als Zeitschlitz für die Basisstation dient, wird der dreizehnte Zeitschlitz als derjenige für den Handapparat verwendet.

Welcher Schlitz in welchem Kanal zur Durchführung eines Gesprächs verwendet wird, wird für jeden Rahmen seitens einer Basisstation festge­ legt, und der Apparat überwacht sämtliche Zeitschlitze sämtlicher Kanäle in den anderen als den Gesprächszeitschlitzen, die seinem Gerät zuge­ wiesen sind. Der Inhalt des Gesprächs wird in digitale Signale umge­ setzt, dann zeitlich komprimiert und gesendet. Die Empfangsseite dehnt die zeitlich komprimierten Signale in die ursprüngliche Signalform aus, so daß eine praktisch gleichzeitige Zweiwegverbindung möglich ist.

Bei dem oben beschriebenen drahtlosen Telefonsystem müssen ein Oszillator zum Senden von Signalen und ein weiterer Oszillator zum Empfangen von Signalen vorhanden sein. Da speziell für den Hand­ apparat gefordert wird, daß dieser möglichst geringes Gewicht, mög­ lichst wenig Leistungsaufnahme, geringe Herstellungskosten und der­ gleichen aufweist, macht man von einer Schaltung Gebrauch, in welcher ein Oszillator, bestehend aus einem spannungsgesteuerten Oszillator (VCO) und einem PLL-IC, sowohl als empfangsseitiger Überlagerungs- Oszillator als auch als sendeseitiger Oszillator für das Trägersignal dient.

Wenn in einer Telefonanlage mit einer solchen Schaltung eine Umschal­ tung des VCO von Überlagerungs-Oszillator auf Trägerwellen-Oszillator erfolgt, muß sich die Frequenz des VCO ändern. In dem oben erläuter­ ten TECT-System ist ein Zeitschlitz direkt vor dem Handapparat-Zeit­ schlitz als Einrastzeit für dieses Umschalten verfügbar. Deshalb wird die obige Schaltung unter Verwendung einer Hochgeschwindigkeits-Einrast- Phasenregelschleife realisiert.

Eine Telefonanlage mit dem obigen Aufbau bringt den VCO dazu, im Sendezustand als Trägerwellen-Oszillator betrieben zu werden, wobei sowohl die zu sendenden digitalen Signale als auch ein Frequenzsteuer­ signal von der Phasenregelschleife an den VCO gelegt werden, so daß der VCO eine FSK-modulierte Welle (frequenzumtast-modulierte Welle) ausgibt. Da allerdings die Phasenregelschleife (PLL-Schaltung) eine Hochgeschwindigkeits-Einrast-Phasenregelschleife ist, wird die FSK- Modulation durch das von der PLL-Schaltung kommende Frequenz­ steuersignal ausgelöscht.

Aus diesem Grund bringt die oben beschriebene Telefonanlage die PLL- Schaltung in einen Bereitschaftszustand, wenn der VCO als Trägerwel­ len-Oszillator betrieben wird, so daß die PLL-Schaltung kein Frequenz­ steuersignal ausgibt, und die Schwingungsfrequenz des VCO wird le­ diglich durch ein Spannung gesteuert, welche in einem Schleifenfilter gehalten wird.

Im folgenden wird ein drahtloser Sendeempfänger beschrieben, in den ein Oszillator gemäß der Erfindung und gemäß dem Stand der Technik Anwendung findet, wobei ebenfalls ein zum Stand der Technik gehöriger Oszillator beschrieben wird.

Fig. 4 zeigt in Form eines Blockdiagramms den Aufbau eines drahtlo­ sen Sendeempfängers, bei dem ein erfindungsgemäßer und ein zum Stand der Technik gehöriger Oszillator Anwendung finden. Fig. 5 ist ein Blockdiagramm der Oszillatorschaltung gemäß dem Stand der Tech­ nik. Fig. 6 ist eine Darstellung, die das Umschalten der PLL-Schaltung nach Maßgabe eins Stromsparsignals darstellt. Fig. 4 und 5 zeigen ein PLL-IC 1, einen Schleifenfilter 2, einen spannungsgesteuerten Oszil­ lator 3, einen Quarzschwinger 4, einen Steuer-Mikrocomputer 5, einen Vorteiler (pre-scaler) 6, eine PLL-Steuerschaltung 7 und eine Ladungs­ pumpschaltung 8.

Der in Fig. 4 gezeigte Sendeempfänger enthält eine Oszillatorschaltung unter Verwendung einer PLL-Frequenzsyntheseschaltung mit einem Quarzschwinger 4, einem spannungsgesteuerten Oszillator (im folgenden mit VCO abgekürzt) 3, einem PLL-IC 1, und einem Schleifenfilter (im folgenden als TPF bezeichnet), und die Oszillatorschaltung dient als Trägerwellen-Oszillator, wenn gesendet wird, außerdem auch als Über­ lagerungs-Oszillator, wenn empfangen wird. Das PLL-IC 1 enthält den Vorteiler 6, die PLL-Steuerschaltung 7 und die Ladungspumpschaltung 8. Die PLL-Steuerschaltung 7 arbeitet, wenn ihr von dem Quarz­ schwinger 4 ein Bezugsfrequenzsignal und von dem Steuer-Mikrocom­ puter (im folgenden als CPU bezeichnet) 5 verschiedene Steuersignale zugeführt werden. Die PLL-Steuerschaltung 7 steuert die Schwingungs­ frequenz des spannungsgesteuerten Oszillators (VCO) 3, indem sie einen Synchronisationsimpuls TO, bei dem es sich um ein Ausgangssignal der Ladungspumpschaltung handelt, über das TPF 2 an den VCO 3 liefert.

Da diejenigen Schaltungsteile, die in der Figur dargestellt sind, jedoch oben nicht beschrieben wurden, sich nicht direkt auf die vorliegende Erfindung beziehen, und ferner ihr Aufbau ebenso wie ihre Arbeitsweise bekannt ist, wird auf eine diesbezügliche Erläuterung verzichtet.

Die Einzelheiten des Aufbaus der oben beschriebenen Oszillatorschal­ tung, die aus einer PLL-Frequenzsyntheseschaltung gebildet ist, sind in Fig. 5 dargestellt. In der in der Figur dargestellten Schaltung ist VCC ein Spannungsversorgungsanschluß für das jeweilige Bauelement, und VP ist ein Versorgungsspannungsanschluß für eine Ladungspumpschal­ tung. Das PLL-IC 1 empfängt jedes Steuersignal PLLCLK, PLLSTB und PLLDATA von der in Fig. 4 dargestellten CPU, und die Ladungs­ pumpschaltung 8 gibt den Synchronisationsimpuls D0, bei dem es sich um ein Frequenzsteuersignal handelt, an den VCO 3, so daß die Schwin­ gungsfrequenz des VCO 3 über das TPF 2 gesteuert wird.

Der Synchronisationsimpuls D0 wird mit einer Frequenz ausgegeben, die gleich der Frequenz eines Referenzfrequenzsignals ist, das in einen in dem PLL-IC 1 enthaltenen Datenvergleicher eingegeben wird. Der in Fig. 4 dargestellte drahtlose Sendeempfänger hat hierfür eine Frequenz von 1,728 MHz, welches dem Kanalabstand entspricht. Die Ausgangs­ wellenform dieses Synchronisationsimpulses D0 ist in Fig. 6 darge­ stellt. Es ergibt sich eine Wellenform mit einem Pumpaufwärts- und einem Pumpabwärts-Impuls.

Um in einem drahtlosen Sendeempfänger für die mobile Kommunikation gemäß Fig. 4 den Leistungsverbrauch einer Batterie zu verhindern bzw. zu mildern, wird die Funktion des PLL-Syntetisierers für eine jeweils benötigte Zeit in Anspruch genommen, während in der übrigen Zeit die PLL-Frequenz-Synthesefunktion angehalten wird und in einen Bereitschaftszustand gebracht wird. Diese Steuerung erfolgt durch ein Energiesparsignal PS, welches in den Fig. 4 und 5 gezeigt ist.

Wenn die in Fig. 5 dargestellte PLL-Syntheseschaltung von dem Ener­ giesparsignal in einen Bereitschaftszustand gebracht wird, hält das PLL- IC 1 die Ausgabe des Synchronisationsimpulses D0 an, und der Ausgang der Ladungspumpschaltung 8 wird auf hohe Impedanz gebracht. Deshalb kann der VCO 3 seine Schwingungsfrequenz auf einer spezifischen Frequenz halten, bevor die PLL-Syntheseschaltung in einen Bereit­ schaftszustand gebracht wird, in dem innerhalb des TPF 2 während der oben angegebenen Zeitspanne des Bereitschaftszustands eine Steuerspan­ nung gehalten wird.

Allerdings gibt es bei der PLL-Syntheseschaltung gemäß dem Stand der Technik, wie sie in Fig. 5 dargestellt ist, insofern ein Problem, als die Schwingungsfrequenz des VCO 3 instabil wird, wenn gleichzeitig ein Energiesparsignal PS ankommt und die Ausgabe des Synchronisations­ impulses D0 stattfindet.

Fig. 6 veranschaulicht eine solche Situation. Es sei angenommen, gemäß Fig. 6 falle der Synchronisationsimpuls D0 mit der Ankunft des Energiesparsignals PS, welches die PLL-Syntheseschaltung in den Be­ reitschaftszustand bringen soll, zusammen, und der zeitliche Ablauf des Eingangs (des Abfalls) des Energiesparsignals PS falle mit dem Zeit­ punkt der Hinterflanke des Pumpaufwärtsimpulses des Synchronisations­ impulses D0 zusammen. Da in diesem Fall das Ausgangssignal der Ladungspumpschaltung des PLL-IC 1 unterbrochen wird, während der Aufwärtsimpuls des Synchronisationsimpulses D0 ausgegeben wird, gelangt der Abwärtsimpuls nicht an das TPF 2. Als Ergebnis erhält das elektrische Potential eines als Glättungsschaltung innerhalb des TPF 2 verwendeten Kondensators einen Wert, durch den von dem Aufwärts­ impuls eine Ladung injiziert wird, bevor das Energiesparsignal PS ange­ legt wird, wobei das Potential als von dem früheren elektrischen Poten­ tial unterschiedlicher Wert gehalten wird. Da diese Spannung als Steuerspannung an den VCO 3 gelangt, ändert sich die Schwingungs­ frequenz des VCO 3. Das Ausmaß dieser Änderung differiert in Ab­ hängigkeit davon, zu welcher Zeit innerhalb der Ausgabezeitspanne T des Synchronisationsimpulses D0 das Energiesparsignal PS auftritt.

Die oben beschriebene Oszillatorschaltung unter Verwendung der PLL- Syntheseschaltung nach dem Stand der Technik ist auch insofern proble­ matisch, als dann, wenn die Eingabe des Energiesparsignals PS und die Ausgabe des Synchronisationsimpulses D0 gleichzeitig stattfinden, der Wert des Frequenzsteuersignals für den VCO, der in dem TPF gehalten wird, instabil wird, mit der Folge, daß die Schwingungsfrequenz des VCO instabil wird.

Es ist Aufgabe der vorliegenden Erfindung, eine Oszillatorschaltung für ein PLL-IC eines Sendeempfängers anzugeben, die in der Lage ist, mit einer PLL-Schaltung zu arbeiten, welche mit hoher Frequenzgenauigkeit schwingt, wie sie für eine mit zeitlich unterteiltem Multiplex-Zugriff arbeitende Nachrichtenanlage erforderlich ist, auch wenn die Phasenre­ gelschleife sich in einem Bereitschaftszustand befindet.

Um diese Aufgabe zu lösen, schafft die vorliegende Erfindung eine Oszillatorschaltung mit den Merkmalen des Anspruchs 1, des Anspruchs 5 oder des Anspruchs 6.

Die Erfindung schafft eine Oszillatorschaltung für ein PLL-Synthetisier­ verfahren, in der zusätzlich zu dem oben beschriebenen Stand der Tech­ nik ein Energiesparsignal in eine Phasenregelschleife eingegeben wird, während kein Synchronisationsimpuls ausgegeben wird. Die Phasenregel­ schleife (PLL) wird von einem Betriebszustand in einen Bereitschafts­ zustand umgeschaltet, während ein Synchronisationsimpuls nicht ausge­ geben wird.

Gemäß einem anderen Aspekt der Erfindung wird eine Oszillatorschal­ tung mit einem Flip-flop geschaffen, in das ein Energiesparsignal und ein Verrastungs-Erkennungsimpuls, der ausgegeben wird, wenn die Phasenregelschleife eingerastet ist, eingegeben werden, wobei das Flip­ flop das eingegebene Energiesparsignal ausgibt, nachdem die Rückflanke des Verrastungs-Erkennungsimpulses vorüber ist. Die Phasenregelschlei­ fe wird aus einem Betriebszustand nach Maßgabe des von dem Flipflop ausgegebenen Energiesparsignals in einen Bereitschaftszustand umge­ schaltet.

Das Flipflop funktioniert als Energiesparsignal-Zeiteinstellschaltung. Das Flipflop empfängt einen Einrast-Erkennungsimpuls, der in Synchroni­ sation mit einem von dem PLL ausgegebenen Synchronisationsimpuls ausgegeben wird, und ein Energiesparsignal. Wird nur ein Energiespar­ signal eingegeben, so gibt das Flipflop das Energiesparsignal zur gleichen Zeit aus, zu der das Signal eingegeben wird. Wenn ein Einrast- Erkennungsimpuls und ein Energiesparimpuls gleichzeitig eingegeben werden, gibt das Flipflop das Energiesparsignal aus, nachdem der Ein­ rast-Erkennungsimpuls vorbei ist. Da das Energiesparsignal, welches von dem Flipflop ausgegeben wird, an die PLL-Schaltung gelangt und die PLL-Schaltung in einen Bereitschaftszustand gebracht wird, ändert sich die an den VCO angelegte Frequenzsteuerspannung nicht, wenn die PLL-Schaltung in einen Bereitschaftszustand umgeschaltet wird. Damit kann der VCO auch weiterhin eine stabile Schwingungsfrequenz mit einem hohen Maß an Genauigkeit liefern, auch wenn die PLL-Schaltung in einen Bereitschaftszustand umgeschaltet wird.

Im folgenden wird ein Ausführungsbeispiel der Erfindung anhand der Zeichnung näher erläutert. Es zeigt:

Fig. 1 ein Blockdiagramm eines Aufbaus einer Oszillatorschaltung ge­ mäß einer Ausführungsform der Erfindung;

Fig. 2 eine Darstellung, die den Betrieb eines Flipflops zum Ausgeben eines Energiesparsignals für ein PLL-IC veranschaulicht;

Fig. 3 ein Blockdiagramm, das den Aufbau des PLL-IC gemäß der erfindungsgemäßen Ausführungsform veranschaulicht;

Fig. 4 ein Blockdiagramm des Aufbaus eines drahtlosen Sen­ deempfängers, bei dem ein erfindungsgemäßer Oszillator oder ein zum Stand der Technik gehöriger Oszillator eingesetzt ist;

Fig. 5 ein Blockdiagramm des Aufbaus eines Oszillators gemäß dem Stand der Technik; und

Fig. 6 eine Darstellung, die das Umschalten einer PLL-Schaltung ent­ sprechend einem Energiesparsignal veranschaulicht.

Im folgenden wird eine Ausführungsform einer Oszillatorschaltung und eines PLL-IC eines Sendeempfängers gemäß der Erfindung im einzelnen beschrieben.

Fig. 1 ist ein Blockdiagramm, welches den Aufbau einer Oszillator­ schaltung gemäß einer Ausführungsform der Erfindung darstellt. Fig. 2 zeigt den Betrieb eines Flipflops zum Erzeugen eines Energiesparsignals, welches an ein PLL-IC angelegt wird. In Fig. 1 ist dieses Flipflop 9 mit dem Bezugszeichen 9 versehen. Die übrigen Bezugszeichen in Fig. 1 sind entsprechend wie in Fig. 5 für die gleichen Bauteile verwendet.

Die Oszillatorschaltung unter Verwendung einer PLL-Syntheseschaltung gemäß der erfindungsgemäßen Ausführungsform nach Fig. 1 unter­ scheidet sich von der Oszillatorschaltung nach dem Stand der Technik, wie sie in Fig. 5 dargestellt ist, dadurch, daß erstere Oszillatorschaltung das Flipflop 9 aufweist, welches als Zeiteinstellschaltung für das Ener­ giesparsignal dient. Die übrige Schaltung hat den gleichen Aufbau wie die dem Stand der Technik entsprechende Schaltung.

In das Flipflop 9 werden ein von der den gesamten Sendeempfänger steuernden CPU eingegebenes Energiesparsignal PS und ein von dem PLL-IC eingegebener Einrast-Erkennungsimpuls LOCKDET eingegeben. Wenn nur das Energiesparsignal PS eingegeben wird, gibt das Flipflop 9 das Energiesparsignal PS zur gleichen Zeit aus, zu der das Signal einge­ geben wird, wenn das Energiesparsignal PS und der Einrast-Erkennungs­ impuls LOCKDET gleichzeitig eingegeben werden, gibt das Flipflop das Energiesparsignal PS aus, nachdem der Einrast-Erkennungsimpuls LOCKDET aufgehört hat. Dieses Ausgangssignal gelangt als Energie­ sparsignal PS′ an das PLL-IC 1 und als Ergebnis davon wird die in der Figur dargestellte Oszillatorschaltung so eingestellt, daß sie sich im Bereitschaftszustand befindet.

Als nächstes werden die Einzelheiten des Betriebs des Flipflops 9 in Verbindung mit Fig. 2 erläutert.

Das Flipflop 9 besitzt Eingangsanschlüsse D, CLK und PR, und es besitzt einen Ausgangsanschluß Q. Die Funktionsweise ist durch die in Fig. 2 dargestellte Wahrheitstafel gekennzeichnet. Wie bereits beschrie­ ben, gibt das PLL-IC den Synchronisationsimpuls D0, welcher durch einen Aufwärtsimpuls und durch einen Abwärtsimpuls mit vorbestimmter Periodendauer erzeugt wird, an das TPF 2, und es gibt außerdem den Einrast-Erkennungsimpuls LOCKDET in einer Zeitspanne aus, in der der Aufwärtsimpuls und der Abwärtsimpuls des Synchronisationsimpul­ ses D0 enthalten sind. Der Einrast-Erkennungsimpuls LOCKDET wird an den Eingang CLK des Flipflops 9 gegeben, während das von der CPU des Sendeempfängers kommende Energiesparsignal PS in den Eingangsanschloß D des Flipflops 9 eingegeben wird. Ein komplemen­ täres oder Umkehrsignal des Einsparsignals PS wird an den Eingangs­ anschluß PR des Flipflops 9 gegeben. Das Flipflop 9 arbeitet in der Weise, daß es den Anstieg des Einrast-Detektorimpulses LOCKDET am Eingang CLK erkennt und ein Signal niedrigen Pegels des Energiespar­ signals PS am Eingangsanschluß D zu dem Ausgangsanschluß Q leitet. Wenn daher gemäß Fig. 2 ein Energiesparsignal PS, das niedrigen Pegel annimmt, von der CPU des Sendeempfängers an den Eingangs­ anschluß D des Flipflops gegeben wird, während ein einen niedrigen Pegel aufweisender Einrast-Detektorimpuls LOCKDET an den Eingangs­ anschluß CLK des Flipflops 9 gegeben wird, wird das Energiesparsignal PS nicht an den Ausgangsanschluß Q übertragen und wird verzögert.

Wenn dann der Einrast-Detektorimpuls LOCKDET von niedrigem Pegel auf hohen Pegel übergeht, wird das am Eingangsanschluß D anliegende Energiesparsignal PS niedrigen Pegels zu dem Ausgangsanschluß Q des Flipflop 9 übertragen. Dieses Ausgangssignal wird als Energiesparsignal PS′ in das PLL-IC 1 eingegeben.

Als Ergebnis hält das PLL-IC 1 eine Ausgabe eines Synchronisation­ signals von der Ladungspumpschaltung, so daß der Ausgang der La­ dungspumpschaltung auf hohe Impedanz gesteuert wird. Das Umschalten des PLL-IC 1 in einen Bereitschaftszustand nach Maßgabe des Energie­ sparsignals erfolgt nicht, während das PLL-IC 1 den Synchronisations­ impuls D0 ausgibt, und zwar wegen der oben erläuterten Funktionsweise des Flipflop 9, so daß der VCO 3 aufgrund dieses Umschaltvorgangs stets stabil arbeitet.

In der Oszillatorschaltung gemäß dem oben beschriebenen Ausführungs­ beispiel der Erfindung schwingt der VCO mit einer genauen stabilen Frequenz auch dann, wenn der Bereitschaftszustand gegeben ist und er in einem Sendeempfänger einer PLL-Schaltung eingesetzt wird, so daß die für die nach dem TDMA-Verfahren arbeitende Anlage geforderte hohe Frequenzgenauigkeit gewährleistet ist (TDMA = Time Division Multiple Access).

Fig. 3 ist ein Blockdiagramm des Aufbaus des PLL-IC gemäß der Ausführungsform der vorliegenden Erfindung.

Das PLL-IC nach dieser Ausführungsform der Erfindung gemäß Fig. 3 ist durch die gestrichelte Linie angedeutet. Es ist derart ausgebildet, daß das PLL-IC 1 und das Flipflop 9 der Oszillatorschaltung gemäß der in Verbindung mit Fig. 2 beschriebenen Oszillatorschaltung gemäß der Erfindung in einem einzigen IC ausgebildet sind. Der als Energiespar­ signal-Zeiteinstellschaltung bezeichnete Block wird gebildet durch ein Flipflop, wie es in Verbindung mit Fig. 2 erläutert wurde. Die übrigen Schaltungsteile sind die gleichen wie bei dem PLL-IC mit der Energie­ sparfunktion gemäß dem Stand der Technik.

Ein derartiges PLL-IC läßt sich in einfacher Weise dadurch herstellen, daß einem PLL-IC mit einer zum Stand der Technik gehörenden Ener­ giesparfunktion ein Flipflop hinzugefügt wird.

Wie oben beschrieben, läßt sich durch die Erfindung eine stabile Schwingungsfrequenz auch dann aufrecht erhalten, wenn sich die PLL- Schaltung in einem Bereitschaftszustand befindet, und man kann einen mit einem einzigen PLL arbeitenden Sendeempfänger erhalten, wobei die Oszillatorschwingung bei hoher Frequenzgenauigkeit erhalten wird, wie sie für eine Anlage erforderlich ist, die nach dem TDMA-Verfahren arbeitet. Erfindungsgemäß besteht weiterhin die Möglichkeit, ein PLL- IC zu schaffen, bei dem der Betrieb des VCO selbst dann nicht instabil wird, wenn das PLL-IC in einen Bereitschaftszustand umgeschaltet wird. Erreicht wird dies in einfacher Weise dadurch, daß dem PLL-IC ein einfaches Schaltungsteil hinzugefügt wird.

Claims (6)

1. Oszillatorschaltung für einen Sendeempfänger, umfassend:
einen spannungsgesteuerten Oszillator (VCO) (3), der als Träger­ wellen-Oszillator im Sendebetrieb und außerdem als Überlagerungs- Oszillator im Empfangsbetrieb verwendet wird;
eine PLL-Schaltung mit einer Ladungspumpschaltung, die intermit­ tierend einen Synchronisationsimpuls (D0) abgibt, der sich aus einem Aufwärtsimpuls und einem Abwärtsimpuls zusammensetzt, wenn die Phase eines durch Teilen der Frequenz des Schwingungs­ signals des VCO (3) erhaltenen Vergleichssignals mit der Phase eines Referenzsignals übereinstimmt; und
ein Schleifenfilter (2), in das der Synchronisationsimpuls (D0) ein­ gegeben wird, und das diesen Impuls glättet und ihn als Frequenz­ steuersignal an den VCO liefert, wobei die PLL-Schaltung abhängig von einem Energiesparsignal (PS) aus einem Betriebszustand in einen Bereitschaftszustand umgeschaltet wird,
dadurch gekennzeichnet, daß die PLL-Schaltung (1) aus dem Betriebszustand in den Bereitschaftszustand innerhalb einer Zeit­ spanne umgeschaltet wird, während der der Synchronisationsimpuls (D0) nicht ausgegeben wird.

2. Schaltung nach Anspruch 1, bei der der Zeitpunkt des Umschaltens unmittelbar im Anschluß an die Rückflanke des Synchronisations­ impulses (D0) erfolgt.

3. Schaltung nach Anspruch 1 oder 2, bei der die PLL-Schaltung (1) einen Einrast-Detektorimpuls (LOCKDET), der mit dem Synchroni­ sationsimpuls verkoppelt ist, ausgibt, wobei der Zeitpunkt des Um­ schaltens unmittelbar nach der Rückflanke des Einrast-Detektor­ impulses erfolgt.

4. Schaltung nach Anspruch 3, gekennzeichnet durch ein Flipflop (9), in das das Energiesparsignal (PS) und der Einrast-Detektorimpuls (LOCKDET) eingegeben werden, und das das Energiesparsignal (PS′) nach der Rückflanke des Einrast-Detektorimpulses ausgibt, wobei die PLL-Schaltung (1) von einem Betriebszustand in einen Bereitschaftszustand nach Maßgabe eines von dem Flipflop (9) ausgegebenen Energiesparsignals (PS′) umgeschaltet wird.

5. Oszillatorschaltung für einen Sendeempfänger, umfassend:
einen spannungsgesteuerten Oszillator (VCO) (3), der als Träger­ wellen-Oszillator im Sendebetrieb und außerdem als Überlagerungs- Oszillator im Empfangsbetrieb verwendet wird;
eine PLL-Schaltung mit einer Ladungspumpschaltung, die intermit­ tierend einen Synchronisationsimpuls (D0) abgibt, der sich aus einem Aufwärtsimpuls und einem Abwärtsimpuls zusammensetzt, wenn die Phase eines durch Teilen der Frequenz des Schwingungs­ signals des VCO (3) erhaltenen Vergleichssignals mit der Phase eines Referenzsignals übereinstimmt; und
ein Schleifenfilter (2), in welches das Synchronisationssignal einge­ geben wird, wobei die PLL-Schaltung aus einem PLL-IC (1) gebil­ det wird, welches aufweist: einen Eingangsanschluß, in den ein Energiesparsignal (PS) eingegeben wird, eine Einrast-Detektorschal­ tung zum Feststellen des Einrastzustands der PLL-Schaltung und zum Ausgeben eines Einrast-Detektorimpulses (LOCKDET), und ein Flipflop (9) zum Ausgeben des Energiesparsignals (PS′) von dem Eingangsanschluß, nachdem die Rückflanke des Einrast-Detek­ torimpulses vorüber ist, so daß die PLL-Schaltung in einen Bereit­ schaftszustand gebracht wird.

6. PLL-IC, umfassend:
einen Eingangsanschluß, in den ein Energiesparsignal (PS) eingege­ ben wird;
eine Einrast-Detektorschaltung zum Feststellen des Einrastzustands der PLL-Schaltung und zum Ausgeben eines Einrast-Detektorimpul­ ses;
ein Flipflop (9) zum Ausgeben des Energiesparsignals, welches über den Eingangsanschluß eingegeben wurde, nachdem die Rückflanke des Einrast-Detektorimpulses vorüber ist; und
eine PLL-Schaltung, die nach Maßgabe eines Ausgangssignals (PS′) von dem Flipflop in einen Bereitschaftszustand gebracht wird.