DE4337888A1 - Ausgangstreiber für Hochfrequenzschaltungen - Google Patents
Ausgangstreiber für HochfrequenzschaltungenInfo
- Publication number
- DE4337888A1 DE4337888A1 DE19934337888 DE4337888A DE4337888A1 DE 4337888 A1 DE4337888 A1 DE 4337888A1 DE 19934337888 DE19934337888 DE 19934337888 DE 4337888 A DE4337888 A DE 4337888A DE 4337888 A1 DE4337888 A1 DE 4337888A1
- Authority
- DE
- Germany
- Prior art keywords
- output
- pull
- impedance
- terminal
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/09425—Multistate logic
- H03K19/09429—Multistate logic one of the states being the high impedance or floating state
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018557—Coupling arrangements; Impedance matching circuits
- H03K19/018571—Coupling arrangements; Impedance matching circuits of complementary type, e.g. CMOS
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
- H03K19/09448—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET in combination with bipolar transistors [BIMOS]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
Description
Die vorliegende Erfindung bezieht sich im allgemeinen auf
Hochfrequenzschaltungen und im besonderen auf Ausgangstrei
ber für Hochfrequenzschaltungen.
Eine digitale Kommunikation zwischen integrierten Schaltun
gen, die mit hohen Datenraten arbeiten, erfordert Übertra
gungsleitungen, die mit den Ausgangstreibern der Schaltungen
verbunden sind. Die charakteristischen Impedanzen der Über
tragungsleitungen sollten an die Impedanzen der Ausgangs
treiber angepaßt sein.
Fig. 1 zeigt einen typischen CMOS-Ausgangstreiber, der mit
einer Ausgangsübertragungsleitung mit einer charakteristi
schen Impedanz Zo verbunden ist. Wenn im Betrieb eine Ein
gangspannung Vi auf einem niedrigen logischen Pegel ist, ist
der Pull-Up-Abschnitt des CMOS-Ausgangstreibers (der PMOS-
Transistor) in einem Zustand niedriger Impedanz. Die Impe
danz des Zustands der niedrigen Impedanz ist im wesentlichen
gleich Zo, um die Impedanz der Ausgangsübertragungsleitung
seriell abzuschließen. Wenn sich der PMOS-Transistor in dem
Zustand niedriger Impedanz befindet, ist Vcc mit der Aus
gangsübertragungsleitung verbunden. Durch Spannungsteilung
läuft die Hälfte von Vcc die Ausgangsübertragungsleitung vom
Punkt X entlang. Das andere Ende der Ausgangsübertragungs
leitung, der Punkt Y, ist normalerweise ein Tor einer
weiteren Schaltung, das typischerweise eine sehr hohe
Impedanz hat. Wenn die Hälfte von Vcc den Punkt Y erreicht,
wird sie über die Ausgangsübertragungsleitung zurückreflek
tiert. Aufgrund des reflektierten Signals, das direkt zu dem
einfallenden Signal hinzuaddiert wird, wird der Pegel der
Spannung am Punkt Y etwa Vcc, was dem hohen logischen Pegel
entspricht. Dieses Vcc-Signal breitet sich zurück zum Punkt
X aus. Sobald es den Punkt X erreicht, schaltet dieses
Signal den PMOS-Transistor aus und die Schaltung in Fig. 1
ist in ihrem stabilen Zustand. Auf ähnliche Weise wäre der
Punkt Y, in seinem stabilen Zustand, auf dem niedrigen
logischen Pegel, wenn Vi auf dem hohen logischen Pegel ist.
Wenn es eine Mehrzahl von CMOS-Ausgangstreibern gibt, die
mit einer Ausgangsübertragungsleitung verbunden sind, sollte
jeder Treiber einen Schalter haben. Es besteht ein Bedarf
daran, die Mehrzahl der Ausgangstreiber mit Schaltern wirk
sam zu verbinden, um die Ausgangsübertragungsleitung zu
treiben.
Aus dem vorausgegangenen geht hervor, daß weiterhin ein Be
darf an einer Hochfrequenzschaltung besteht, die die Aus
gangstreiber wirksam mit Schaltern verbindet, um eine Aus
gangsübertragungsleitung zu treiben.
Es ist die Aufgabe der vorliegenden Erfindung, eine Hochfre
quenzschaltung zu schaffen, bei der eine Mehrzahl von CMOS-
Ausgangstreibern über jeweils einen Schalter mit einer Aus
gangsübertragungsleitung wirksam verbunden sind, um die Aus
gangsübertragungsleitung zu treiben.
Diese Aufgabe wird durch eine Hochfrequenzschaltung gemäß
Anspruch 1 gelöst.
Die vorliegende Erfindung wird durch eine Hochfrequenzschal
tung mit einem Ausgangstreiber, der eine Ausgangsübertra
gungsleitung treibt, verkörpert. Die Impedanz des Ausgangs
treibers ist im wesentlichen an die Impedanz der Ausgangs
übertragungsleitung angepaßt.
Die Ausgangsübertragungsleitung hat eine charakteristische
Impedanz Zo. Der Treiber ist an ein erstes Ende der Aus
gangsübertragungsleitung angeschlossen. Das zweite Ende der
Ausgangsübertragungsleitung liegt typischerweise an einer
hohen Impedanz.
Der Treiber schließt einen Pull-Up-Abschnitt, einen Pull-
Down-Abschnitt und einen Tristate-Abschnitt ein. Der Pull-
Up-Abschnitt ist zwischen einem ersten Anschluß und einem
zweiten Anschluß geschaltet; der Pull-Down-Abschnitt ist
zwischen einem dritten Anschluß und dem zweiten Anschluß
geschaltet; und der Tristate-Abschnitt ist zwischen dem er
sten Anschluß und dem ersten Ende der Ausgangsübertragungs
leitung geschaltet.
Im Betrieb reagieren sowohl der Pull-Up- als auch der Pull-
Down-Abschnitt auf ein Eingangssignal. Wenn das Eingangs
signal einen zweiten logischen Pegel annimmt, schafft der
Pull-Up-Abschnitt einen Stromweg mit niedriger Impedanz
zwischen dem ersten Anschluß und dem zweiten Anschluß. Die
ser Stromweg mit einer niedrigen Impedanz stellt einen er
sten logischen Pegel an dem zweiten Anschluß her. Der Strom
weg mit der niedrigen Impedanz hat eine Impedanz Zd.
Wenn das Eingangssignal einen ersten logischen Pegel an
nimmt, schafft der Pull-Down-Abschnitt einen Stromweg mit
einer niedrigen Impedanz zwischen dem dritten und dem zwei
ten Anschluß. Dieser Stromweg mit der niedrigen Impedanz
stellt den zweiten logischen Pegel an dem zweiten Anschluß
her. Der Stromweg mit der niedrigen Impedanz des Pull-Down-
Abschnitts hat eine Impedanz, die im wesentlichen gleich Zd
ist.
Der Tristate-Abschnitt reagiert auf ein Steuerungssignal, um
entweder einen Zustand hoher Impedanz oder einen Zustand
niedriger Impedanz anzunehmen. Der Tristate-Abschnitt iso
liert in seinem Zustand hoher Impedanz im wesentlichen den
zweiten Anschluß von der Ausgangsübertragungsleitung. In
seinem Zustand niedriger Impedanz verbindet der Tristate-Ab
schnitt den zweiten Anschluß mit der Ausgangsübertragungs
leitung durch eine Impedanz Zc, die im wesentlichen gleich
(Zo-Zd) ist.
Bei einem anderen bevorzugten Ausführungsbeispiel hat die
vorliegende Erfindung eine Mehrzahl von Ausgangstreibern
ähnlich der gerade beschriebenen Art. Alle Ausgangstreiber
treiben die Ausgangsübertragungsleitung.
Von allen Ausgangstreibern wird lediglich ein Tristate-Ab
schnitt durch sein Steuerungssignal zu jeglicher gegebenen
Zeit derart auf seine niedrige Impedanz gesteuert, daß sein
zweiter Ausgang mit der Ausgangsübertragungsleitung verbun
den ist. Alle anderen Ausgangstreiber sind im wesentlichen
von der Ausgangsübertragungsleitung isoliert.
Der Tristate-Abschnitt in jedem Treiber ist sowohl als
Schalter als auch als Teil des Serienabschlusses für die
Ausgangsübertragungsleitung wirksam. Mit dem Tristate-Ab
schnitt ist die Impedanz des Ausgangstreibers, der mit der
Ausgangsübertragungsleitung verbunden ist, im wesentlichen
auf die Impedanz der Ausgangsübertragungsleitung angepaßt.
Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung
werden nachfolgend unter Bezug auf die beiliegenden Zeich
nungen näher beschrieben. Es zeigt
Fig. 1 einen Hochfrequenzausgangstreiber gemäß dem Stand
der Technik;
Fig. 2 ein erstes bevorzugtes Ausführungsbeispiel der Er
findung;
Fig. 3 ein zweites bevorzugtes Ausführungsbeispiel der Er
findung;
Fig. 4 ein drittes bevorzugtes Ausführungsbeispiel der Er
findung; und
Fig. 5 eine Mehrzahl von Ausgangstreibern der Erfindung,
die durch Zwischenübertragungsleitungen verbunden
sind, um eine Ausgangsübertragungsleitung zu trei
ben.
Die vorliegende Erfindung schafft eine Hochfrequenzschaltung
mit einer Mehrzahl von Ausgangstreibern, die eine Ausgangs
übertragungsleitung treiben. Jeder Treiber hat einen Tri
state-Abschnitt, der durch ein Steuerungssignal eingestellt
ist. Abhängig von dem Wert des Steuerungssignals an seinem
Tristate-Abschnitt ist ein Treiber entweder impedanz-ange
paßt an oder isoliert von der Ausgangsübertragungsleitung.
Fig. 2 zeigt ein erstes bevorzugtes Ausführungsbeispiel 100
der Erfindung. Eine Mehrzahl von Ausgangstreibern, 102 und
104, sind auf einer integrierten Schaltung angeordnet, die
nicht gezeigt ist, und alle treiben eine Ausgangsübertra
gungsleitung 106, die außerhalb der integrierten Schaltung
sein kann. Die Ausgangsübertragungsleitung 106 hat eine
charakteristische Impedanz Zo, die bevorzugterweise 50 Ohm
beträgt. Die Ausgangsübertragungsleitung 106 hat ein erstes
Ende 109 und ein zweites Ende 112. Das erste Ende 109 ist
mit einem Ausgangsanschlußstift 108 verbunden. Das zweite
Ende 112 ist typischerweise an einem Punkt mit hoher Impe
danz, was bedeutet, daß dieses Ende z. B. offen gelassen ist
oder mit einer Schaltung mit einer hohen Eingangsimpedanz,
wie gewünscht, verbunden ist.
Jeder Treiber schließt einen Pull-Up-Abschnitt A, einen
Pull-Down-Abschnitt B und einen Tristate-Abschnitt C ein.
Für den Treiber 102 umfaßt der Pull-Up-Abschitt bevorzugter
weise einen PMOS-Transistor 114, der zwischen einen ersten
Anschluß 122 und einen zweiten Anschluß 124 geschaltet ist.
Der erste Anschluß 122 ist bevorzugterweise auf einem hohen
logischen Pegel. Der PMOS-Transistor 114 hat eine Source
126, ein Gate 128 und eine Drain 132. Die Drain 132 ist mit
dem zweiten Anschluß 124 verbunden; die Source 126 ist mit
dem ersten Anschluß 122 verbunden; und das Gate 18 empfängt
ein Eingangssignal 134.
Der Pull-Down-Abschnitt umfaßt bevorzugterweise einen NMOS-
Transistor 116, der zwischen einem dritten Anschluß 136 und
dem zweiten Anschluß 124 geschaltet ist. Der dritte Anschluß
136 ist bevorzugterweise auf einem niedrigen logischen Pe
gel. Der NMOS-Transistor 116 hat eine Source 138, ein Gate
142 und eine Drain 144. Die Source 138 ist mit dem dritten
Anschluß 136 verbunden; die Drain 144 ist mit dem zweiten
Anschluß 124 verbunden; und das Gate 142 empfängt das Ein
gangssignal 134.
Der Tristate-Abschnitt 118 ist zwischen dem zweiten Anschluß
124 und dem Ausgangsanschlußstift 108 der integrierten
Schaltung geschaltet. Der Tristate-Abschnitt 118 schließt
bevorzugterweise einen PMOS-Transistor 142, einen NMOS-Tran
sistor 146 und einen Inverter 148 ein. Der NMOS-Transistor
146 liegt parallel zu dem PMOS-Transistor 142. Der Inver
tierer 148 empfängt ein Steuerungssignal 152 des Tri
state-Abschnitts 118 und hat einen Ausgang 154. Der PMOS-
Transistor 144 hat eine Drain 156, ein Gate 158 und eine
Source 162. Das Gate 158 ist mit dem Ausgang 154 des Inver
tieres 148 verbunden. Der NMOS-Transistor 146 hat eine Drain
164, ein Gate 166 und eine Source 168. Die Drain 164 ist mit
der Drain 156 des PMOS-Transistors 144 und ebenfalls mit
dem zweiten Anschluß 124 verbunden; die Source 168 ist mit
der Source 162 des PMOS-Transistors 144 und ebenfalls mit
dem Ausgangsanschlußstift 108 verbunden; und das Gatter 166
empfängt das Steuerungssignal 152 des Tristate-Abschnitts
118. Die Source und die Drain sowohl des PMOS-Transistors
144 als auch des NMOS-Transistors 146 sind bezüglich ihrer
Position austauschbar. In einem weiteren bevorzugten Aus
führungsbeispiel hat der Tristate-Abschnitt 180 entweder nur
einen PMOS-Transistor oder nur einen NMOS-Transistor.
Im Betrieb schafft der PMOS-Transistor 114 des Pull-Up-Ab
schnitts, wenn das Eingangssignal 134 den niedrigen lo
gischen Pegel annimmt, einen Stromweg mit der niedrigen
Impedanz zwischen dem ersten Anschluß 122 und dem zweiten
Anschluß 124. Der Stromweg mit der niedrigen Impedanz stellt
an dem zweiten Anschluß 124 den hohen logischen Pegel her.
Der Stromweg mit der niedrigen Impedanz hat ebenfalls eine
Impedanz Zd.
Wenn das Eingangssignal 134 den hohen logischen Pegel an
nimmt, reagiert der NMOS-Tranisistor 116 des Pull-Down-Ab
schnitts auf das Eingangssignal 134, um einen Stromweg mit
der niedrigen Impedanz zwischen dem dritten Anschluß 136 und
dem zweiten Anschluß 124 zu schaffen. Der Stromweg mit der
niedrigen Impedanz stellt an dem zweiten Anschluß 124 den
niedrigen logischen Pegel her. Der Stromweg mit der niedri
gen Impedanz hat ebenfalls eine Impedanz, die im wesentli
chen gleich Zd ist.
Der Tristate-Abschnitt 180 wird durch das Steuerungssignal
152 entweder auf einen Zustand niedriger Impedanz oder auf
einen Zustand hoher Impedanz eingestellt. Der Zustand nied
riger Impedanz wird durch Steuerungssignal 122 mit einem ho
hen logischen Pegel hergestellt; die hohe Impedanz wird
durch das Steuerungssignal 152 mit einem niedrigen logischen
Pegel hergestellt.
Wenn der Tristate-Abschnitt 118 auf dem Zustand niedriger
Impedanz ist, ist der NMOS-Transistor 146 in einem ersten
Zustand niedriger Impedanz, und der PMOS-Transisitor 144 ist
einem zweiten Zustand niedriger Impedanz. Der erste und der
zweite Zustand niedriger Impedanz, der parallel auftritt,
hat eine Impedanz Zc, die im wesentlichen gleich (Zo-Zd)
ist. Folglich ist die gesamte Impedanz des Tristate-Ab
schnitts 118, entweder mit dem PMOS-Tranistor 114 des Pull-
Up-Abschnitts oder mit dem NMOS-Transistor 116 des Pull-
Down-Abschnitts, im wesentlichen Zo, die charakteristische
Impedanz der Ausgangsübertragungsleitung 106. Dieses paßt
die Impedanz der Ausgangsübertragungsleitung 106 an die Im
pedanz des Ausgangstreibers 102 an.
Wenn der Tristate-Abschnitt 118 in dem Zustand hoher Impe
danz ist, sind sowohl der PMOS-Transistor 144 und der NMOS-
Transistor 146 in ihrem entsprechenden Zustand hoher Impe
danz. Dieser Zustand hoher Impedanz isoliert den zweiten An
schluß 124 im wesentlichen von der Ausgangsübertragungslei
tung 106.
Für die Mehrzahl der Ausgangstreiber, wie z. B. 102 und 104,
wird lediglich ein Tristate-Abschnitt durch sein Steuerungs
signal auf seinen Zustand niedriger Impedanz eingestellt.
Alle anderen Tristate-Abschnitte werden auf ihre Zustände
hoher Impedanz gesetzt. Es wird z. B. lediglich der Tristate-
Abschnitt 118 auf seinen Zustand niedriger Impedanz gesetzt
und der Tristate-Abschnitt 170 wird auf seinen Zustand hoher
Impedanz gesetzt. Dies führt dazu, daß der zweite Anschluß
124 des Ausgangstreibers 102 mit der Ausgangsübertragungs
leitung 106 verbunden wird. Daher wird die Spannung an der
Ausgangsübertragungsleitung 106 durch den Ausgangstreiber
102 eingestellt.
Mit der Mehrzahl der Treiber, die alle mit einem Ausgangsan
schlußstift 108 verbunden sind, reduziert die vorliegende
Erfindung die Anzahl der Ausgangsanschlußstifte, die für die
Hochfrequenzschaltung erforderlich sind.
Fig. 3 zeigt ein zweites bevorzugtes Ausführungsbeispiel 300
der Erfindung. Es ist bezüglich Struktur und Betrieb dem
ersten bevorzugten Ausführungsbeispiel 100 ähnlich. Für
jeden Ausgangstreiber, wie z. B. 302, umfaßt der
Pull-Down-Abschnitt 306 immer noch bevorzugterweise einen
NMOS-Transistor; der Tristate-Abschnitt 308 wird bevor
zugterweise immer noch durch ein Steuerungssignal 312 ent
weder auf einen Zustand hoher Impedanz oder auf einen Zu
stand niedriger Impedanz gesteuert. Der Pull-Up-Abschnitt
304 schließt jedoch bevorzugterweise eine CMOS-Schaltung 314
ein, die einen Bipolar-Transistor 316 treibt.
Der Bipolar-Transistor 316 hat einen Kollektor 318, eine Ba
sis 320 und einen Emitter 322. Der Kollektor 318 ist mit dem
ersten Anschluß 324 verbunden. Der Emitter 322 ist mit dem
zweiten Anschluß 326 verbunden.
Die CMOS-Schaltung 314 schließt einen PMOS-Transistor 328
und einen NMOS-Transistor 332 ein. Der PMOS-Transistor 328
hat eine Source 334, ein Gate 336 und eine Drain 338. Die
Drain 338 ist mit der Basis 320 des Bipolar-Transistors 316
verbunden. Die Source 334 ist mit dem ersten Anschluß 324
verbunden. Das Gate 336 empfängt das Eingangssignal 342. Der
NMOS-Transistor 332 hat ebenfalls eine Source 344, ein Gate
346 und eine Drain 348. Die Drain 348 ist mit der Basis 320
des Bipolar-Transistors 316 verbunden. Die Source 344 ist
mit dem dritten Anschluß 352 verbunden. Das Gate 346
empfängt das Eingangssignal 342.
Im Betrieb reagieren sowohl der Pull-Up-Abschnitt 304, der
Pull-Down-Abschnitt 306 und der Tristate-Abschnitt 412 auf
das Eingangssignal 342, wie im ersten Ausführungsbeispiel.
Lediglich der Betrieb des Pull-Up-Abschnitts 304 wird im
Folgenden beschrieben. Wenn das Eingangssignal 342 den
niedrigen logischen Pegel annimmt, nimmt der zweite Anschluß
326 durch einen Stromweg mit niedriger Impedanz zwischen dem
ersten Anschluß 324 und dem zweiten Anschluß 326 den hohen
logischen Pegel ein. Der Stromweg mit niedriger Impedanz hat
eine Impedanz Zd. Die Summe dieser Impedanz mit der Impedanz
der Tristate-Schaltung 308 in ihrem Zustand niedriger Impe
danz ist im wesentlichen gleich der charakteristischen Impe
danz der Ausgangsübertragungsleitung 306. Die Tristate-
Schaltung 308 dient folglich wiederum sowohl als ein Schal
ter als auch als ein Teil der Abschlußimpedanz. Wenn der
Tristate-Abschnitt 308 auf seinem Zustand hoher Impedanz
ist, isoliert er den Ausgangstreiber 302 von der Ausgangs
übertragungsleitung 360. Wenn der Tristate-Abschnitt 308 auf
seinem Zustand niedriger Impedanz ist, dient er als ein Teil
der Abschlußimpedanz, um auf die Impedanz der Ausgangsüber
tragungsleitung 360 angepaßt zu sein.
Fig. 4 zeigt ein drittes bevorzugtes Ausführungsbeispiel 400
der Erfindung. Es ist bezüglich Struktur und Betrieb dem
zweiten bevorzugten Ausführungsbeispiel 300 ähnlich. Der
Pull-Up-Abschnitt 402 schließt bevorzugterweise immer noch
eine CMOS-Schaltung 404 ein, die einen Bipolar-Transistor
406 treibt. Der Bipolar-Transistor 406 hat eine Basis 408.
Der Tristate-Abschnitt 412 wird durch ein Steuerungssignal
414 bevorzugterweise immer noch entweder auf einen Zustand
hoher Impedanz oder auf einen Zustand niedriger Impedanz
eingestellt.
Der Pull-Down-Abschnitt 416 schließt bevorzugterweise jedoch
NMOS-Transistoren ein, die einen Bipolar-Transistor 418
treiben. Der Bipolar-Transistor 418 hat einen Kollektor 422,
eine Basis 424 und einen Emitter 426. Der Kollektor 422 ist
mit dem zweiten Anschluß 428 verbunden. Der Emitter 426 ist
mit dem dritten Anschluß 432 verbunden.
Die NMOS-Transistoren schließen einen ersten NMOS-Transistor
434 und einen zweiten NMOS-Transistor 436 ein. Der erste
NMOS-Transistor 434 hat eine Drain 438, ein Gate 442 und
eine Source 444. Die Drain 438 ist mit dem zweiten Anschluß
428 verbunden. Das Gate 442 empfängt das Eingangssignal 446.
Die Source 444 ist mit der Basis 424 des Bipolar-Transistors
418 verbunden.
Der zweite NMOS-Transistor 436 hat ebenfalls eine Drain 446,
ein Gate 448 und eine Source 450. Die Drain 446 ist mit der
Basis 424 des Bipolar-Transistors 418 verbunden. Das Gate
448 ist mit der Basis 408 des Bipolar-Transistors 406 des
Pull-Up-Abschnitts 402 verbunden. Die Source 450 ist mit dem
dritten Anschluß 432 verbunden.
Im Betrieb reagieren der Pull-Up-Abschnitt 402, der Pull-
Down-Abschnitt 416 und der Tristate-Abschnitt 412 auf das
Eingangssignal 446 wie in dem ersten Ausführungsbeispiel
100. Sie werden nicht weiter beschrieben.
Die Mehrzahl der Treiber muß nicht in einer integrierten
Schaltung angeordnet sein. Fig. 5 zeigt drei Ausgangstrei
ber, 502, 504 und 506, und zwei Zwischenübertragungslei
tungen, 512 und 516. Jeder Treiber, der durch eine gestri
chelte Bok dargestellt ist, kann eines der bevorzugten Aus
führungsbeispiele sein. So kann die gestrichelte Box in Fig. 5
durch Treiber, die in Fig. 2, Fig. 3 oder Fig. 4 gezeigt
sind, ersetzt werden. Jeder Treiber ist mit einem Ausgangs
anschlußstift verbunden; z. B. ist der Ausgangstreiber 504
mit dem Ausgangsanschlußstift 508 verbunden.
Die Zwischenübertragungsleitungen können auf der integrier
ten Schaltung sein oder sie können außerhalb der integrierten
Schaltung sein. Sie verbinden die Ausgangsanschlußstifte
der Ausgangsübertragungsleitungen; z. B. verbinden die Zwischenübertragungsleitungen
516 und 512 den Ausgangsanschlußstift
518 mit der Ausgangsübertragungsleitung 514. Die charakteristischen
Impedanzen der Zwischenübertragungsleitungen
sind im wesentlichen gleich der charakteristischen Impedanz
Zo der Ausgangsübertragungsleitung. Jede Zwischenübertragungsleitung
ist mit mindestens einem Ausgangsanschlußstift
verbunden; z. B. ist die Zwischenübertragungsleitung 560 mit
dem Ausgangsanschlußstift 508 verbunden.
Für jeden Treiber hat sein Eingangssignal eine Anstiegszeit.
Eine Art, die Anstiegszeit eines Eingangssignals zu definieren
ist die Zeit, die für den Pegel des Eingangssignals
erforderlich ist, um von 10 Prozent auf 90 Prozent zu gehen.
Die Gesamtlängen der Zwischenübertragungsleitungen sind bevorzugterweise
durch die Anstiegszeiten der Eingangssignale
begrenzt. Eine künstliche Übertragungsleitung mit einer
charakteristischen Impedanz von Zo und mit einer Länge, die
gleich zweimal der Summe der Längen aller Zwischenübertragungsleitungen
ist, wird hergestellt. Die benötigte Zeit Td
für jedes Eingangssignal, um durch diese künstliche Übertragungsleitung
zu laufen, ist im wesentlichen geringer als
die Anstiegszeit dieses Eingangssignals. In einem bevorzug
ten Ausführungsbeispiel ist die benötigte Zeit Td bevorzug
terweise geringer als die Hälfte der schnellsten Anstiegs
zeit aller Eingangssignale.
Die vorliegende Erfindung betrifft eine Hochfrequenzschal
tung, die wirksam eine Mehrzahl von Ausgangstreibern mit
einer Ausgangsübertragungsleitung verbindet. Jeder Treiber
verwendet einen Tristate-Abschnitt, um entweder auf die
Impedanz der Ausgangsübertragungsleitung angepaßt zu sein,
oder den Treiber von der Ausgangsübertragungsleitung zu iso
lieren.
Claims (9)
1. Hochfrequenzschaltung (100, 300, 400) mit einem Aus
gangstreiber (102), der eine Ausgangsübertragungsleitung
(106) treibt, wobei die Ausgangsübertragungsleitung
(106) eine charakteristische Impedanz Zo und ein erstes
(109) und ein zweites (112) Ende hat,
dadurch gekennzeichnet, daß der Ausgangstreiber (102)
folgende Merkmale aufweist:
einen Pull-Up-Abschnitt, der zwischen einem ersten An schluß (122) und einem zweiten Anschluß (124) geschaltet ist, wobei der Pull-Up-Abschnitt auf ein Eingangssignal (134) anspricht, um einen Stromweg niedriger Impedanz zwischen dem ersten Anschluß (122) und dem zweiten An schluß (124) zur Herstellung eines ersten logischen Pe gels an dem zweiten Anschluß (124) zu schaffen, wenn das Eingangssignal (134) einen zweiten logischen Pegel an nimmt, wobei der Stromweg niedriger Impedanz eine Impe danz Zd hat;
einen Pull-Down-Abschnitt, der zwischen einem dritten Anschluß (136) und dem zweiten Anschluß (124) geschaltet ist, wobei der Pull-Down-Abschnitt auf das Eingangssig nal (134) anspricht, um einen Stromweg niedriger Impe danz zwischen dem dritten Anschluß (136) und dem zweiten Anschluß (124) zum Herstellen des zweiten logischen Pe gels an dem zweiten Anschluß (124) zu schaffen, wenn das Eingangssignal (134) den ersten logischen Pegel annimmt, wobei der Stromweg niedriger Impedanz eine Impedanz hat, die im wesentlichen gleich Zd ist; und
einen Tristate-Abschnitt mit einem Ausgang (119), der zwischen dem ersten Anschluß (124) und dem ersten Ende (109) der Ausgangsübertragungsleitung (106) geschaltet ist, der auf ein Steuerungssignal (152) anspricht, um einen Zustand hoher Impedanz und einen Zustand niedriger Impedanz anzunehmen, wobei der Tristate-Abschnitt in seinem Zustand hoher Impedanz den zweiten Anschluß (124) im wesentlichen von der Ausgangsübertragungsleitung (106) isoliert und in seinem Zustand niedriger Impedanz den zweiten Anschluß (124) mit der Ausgangsübertragungs leitung (106) über eine Impedanz Zc, die im wesentlichen gleich Zo-Zd ist, verbindet.
einen Pull-Up-Abschnitt, der zwischen einem ersten An schluß (122) und einem zweiten Anschluß (124) geschaltet ist, wobei der Pull-Up-Abschnitt auf ein Eingangssignal (134) anspricht, um einen Stromweg niedriger Impedanz zwischen dem ersten Anschluß (122) und dem zweiten An schluß (124) zur Herstellung eines ersten logischen Pe gels an dem zweiten Anschluß (124) zu schaffen, wenn das Eingangssignal (134) einen zweiten logischen Pegel an nimmt, wobei der Stromweg niedriger Impedanz eine Impe danz Zd hat;
einen Pull-Down-Abschnitt, der zwischen einem dritten Anschluß (136) und dem zweiten Anschluß (124) geschaltet ist, wobei der Pull-Down-Abschnitt auf das Eingangssig nal (134) anspricht, um einen Stromweg niedriger Impe danz zwischen dem dritten Anschluß (136) und dem zweiten Anschluß (124) zum Herstellen des zweiten logischen Pe gels an dem zweiten Anschluß (124) zu schaffen, wenn das Eingangssignal (134) den ersten logischen Pegel annimmt, wobei der Stromweg niedriger Impedanz eine Impedanz hat, die im wesentlichen gleich Zd ist; und
einen Tristate-Abschnitt mit einem Ausgang (119), der zwischen dem ersten Anschluß (124) und dem ersten Ende (109) der Ausgangsübertragungsleitung (106) geschaltet ist, der auf ein Steuerungssignal (152) anspricht, um einen Zustand hoher Impedanz und einen Zustand niedriger Impedanz anzunehmen, wobei der Tristate-Abschnitt in seinem Zustand hoher Impedanz den zweiten Anschluß (124) im wesentlichen von der Ausgangsübertragungsleitung (106) isoliert und in seinem Zustand niedriger Impedanz den zweiten Anschluß (124) mit der Ausgangsübertragungs leitung (106) über eine Impedanz Zc, die im wesentlichen gleich Zo-Zd ist, verbindet.
2. Hochfrequenzschaltung (100, 300, 400) nach Anspruch 1,
ferner gekennzeichnet durch
eine Mehrzahl von Ausgangstreibern (102, 104), die die Ausgangsübertragungsleitung (106) treiben;
wobei zu jeglicher gegebener Zeit lediglich ein Tri state-Abschnitt durch das Steuerungssignal (152) derart in seinen Zustand niedriger Impedanz gesteuert wird, daß sein zweiter Anschluß (124) an die Ausgangsübertragungs leitung (106) angeschlossen ist.
eine Mehrzahl von Ausgangstreibern (102, 104), die die Ausgangsübertragungsleitung (106) treiben;
wobei zu jeglicher gegebener Zeit lediglich ein Tri state-Abschnitt durch das Steuerungssignal (152) derart in seinen Zustand niedriger Impedanz gesteuert wird, daß sein zweiter Anschluß (124) an die Ausgangsübertragungs leitung (106) angeschlossen ist.
3. Hochfrequenzschaltung (100) nach Anspruch 2, dadurch ge
kennzeichnet,
daß der Pull-Up-Abschnitt jedes Ausgangstreibers (102) einen PMOS-Transistor (114) umfaßt; und
daß der Pull-Down-Abschnitt jedes Ausgangstreibers (102) einen NMOS-Transistor (116) umfaßt.
daß der Pull-Up-Abschnitt jedes Ausgangstreibers (102) einen PMOS-Transistor (114) umfaßt; und
daß der Pull-Down-Abschnitt jedes Ausgangstreibers (102) einen NMOS-Transistor (116) umfaßt.
4. Hochfrequenzschaltung (300) nach Anspruch 2, dadurch ge
kennzeichnet,
daß der Pull-Up-Abschnitt (204) jedes Ausgangstreibers (302) eine CMOS-Schaltung (314) umfaßt, die einen Bipolar-Transistor (316) treibt; und
daß der Pull-Down-Abschnitt jedes Ausgangstreibers (302) einen NMOS-Transistor (306) umfaßt.
daß der Pull-Up-Abschnitt (204) jedes Ausgangstreibers (302) eine CMOS-Schaltung (314) umfaßt, die einen Bipolar-Transistor (316) treibt; und
daß der Pull-Down-Abschnitt jedes Ausgangstreibers (302) einen NMOS-Transistor (306) umfaßt.
5. Hochfrequenzschaltung (400) nach Anspruch 2, dadurch ge
kennzeichnet,
daß der Pull-Up-Abschnitt (402) jedes Ausgangstreibers (402) eine CMOS-Schaltung (404) umfaßt, die einen Bipo lar-Transistor (406) treibt; und
daß der Pull-Down-Abschnitt (416) jedes Ausgangstreibers eine Mehrzahl von NMOS-Transistoren (434, 436) umfaßt, die einen Bipolar-Transistor (418) treiben.
daß der Pull-Up-Abschnitt (402) jedes Ausgangstreibers (402) eine CMOS-Schaltung (404) umfaßt, die einen Bipo lar-Transistor (406) treibt; und
daß der Pull-Down-Abschnitt (416) jedes Ausgangstreibers eine Mehrzahl von NMOS-Transistoren (434, 436) umfaßt, die einen Bipolar-Transistor (418) treiben.
6. Hochfrequenzschaltung (400) nach Anspruch 5, dadurch ge
kennzeichnet,
daß der Pull-Up-Abschnitt (402) jedes Ausgangstreibers den Bipolar-Transistor (406), der einen Kollektor, eine Basis (408) und einen Emitter hat, wobei der Kollektor mit dem ersten Anschluß verbunden ist und der Emitter mit dem zweiten Anschluß (428) verbunden ist; und die CMOS-Schaltung (404) umfaßt, die ihrerseits folgende Merkmale aufweist:
einen PMOS-Transistor mit einer Source, einem Gate und einer Drain, wobei die Drain mit der Basis (408) des Bi polar-Transistors (406) verbunden ist, wobei die Source mit dem ersten Anschluß verbunden ist, und das Gate das Eingangssignal (446) empfängt; und
einen NMOS-Transistor, mit einer Source, einem Gate und einer Drain, wobei die Drain mit der Basis (408) des Bi polar-Transistors (406) verbunden ist, wobei die Source mit dem dritten Anschluß (432) verbunden ist, und das Gate das Eingangssignal (446) empfängt; und
daß der Pull-Down-Abschnitt (416) jedes Ausgangstreibers den Bipolar-Transistor (418), der einen Kollektor (420), eine Basis (424) und einen Emitter (426) hat, wobei der Kollektor (422) mit dem zweiten Anschluß (428) verbunden ist, und der Emitter (426) mit dem dritten Anschluß (432) verbunden ist; und die NMOS-Transistoren (434, 436) umfaßt, die ihrerseits folgende Merkmale aufweisen:
einen ersten NMOS-Transistor (434) mit einer Drain (438), einem Gate (442) und einer Source (444), wobei die Drain (438) mit dem zweiten Anschluß (428) verbunden ist, wobei das Gate (442) das Eingangssignal (446) empfängt und die Source (444) mit der Basis (424) des Bipolar-Transistors (418) verbunden ist; und
einen zweiten NMOS-Transistor (436) mit einer Drain (446), einem Gate (448) und einer Source (450), wobei die Drain (446) mit der Basis (424) des Bipolar-Tran sistors (418) verbunden ist, wobei das Gate (448) mit der Basis (408) des Bipolar-Transistors (406) des Pull- Up-Abschnitts verbunden ist und die Source (450) mit dem dritten Anschluß (432) verbunden ist.
daß der Pull-Up-Abschnitt (402) jedes Ausgangstreibers den Bipolar-Transistor (406), der einen Kollektor, eine Basis (408) und einen Emitter hat, wobei der Kollektor mit dem ersten Anschluß verbunden ist und der Emitter mit dem zweiten Anschluß (428) verbunden ist; und die CMOS-Schaltung (404) umfaßt, die ihrerseits folgende Merkmale aufweist:
einen PMOS-Transistor mit einer Source, einem Gate und einer Drain, wobei die Drain mit der Basis (408) des Bi polar-Transistors (406) verbunden ist, wobei die Source mit dem ersten Anschluß verbunden ist, und das Gate das Eingangssignal (446) empfängt; und
einen NMOS-Transistor, mit einer Source, einem Gate und einer Drain, wobei die Drain mit der Basis (408) des Bi polar-Transistors (406) verbunden ist, wobei die Source mit dem dritten Anschluß (432) verbunden ist, und das Gate das Eingangssignal (446) empfängt; und
daß der Pull-Down-Abschnitt (416) jedes Ausgangstreibers den Bipolar-Transistor (418), der einen Kollektor (420), eine Basis (424) und einen Emitter (426) hat, wobei der Kollektor (422) mit dem zweiten Anschluß (428) verbunden ist, und der Emitter (426) mit dem dritten Anschluß (432) verbunden ist; und die NMOS-Transistoren (434, 436) umfaßt, die ihrerseits folgende Merkmale aufweisen:
einen ersten NMOS-Transistor (434) mit einer Drain (438), einem Gate (442) und einer Source (444), wobei die Drain (438) mit dem zweiten Anschluß (428) verbunden ist, wobei das Gate (442) das Eingangssignal (446) empfängt und die Source (444) mit der Basis (424) des Bipolar-Transistors (418) verbunden ist; und
einen zweiten NMOS-Transistor (436) mit einer Drain (446), einem Gate (448) und einer Source (450), wobei die Drain (446) mit der Basis (424) des Bipolar-Tran sistors (418) verbunden ist, wobei das Gate (448) mit der Basis (408) des Bipolar-Transistors (406) des Pull- Up-Abschnitts verbunden ist und die Source (450) mit dem dritten Anschluß (432) verbunden ist.
7. Hochfrequenzschaltung (100) nach einem der Ansprüche 2
bis 6, dadurch gekennzeichnet,
daß der Tristate-Abschnitt (118) für jeden Ausgangstrei ber (102) folgende Merkmale aufweist:
einen PMOS-Transistor (144); und
einen NMOS-Transistor (146), der parallel zu dem PMOS- Transistor (144) liegt;
wobei das Steuerungssignal (152) den Tristate-Abschnitt (118) auf seinen Zustand niedriger Impedanz durch Setzen der Impedanz des NMOS-Transistors (146) auf einen ersten Zustand niedriger Impedanz setzt, während das Komplement des Steuerungssignals (152) die Impedanz des PMOS-Tran sistors (144) auf eine zweite niedrige Impedanz setzt.
daß der Tristate-Abschnitt (118) für jeden Ausgangstrei ber (102) folgende Merkmale aufweist:
einen PMOS-Transistor (144); und
einen NMOS-Transistor (146), der parallel zu dem PMOS- Transistor (144) liegt;
wobei das Steuerungssignal (152) den Tristate-Abschnitt (118) auf seinen Zustand niedriger Impedanz durch Setzen der Impedanz des NMOS-Transistors (146) auf einen ersten Zustand niedriger Impedanz setzt, während das Komplement des Steuerungssignals (152) die Impedanz des PMOS-Tran sistors (144) auf eine zweite niedrige Impedanz setzt.
8. Hochfrequenzschaltung (100) nach Anspruch 7, dadurch ge
kennzeichnet,
daß jeder Tristate-Abschnitt (118) ferner folgende Merk
male aufweist:
einen Inverter (148), wobei der Inverter (148) das Steuerungssignal (152) des Tristate-Abschnitts (118) empfängt und einen Ausgang (154) hat; und
wobei jeder Tristate-Abschnitt (118) den PMOS-Transistor (144) mit einer Drain (156), einem Gate (158) und einer Source (162), dessen Gate (158) mit dem Ausgang (154) des Inverters (148) verbunden ist; und den NMOS-Tran sistor (146), der eine Drain (164), ein Gate (166) und eine Source (168) hat, dessen Drain (164) mit der Drain (156) des PMOS-Transistors (144) verbunden ist, dessen Source (168) mit der Source (162) des PMOS-Transistors (144) verbunden ist, und dessen Gate (166) das Steuer ungssignal (152) empfängt, umfaßt.
einen Inverter (148), wobei der Inverter (148) das Steuerungssignal (152) des Tristate-Abschnitts (118) empfängt und einen Ausgang (154) hat; und
wobei jeder Tristate-Abschnitt (118) den PMOS-Transistor (144) mit einer Drain (156), einem Gate (158) und einer Source (162), dessen Gate (158) mit dem Ausgang (154) des Inverters (148) verbunden ist; und den NMOS-Tran sistor (146), der eine Drain (164), ein Gate (166) und eine Source (168) hat, dessen Drain (164) mit der Drain (156) des PMOS-Transistors (144) verbunden ist, dessen Source (168) mit der Source (162) des PMOS-Transistors (144) verbunden ist, und dessen Gate (166) das Steuer ungssignal (152) empfängt, umfaßt.
9. Hochfrequenzschaltung nach einem der Ansprüche 1 bis 8,
ferner gekennzeichnet durch
eine Mehrzahl von Ausgangstreibern (502, 504, 506);
eine oder mehrere Zwischenübertragungsleitungen (512, 516), wobei die Zwischenübertragungsleitung (512, 516) die Ausgangstreiber (502, 504, 506) mit der Ausgangs übertragungsleitung (514) verbinden, wobei jede Zwi schenübertragungsleitung (516) eine charakteristische Impedanz hat, die im wesentlichen gleich Zo ist, und
wobei jede Zwischenübertragungsleitung (516) mindestens mit einem Ausgangstreiber (502) verbunden ist; und
wobei jeder Treiber (502) ein Eingangssignal mit einer Anstiegszeit hat; und wobei die Zeit für jeden Treiber (502), die sein Eingangssignal benötigt, um durch eine künstliche Übertragungsleitung mit einer charakteri stischen Impedanz von Zo und mit einer Länge, die gleich zweimal der Summe der Längen aller Zwischenübertra gungsleitungen ist, zu durchlaufen, im wesentlichen geringer ist als die Anstiegszeit seines Eingangssig nals.
eine Mehrzahl von Ausgangstreibern (502, 504, 506);
eine oder mehrere Zwischenübertragungsleitungen (512, 516), wobei die Zwischenübertragungsleitung (512, 516) die Ausgangstreiber (502, 504, 506) mit der Ausgangs übertragungsleitung (514) verbinden, wobei jede Zwi schenübertragungsleitung (516) eine charakteristische Impedanz hat, die im wesentlichen gleich Zo ist, und
wobei jede Zwischenübertragungsleitung (516) mindestens mit einem Ausgangstreiber (502) verbunden ist; und
wobei jeder Treiber (502) ein Eingangssignal mit einer Anstiegszeit hat; und wobei die Zeit für jeden Treiber (502), die sein Eingangssignal benötigt, um durch eine künstliche Übertragungsleitung mit einer charakteri stischen Impedanz von Zo und mit einer Länge, die gleich zweimal der Summe der Längen aller Zwischenübertra gungsleitungen ist, zu durchlaufen, im wesentlichen geringer ist als die Anstiegszeit seines Eingangssig nals.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4345367A DE4345367C2 (de) | 1993-04-13 | 1993-11-05 | Hochfrequenzschaltung mit einem Ausgangstreiber |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/046,540 US5463326A (en) | 1993-04-13 | 1993-04-13 | Output drivers in high frequency circuits |
DE4345367A DE4345367C2 (de) | 1993-04-13 | 1993-11-05 | Hochfrequenzschaltung mit einem Ausgangstreiber |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4337888A1 true DE4337888A1 (de) | 1994-10-27 |
DE4337888C2 DE4337888C2 (de) | 1998-05-28 |
Family
ID=25932689
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19934337888 Expired - Fee Related DE4337888C2 (de) | 1993-04-13 | 1993-11-05 | Hochfrequenzschaltung mit einem Ausgangstreiber |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE4337888C2 (de) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3937982A (en) * | 1973-03-20 | 1976-02-10 | Nippon Electric Co., Inc. | Gate circuit |
-
1993
- 1993-11-05 DE DE19934337888 patent/DE4337888C2/de not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3937982A (en) * | 1973-03-20 | 1976-02-10 | Nippon Electric Co., Inc. | Gate circuit |
Non-Patent Citations (6)
Title |
---|
JP 2-301215 A. In: Patents Abstr. of Japan, Sect. E. Vol. 15 (1991), Nr. 86, (E-1039) * |
JP 2-39619 A. In: Patents Abstr. of Japan, Sect. EVol. 14 (1990), Nr. 194, (E-919) * |
JP 4-1000409 A. In: Patents Abstr. of Japan, Sect. E. Vol. 16 (1992), Nr. 336 (E-1237) * |
JP 4-86119 A. In: Patents Abstr. of Japan, Sect. E. Vol. 16 (1992), Nr. 312 (E-1230) * |
JP 63-185112 A. In: Patents Abstr. of Japan, Sect. E. Vol. 12 (1988), Nr. 461 (E-689) * |
KNIGHT, T., KRYMM, A.: A Self-Terminating Low-Voltage Swing DMOS Output Driver. In: IEEE Journal of Solid-State Circuits 1988, No.2, S.457-464 * |
Also Published As
Publication number | Publication date |
---|---|
DE4337888C2 (de) | 1998-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE60133400T2 (de) | Digitalgesteuerte impedanz für eingangs/ausgangsschaltung einer integrierten schaltungsvorrichtung | |
DE69121871T2 (de) | CMOS-Ausgangspufferschaltung mit reduzierten Prellen auf den Masseleitungen | |
DE3906927C2 (de) | ||
DE2660843C2 (de) | Als Synchron-Binärzähler ausgebildete logische Schaltungsanordnung | |
DE68917111T2 (de) | BICMOS-Treiberschaltung für CMOS-logische Schaltungen hoher Dichte. | |
DE4135528A1 (de) | Tristate-treiberschaltung | |
DE2827067C2 (de) | Logikschaltung | |
DE2643020A1 (de) | Schmitt-trigger | |
EP0589221B1 (de) | Integrierte Halbleiterschaltungsanordnung | |
DE2944370C3 (de) | Schaltung zur Isolierung von Datenquellen gegen eine gemeinschaftlich zu verschiedenen Zeiten benutzte Datenschiene | |
DE3785398T2 (de) | Aktive lastschaltung. | |
DE68920208T2 (de) | Konfiguration für TTL-Ausgangstreibergatter. | |
DE2108101B2 (de) | Schalterstromkrels | |
DE19952743A1 (de) | Schneller und rauscharmer Ausgangsverstärker | |
DE4308518A1 (de) | BiMOS-Verstärker | |
DE3248133A1 (de) | Dreizustands-logikschaltung | |
DE4337888C2 (de) | Hochfrequenzschaltung mit einem Ausgangstreiber | |
DE10146491A1 (de) | Elektronische Schaltung mit einer Treiberschaltung | |
DE4345367C2 (de) | Hochfrequenzschaltung mit einem Ausgangstreiber | |
DE2833211C2 (de) | Asynchroner binärer Vorwärts-Rückwärtszähler | |
DE3009014A1 (de) | Treiberschaltung fuer selbsttaetig arbeitende pruefvorrichtungen | |
DE3879785T2 (de) | Bipolar-Multiplexer mit Verwendung einer Wähl-Pufferschaltung. | |
DE19800776C1 (de) | Verzögerungsschaltung | |
EP0368859B1 (de) | Programmierbare schaltungsanordnung | |
EP0238978A1 (de) | Modulo-2-Addierer zur Verknüpfung von drei Eingangssignalen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8172 | Supplementary division/partition in: |
Ref country code: DE Ref document number: 4345367 Format of ref document f/p: P |
|
Q171 | Divided out to: |
Ref document number: 4345367 Ref country code: DE |
|
AH | Division in |
Ref country code: DE Ref document number: 4345367 Format of ref document f/p: P |
|
AH | Division in |
Ref country code: DE Ref document number: 4345367 Format of ref document f/p: P |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |