DE4333908A1 - Analog/Digital-Umsetzer - Google Patents

Analog/Digital-Umsetzer

Info

Publication number
DE4333908A1
DE4333908A1 DE19934333908 DE4333908A DE4333908A1 DE 4333908 A1 DE4333908 A1 DE 4333908A1 DE 19934333908 DE19934333908 DE 19934333908 DE 4333908 A DE4333908 A DE 4333908A DE 4333908 A1 DE4333908 A1 DE 4333908A1
Authority
DE
Germany
Prior art keywords
signal
analog
digital converter
pulse
counters
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19934333908
Other languages
English (en)
Other versions
DE4333908C2 (de
Inventor
Christoph Braun
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to DE19934333908 priority Critical patent/DE4333908C2/de
Priority to DE19944429701 priority patent/DE4429701C2/de
Publication of DE4333908A1 publication Critical patent/DE4333908A1/de
Application granted granted Critical
Publication of DE4333908C2 publication Critical patent/DE4333908C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/50Analogue/digital converters with intermediate conversion to time interval

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Description

Die Erfindung betrifft einen Analog/Digital-Umsetzer, der auf einem neuartigen Pulsmodulationsverfahren basiert.
Bei den bisherigen Analog/Digital-Umsetzerverfahren, z. B. für den Audio- und Videobereich, wird die Amplitude des Eingangssignals äquivalent abgetastet. Hierfür sind "Sample and Hold"-Schaltungen erforderlich, die bei entsprechend hoher Signalamplitudenauflösung und Arbeitsgeschwindigkeit schwierig zu realisieren sind.
Analog/Digital-Umsetzer nach dem Delta-Sigma Verfahren benötigen zwar prinzipiell keine "Sample and Hold"-Schaltung, sind aber derzeitig nur für relativ kleine Eingangssignalbandbreiten realisierbar. Zudem ist der analoge Schaltungsaufwand bei den bekannten Analog/Digital-Umsetzern im Vergleich zum erfindungsgemäßen Analog/Digital-Umsetzer relativ groß. Dies erschwert die Integration in CMOS-Technik der bisherigen Verfahren.
Die Erfindung stellt eine völlig andere Art der Signalabtastung bzw. Pulsmodulation dar, die ein neues Schaltungskonzept eines Analog/Digital-Umsetzers ermöglicht, das ohne "Sample and Hold"-Schaltung auskommt.
Im Gegensatz zu den bekannten Modulationsverfahren mit konstanter Pulsamplitude, z. B. Pulsfrequenz-, Pulsphasen-, Pulsdauermodulation, ist das erfindungsgemäße Verfahren ein lineares Pulsmodulationsverfahren.
Erfindungsgemäß wird ein sinusförmiges Trägersignal S(t) mit einem Schwellwertdetektor (Analogkomparator) abgetastet, dessen Schwellwert mit dem modulierenden Tiefpaßsignal Sm(t) beaufschlagt ist (Fig. 1) (|m(t)| Trägersignalamplitude). Das modulierte Signal P(t) besteht aus Pulsen mit konstanter Amplitude, deren zeitliche Lage durch die Schwellwerttastung bestimmt wird (Fig. 1).
Bei Übereinstimmung der momentanen Amplitudenwerte des sinusförmigen Trägersignals S(t) mit denen des Tiefpaßsignals Sm(t) wird jeweils ein Impuls erzeugt.
Eine weitere Variante stellt die Abtastung eines Trägersignals St(t) mit zeitlich konstantem Schwellwert dar.
In diesem Fall muß der sinusförmige Träger S(t) mit dem modulierenden Tiefpaßsignal Sm(t) überlagert werden:
St(t)=S(t)+Sm(t)
Die Abtastung setzt das Tiefpaßsignal Sm(t) in ein Bandpaßsignal P(t) um.
Für konstante Signalwerte von Sm(t) läßt sich zeigen, daß die Abtastung ein lineares System darstellt:
Trägerfrequenz: f₀=1/T₀
Trägersignal: S(t)=A₀ · cos (2πf₀t); A₀<0
Modulierendes Signal: Sm(t)=B₀; |B₀|A₀
Die Abtastung ergibt:
Pulsamplitude: Pt
t* kann aus der Gleichung S(t*)=A₀ · cos (2πf₀t*) ermittelt werden.
Fouriertransformation von Gleichung (1) ergibt:
Durch Einsetzen von Gleichung (2) für f=±f₀ erhält man:
Inverse-Fouriertransformation der Gleichungen (4) und (5) ergibt:
g₂(t) entspriucht einer Amplitudenmodulation des Trägersignals S(t) mit dem Signal B₀.
Simulationen haben gezeigt (Sm(t)=Si (2πfmt)), daß die Abtastung mit anschließender Demodulation durch Multiplikation des Signals P(t) mit dem Trägersignal (S(t)) ein LTI-System darstellt. Das Grundspektrum (Fig. 2), welches das Tiefpaßsignal Sm(t) als Bandpaßsignal enthält, besitzt, bedingt durch die Abtastung, folgenden Amplitudenverlauf (Fig. 2).
Die einzelnen Spektralanteile des Grundsspektrums (Nutzspektrums) werden linear gedämpft.
Damit keine Überlappungen, Grundspektrum mit Oberspektren, im Frequenzbereich des modulierten Signals P(t) auftreten, muß die Trägerfrequenz von S(t) mindestens dreimal so groß sein wie die Grenzfrequenz des Tiefpaßsignals Sm(t). Das Modulationsspektrum für beliebige Signale Sm(t) kann wie folgt bestimmt werden.
Aus Fig. 1 läßt sich folgender Zusammenhang erkennen:
Sm(t) · δ(F(t))=A₀ · cos (2πf₀t) · δ(F(t)) (7)
δ(F(t))≈P(t), F(t)=S(t)-Sm(t)
Simulationen haben gezeigt, daß das Spektrum von P(t) im Tiefpaßbereich (s. Fig. 2) nur aus einem von Sm(t) unabhängigen Gleichanteil besteht.
Daher läßt sich an Hand von Gleichung (7) das gesamte Modulationsspektrum ableiten, wenn zudem berücksichtigt wird, daß das Nutzspektrum linear gedämpft wird (Fig. 2). Die lineare Dämpfung kann wie folgt abgeleitet werden:
Sm(t)=cos (2πf₁t), S(t)=cos (2πf₀t) ⇒ g(t)=δ[cos(2πf₁t)+cos (2πf₀t)] ⇒ g(t)=δ[cos (π(f₀-f₁)t) · cos (π(f₀+f₁)t)] (8)
g(t)=δ[cos (π(f₀-f₁)t)]+δ [cos (π (f₀+f₁)t)] (9)
Gleichung (8) und (9) stellen das gleiche Signal g(t) dar, weil davon ausgegangen wird, daß die Nullstellen der Terme cos (π(f₀-f₁)t) und cos (π(f₀+f₁)t) nicht gleichzeitig auftreten. Ist dies dennoch der Fall, so kann das durch eine unendlich kleine Veränderung an einem der beiden Terme verhindert werden, denn eine unendlich kleine Veränderung hat nur einen unendlich kleinen Einfluß auf das Signal g(t). Die Faktoren (f₀-f₁) und (f₀+f₁) vor den Summen in Gleichung (10) stellen die lineare Dämpfung dar. Die Fouriertransformation der Gleichung (7) ergibt:
ergibt Sm(f) im TP-Bereich
runtermultipliziertes BP-Signal
Die Gleichung (11) zeigt also, daß durch Multiplikation des Signals δ(F(t)) mit dem Trägersignal S(t) das Tiefpaßsignal Sm(t) entsteht. Durch eine weitere Multiplikation mit dem Trägersignal S(t) kann das nächste Oberspektrum abgeleitet werden usw.
Durch schrittweise Berechnung und Überlagerung der einzelnen Spektren höherer Ordnung kann das gesamte Modulationsspektrum bestimmt werden.
Fig. 3 zeigt die Realisierung eines Modulators.
Das entsprechend bandbegrenzte Analogsignal Sm(t) wird einem Analogkomparator A zugeführt, der das sinusförmige Trägersignal S(t) mit dem modulierenden Analogsignal Sm(t) vergleicht und im Zusammenhang mit dem Impulsformer IF eine entsprechende Pulsfolge P(t) erzeugt.
Zur Demodulation des Signals P(t) wird es mit dem Trägersignal S(t) multipliziert und mit einem Tiefpaßfilter auf das Nutzspektrum begrenzt.
Erfindungsgemäß wird das Signal P(t) (Fig. 3) zur Analog/Digital-Umsetzung zeitlich quantisiert. Dies bedeutet, daß die Impulse von P(t) einem Zeitraster unterworfen werden. Die Auflösung des quantisierten Signals Sm(t) wird durch die Anzahl der Zeitstufen innerhalb einer Periode des Trägersignals s(t) bestimmt.
Aus Simulationsergebnissen läßt sich folgende Gesetzmäßigkeit für den Geräuschspannungsabstand (SNR) ableiten:
fTakt=Quantisierungstaktrate, fTräger=Trägerfrequenz
Ein Ausführungsbeispiel der Erfindung ist in Fig. 4 dargestellt. Sie zeigt die Realisierung eines Analog/Digital-Umsetzers. Der Umsetzer besteht im Prinzip aus dem Pulsmodulator, (Impuls-)Zählern (a, b) zur Quantisierung und dem Filter (FIR-Filter). Das Filter besteht aus dem Datenspeicher (RAM), Addierer, Dezimierungsregister, Koeffizientenspeicher und dem Addierer/Speicher (Accu) (Fig. 4). Mit Hilfe dieses Filters wird das Nutzspektrum (Fig. 2) von den verzerrten Oberspektren getrennt und die Ausgangsdatenrate des Umsetzers ungefähr auf die Nyquist-Rate des Eingangssignals Sm(t) reduziert. Zudem hat das Filter die Aufgabe, die Zählergebnisse der Zähler (a, b) in ein äquidistantes, digitales PAM-Signal zu überführen. Der Koeffizientenspeicher (Fig. 4) enthält die Koeffizienten für das Filter.
Der Addierer bewirkt eine ständige Erhöhung der Daten im RAM um den Wert des Dezimierungsregisters, so daß nur die Koeffizienten des Festwertspeichers (ROM) in den Addierer/Speicher (Accu.) gelangen, die zur Erzeugung der Ausgangsdatenrate notwendig sind (Fig. 4). Somit ist die Taktrate für das Filter wesentlich geringer als die Quantisierungstaktrate, die der Taktrate des Signals CLK₀ entspricht.
Das sinusförmige Trägersignal S(t) kann durch Filtrierung aus dem Signal CLKs erzeugt werden (Fig. 5).
Nach entsprechender Abtastung (Modulation) wird das Signal P(t) mit der Taktrate des Signals CLK₀ zeitlich quantisiert. Eine Steuerlogik SL teilt entsprechend Fig. 5 die Signale CLKa und CLKb den Zählern a und b zu. Die Ergebnisse der Zähler werden über den Zwischenspeicher ZS mit der Taktrate des Signals CLKs in den Datenspeicher (RAM) eingelesen.
Das Signal CLKs setzt zu Beginn die Zähler a und b auf den Wert Null zurück. Mit den Impulsen der Pulsfolge P(t) werden die Zähler entsprechend der Fig. 5 gestoppt.
In Verbindung mit dem Dezimierungsregister erhöht der Addierer die Daten des RAM-Speichers um das Verhältnis der Taktrate des Signals CLK₀ zur Ausgangsrate des Analog/Digital-Umsetzers. Anschließend werden die Daten auf den Adreßbus des Festwertspeichers (ROM) gegeben und so die entsprechenden Filterkoeffizienten ausgewählt. Im Addierer/Speicher werden die entsprechenden Filterkoeffizienten aufsummiert, die für die Bestimmung des Ausgangssignals des Analog/Digital-Umsetzers notwendig sind.
Ist die Anzahl der Filterkoeffizienten sehr groß, so müssen diese einzeln berechnet werden und können nicht gespeichert werden. Für eine hohe Auflösung des Analog/Digital-Umsetzers ist eine entsprechend hohe Taktfrequenz des Signals CLK₀ erforderlich. Die Taktfrequenz kann verringert werden, indem man das Taktsignal CLK₀ um Bruchteile der Taktsignalperiodendauer verzögert und die verzögerten Taktsignale auf mehrere Zähler verteilt. Dabei sollen die Verzögerungszeiten für die jeweiligen Zähler so bemessen sein, daß die Zähler möglichst zeitlich nacheinander innerhalb einer Periodendauer des Taktsignals CLK₀ ihren Zählzustand um eine Einheit verändern. Die einzelnen Zählergebnisse werden aufsummiert und so zu einem einzigen Zählergebnis zusammengefaßt. Auf diese Weise kann die zeitliche Lage eines Abtastwertes bzw. eines Impulses von P(t) innerhalb einer Signalperiodendauer des Taktsignals CLK₀ ermittelt werden. Die Summe aller Zählergebnisse für einen Abtastwert läßt sich wie folgt bestimmen:
a=maximaler Zählerwert bei einem Abtastwert
b=maximale Anzahl der Zähler mit gleichem Zählergebnis (zur Vereinfachung wird angenommen: b=konstant)
c=Gesamtanzahl der Zähler
x=Anzahl der Zähler mit dem kleinsten Zählergebnis bei einem Abtastwert
Sa=Summe der Zählergebnisse für einen einzelnen Abtastwert
(c-N · b-x)=Anzahl der Zähler mit dem größten Zählergebnis bei einem Abtastwert
Für den Normalfall liegt der Wert für N zwischen null und drei.
Aus der Gleichung (12) ergibt sich die notwendige Anzahl der Zählstufen der Zähler. Sie beträgt N+2.
Bei der Mindestanzahl von Zählstufen N+2 ist darauf zu achten, daß, gegebenenfalls durch Addition eines bestimmten Zahlenwertes zu den jeweiligen Zählergebnissen der Zähler, eine eindeutige Zuordnung der zeitlichen Rangfolge der Zählergebnisse möglich ist.
Die Werte für b, N und x hängen von den Taktsignalverzögerungszeiten und der Periodendauer des Taktsignals CLK₀ ab. Der erste Term der Gleichung (13), a, hängt nur von der Taktfrequenz des Taktsignals CLK₀ und dem entsprechenden Abtastwert ab. Der zweite Term der Gleichung (13) wird wegen N von den Taktsignalverzögerungszeiten und indirekt vom Abtastwert beeinflußt. Der dritte Term der Gleichung (13) hängt ebenfalls von den Verzögerungszeiten ab und enthält zudem durch den Wert von x die Information über die zeitliche Lage des Abtastzeitpunktes innerhalb der Signalperiode des Taktsignals CLK₀. Die Gleichung (13) zeigt also, daß aus der Summe der Zählerergebnisse die zeitliche Lage der Abtastzeitpunkte bzw. der Impulse P(t) ermittelt werden kann. Dies gilt auch dann, wenn b nicht konstant ist.
Die Verzögerung des Taktsignals kann durch unterschiedliche Leitungslängen (μ-Streifenleitungen) erreicht werden. Vorraussetzung für eine hochauflösende Analog/Digital-Umsetzung ist eine ausreichende Anzahl von Zeitstufen (Verzögerungen) innerhalb einer Signalperiode des Trägersignals S(t).
Um eine hohe Genauigkeit des Analog/Digital-Umsetzers bei geringer Taktfrequenz des Taktsignals CLK₀ zu erreichen, müssen die temperaturabhängigen und fertigungsbedingten Toleranzen der Verzögerungsglieder kompensiert bzw. bestimmt werden. Hierzu wird der Zählvorgang der Zähler durch Zufallssignale gestoppt und die Häufigkeit jedes einzelnen Zählergebnisses erfaßt. Anhand der Häufigkeit kann bei genügend großer Anzahl von Zählergebnissen mit statistischer Genauigkeit die Verzögerungszeiten der Verzögerungsglieder ermittelt werden. Kennt man nun die einzelnen Verzögerungszeiten, so kann dies bei der digitalen Filterung berücksichtigt werden; dies ermöglicht eine lineare Zuordnung von Abtastzeitpunkt und Filterkoeffizient.
Diese statistische Methode ermöglicht prinzipiell eine beliebig genaue Erfassung der Verzögerungszeit jedes einzelnen Verzögerungsgliedes bei einer ausreichenden Anzahl von Zählergebnissen. Nach der Bestimmung der Verzögerungszeiten für das Taktsignal CLK₀ kann der eigentliche Umsetzvorgang beginnen.
Somit kann man bei Anwendung der genannten Methode zur Bestimmung der Verzögerungszeiten mit jeder Technologie einen optimalen Analog/Digital-Umsetzer realisieren.
Da die Erfindung auf einem Verfahren beruht, das an Stelle von einer Amplitudenauflösung auf einer Zeitauflösung basiert, sind keine analogen Präzisions-Bauelemente erforderlich.
Die Genauigkeit eines solchen Umsetzers hängt demnach nur noch, abgesehen vom Analogkomparator, von der Größe des Takt-Jitters ab. Die Ungenauigkeiten des Analogkomparators A in Fig. 4, z. B. unterschiedliche Ein- und Ausschaltverzögerungen, können durch Addition bzw. Subtraktion von Zahlenwerten zu den Zählergebnissen korrigiert werden.

Claims (2)

1. Analog/Digital-Umsetzer, der auf einem Pulsmodulationsverfahren mit konstanter Pulsamplitude basiert, dadurch gekennzeichnet, daß die Abtastung des analogen Eingangssignals (Sm(t)) auf einem Vergleich des momentanen Amplitudenwertes des sinusförmigen Trägersignals (S(t)) mit dem momentanen Amplitudenwert des analogen Eingangssignals (Sm(t)) beruht und die Zeitintervalle, wie lange ein Amplitudenwert größer als der andere ist, quantisiert werden.
2. Umsetzer nach Anspruch 1, dadurch gekennzeichnet, daß die Veringerung der Frequenz des Taktsignals (CLK₀) bei hoher Auflösung des Umsetzers durch eine Anordnung von mehreren Zählern erreicht werden kann, wobei die zu zählenden Impulse um Bruchteile der Periodendauer des Taktsignals (CLK₀) verzögert den einzelnen Zählern mit den unterschiedlichen zeitlichen Verzögerungen zugeführt werden und die genauen Verzögerungszeiten durch Auswertung zufälliger Zählergebnisse, bestehend aus der Summe der Zählergebnisse der einzelnen Zähler (Gleichungen (12) und (13)), bestimmt werden.
DE19934333908 1993-10-05 1993-10-05 Verfahren zur Analog-Digital-Wandlung Expired - Lifetime DE4333908C2 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19934333908 DE4333908C2 (de) 1993-10-05 1993-10-05 Verfahren zur Analog-Digital-Wandlung
DE19944429701 DE4429701C2 (de) 1993-10-05 1994-08-22 Verfahren zur Analog/Digital-Wandlung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19934333908 DE4333908C2 (de) 1993-10-05 1993-10-05 Verfahren zur Analog-Digital-Wandlung

Publications (2)

Publication Number Publication Date
DE4333908A1 true DE4333908A1 (de) 1995-04-06
DE4333908C2 DE4333908C2 (de) 1995-09-07

Family

ID=6499439

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19934333908 Expired - Lifetime DE4333908C2 (de) 1993-10-05 1993-10-05 Verfahren zur Analog-Digital-Wandlung

Country Status (1)

Country Link
DE (1) DE4333908C2 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001003295A1 (de) * 1999-07-02 2001-01-11 Christoph Braun Fir-dezimierungsfilter
WO2001010032A1 (de) * 1999-07-30 2001-02-08 Christoph Braun Automatische offset-korrektur für einen ad-wandler entsprechend der patentschrift de 43 33 908
US7535393B1 (en) 2007-10-24 2009-05-19 Infineon Technologies Ag Sampling error reduction in PWM-MASH converters
US7659842B2 (en) 2007-10-24 2010-02-09 Infineon Technologies Ag Quantization error reduction in PWM full-MASH converters
US7746256B2 (en) 2007-10-05 2010-06-29 Infineon Technologies Ag Analog to digital conversion using irregular sampling

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10233391C1 (de) * 2002-07-23 2003-12-11 Infineon Technologies Ag Analog/Digital-Wandlerschaltung sowie entsprechendes Verfahren zur Analog/Digital-Wandlung und Verwendung einer selbstoszillierenden Schaltung zur Analog/Digital-Wandlung

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4241702A1 (en) * 1991-12-10 1993-07-01 Sankyo Seiki Seisakusho Kk Analogue=to=digital converter for electric motor speed control - counts clock pulses produced during period of PWM signal obtd. from error comparison with triangular wave

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4241702A1 (en) * 1991-12-10 1993-07-01 Sankyo Seiki Seisakusho Kk Analogue=to=digital converter for electric motor speed control - counts clock pulses produced during period of PWM signal obtd. from error comparison with triangular wave

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001003295A1 (de) * 1999-07-02 2001-01-11 Christoph Braun Fir-dezimierungsfilter
WO2001010032A1 (de) * 1999-07-30 2001-02-08 Christoph Braun Automatische offset-korrektur für einen ad-wandler entsprechend der patentschrift de 43 33 908
US7746256B2 (en) 2007-10-05 2010-06-29 Infineon Technologies Ag Analog to digital conversion using irregular sampling
US8111180B2 (en) 2007-10-05 2012-02-07 Infineon Technologies Ag Analog to digital conversion using irregular sampling
US7535393B1 (en) 2007-10-24 2009-05-19 Infineon Technologies Ag Sampling error reduction in PWM-MASH converters
US7659842B2 (en) 2007-10-24 2010-02-09 Infineon Technologies Ag Quantization error reduction in PWM full-MASH converters
US7834789B2 (en) 2007-10-24 2010-11-16 Infineon Technologies Ag Sampling error reduction in PWM-MASH converters
US7868802B2 (en) 2007-10-24 2011-01-11 Infineon Technologies Ag Quantization error reduction in PWM full-MASH converters

Also Published As

Publication number Publication date
DE4333908C2 (de) 1995-09-07

Similar Documents

Publication Publication Date Title
DE1541947C3 (de) Filteranordnung für analoge Signale
DE112008003098T5 (de) Verfahren und Vorrichtung zur Berechnung von Interpolationsfaktoren in Abtastratenwandlungssystemen
DE2536673B2 (de) Phasenfilter
DE2414866B2 (de) Einrichtung zum Ermitteln der Signalbeschaffenheit einer digitalen, phasenmodulierten WeIe
EP0215810B1 (de) Schaltungsanordnung zur mittelwertbildung
DE4333908C2 (de) Verfahren zur Analog-Digital-Wandlung
DE19521610B4 (de) Dezimationsfilter unter Verwendung einer Nullfüllschaltung zur Lieferung eines wählbaren Dezimationsverhältnisses sowie Verfahren zur Dezimationsfilterung
EP0362491B1 (de) Verfahren und Schaltungsanordnung zum Messen der Jittermodulation von nullenbehafteten Digitalsignalen
DE3533467C2 (de) Verfahren und Anordnung zum störsicheren Erkennen von in Datensignalen enthaltenen Daten
DE60125785T2 (de) Schneller präzisions-analog/digital-umsetzer
EP0541878B1 (de) Delta-Sigma-Analog/Digital-Wandler
DE2804915C2 (de)
DE10233391C1 (de) Analog/Digital-Wandlerschaltung sowie entsprechendes Verfahren zur Analog/Digital-Wandlung und Verwendung einer selbstoszillierenden Schaltung zur Analog/Digital-Wandlung
DE2605843C2 (de) Anordnung zur automatischen Korrektur von Verzerrungen
EP0104578B1 (de) Digital-Analog-Wandler mit Potentialtrennung
DE3836504A1 (de) Verfahren und vorrichtung zur digital-analog-wandlung
DE2932528A1 (de) Digital-/analog-wandlersystem
DE3907781C2 (de)
DE2849001A1 (de) Netzwerk fuer adaptive deltamodulation
DE2439712A1 (de) Anordnung zur umwandlung von pulsdichtemodulation in pulscodemodulation
DE2060375A1 (de) Empfaenger fuer frequenzumgetastete Signale
EP0477131B1 (de) Verfahren und Anordnungen zur Abtastratenwandlung
DE3212103A1 (de) Verfahren und anordnung zur analog/digital-umsetzung
DE19526332A1 (de) Einrichtung und Verfahren zum Übertragen von digitalisierten Signalen
DE3303516A1 (de) Verfahren und vorrichtung zur frequenzverschiebung eines digitalen eingangssignals

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8122 Nonbinding interest in granting licenses declared
D2 Grant after examination
AG Has addition no.

Ref country code: DE

Ref document number: 4429701

Format of ref document f/p: P

8364 No opposition during term of opposition
R071 Expiry of right
R071 Expiry of right