WO2001010032A1 - Automatische offset-korrektur für einen ad-wandler entsprechend der patentschrift de 43 33 908 - Google Patents

Automatische offset-korrektur für einen ad-wandler entsprechend der patentschrift de 43 33 908 Download PDF

Info

Publication number
WO2001010032A1
WO2001010032A1 PCT/DE2000/002089 DE0002089W WO0110032A1 WO 2001010032 A1 WO2001010032 A1 WO 2001010032A1 DE 0002089 W DE0002089 W DE 0002089W WO 0110032 A1 WO0110032 A1 WO 0110032A1
Authority
WO
WIPO (PCT)
Prior art keywords
offset
signal
analog
patent document
carrier signal
Prior art date
Application number
PCT/DE2000/002089
Other languages
English (en)
French (fr)
Inventor
Christoph Braun
Original Assignee
Christoph Braun
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Christoph Braun filed Critical Christoph Braun
Priority to AU64259/00A priority Critical patent/AU6425900A/en
Priority to DE10082248T priority patent/DE10082248D2/de
Publication of WO2001010032A1 publication Critical patent/WO2001010032A1/de

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/0607—Offset or drift compensation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval

Definitions

  • the invention relates to an automatic offset correction method for an AD converter based on the principle of patent specification DE 43 33 908.
  • AD converters according to patent specification DE 43 33 908 can be designed for different input signal sizes. To do this, the offset of the reference signal (sine signal) must be kept constant. This is particularly problematic when the reference signal has small amplitude values.
  • the object of the present invention is to keep the offset of the reference signal constant by automatic control.
  • the offset control according to the invention requires no adjustment and does not require precision elements.
  • An AD converter according to the method from DE 43 33 908 results from a linear pulse modulation. This pulse modulation is based on the comparison of a sinusoidal carrier signal (S (t)) with the analog input signal (Sm (t)) (FIG. 1). If both signals match, a uniform pulse (Dirac pulse) is generated. The frequency spectrum of this pulse sequence P (t) (FIG. 1) is shown in FIG. 2. This special type of pulse modulation converts the original low-pass signal (input signal) into a band-pass signal with the carrier signal frequency (S (t)) as the center frequency.
  • Fig. 3 shows a block diagram of the AD converter.
  • the converter essentially consists of the sine generator, the comparator (CMOS gate) and the RF counters with a downstream FIR filter.
  • the reference signal (sine signal) is superimposed on the input signal.
  • the amplitude of the carrier signal (reference signal) must be reduced accordingly, the direct component (offset) of the carrier signal not changing.
  • resistors and capacitors can only be implemented with limited accuracy in integrated technology.
  • the offset control according to the invention ensures a costly position (constant offset) of the carrier signal, as a result of which the full modulation range of the converter is retained.
  • the invention is based on the fact that the offset of the carrier signal can be determined via the position of the Dirac impulses (counting results). A constant component is superimposed on the sinusoidal carrier signal by a control, so that the distances between the Dirac pulses are the same when there is no input signal.
  • the direct component of the carrier signal corresponds exactly to the switching threshold of the comparator (CMOS gate), and the converter can be driven up to the level of the sinusoidal signal (max. Modulation range). If there is no input signal, the smallest difference between two count results can be used to determine the offset.
  • the phase position (phase offset) of the carrier signal in relation to the system clock should be determined beforehand, so that an offset determination with sign (+/-) is possible.
  • the phase position of the carrier signal can also be calculated using the counting results. For this purpose, for example, the start signal for the two counters (FIG. 5) has to be shifted such that the first counter (counter a, FIG.
  • CMOS gate a falling edge of the comparator
  • the phase position can then be determined from the averaged values of two adjacent count results with the smallest distance. A phase accuracy of 10 ° is generally sufficient.
  • the entire calibration process, both for the DC component offset and for the phase offset of the carrier signal, can be implemented with a simple controller or by logic.
  • the DC voltage to be superimposed for the offset control can be generated with a simple DA converter, for example a sigma-delta DA converter (pulse duration modulator).
  • An embodiment of the invention is shown in Fig. 4. It shows a block diagram of the AD converter with the essential components for offset control.
  • the offset controller first receives its input data from the RF counters.
  • the offset controller shifts the phase of the sinusoidal signal until, for example, after the start signal for the counters (FIG. 5), counter a is stopped by a falling edge of the gate and the two following averaged counter values correspond to the correct phase position. Then the A suitable correction voltage is generated by the DA converter with the result of counting, so that the 'low' and 'high' times of the gate are of equal length. This then means that the DC component of the sine signal corresponds to the threshold value of the gate. This entire calibration process normally takes place without an input signal. If this calibration process is to be started with an input signal during normal operation, the corrections must then be determined using statistical methods.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

Die Erfindung betrifft ein automatisches Offset-Korrekturverfahren für AD-Wandler entsprechend der Patentschrift DE 43 33 908. AD-Wandler entsprechend der Patentschrift DE 43 33 908 können für verschiedene Eingangssignalgrössen ausgelegt werden. Dazu muss der Offset des Referenzsignals (Sinussignal) konstantgehalten werden. Dies bereitet besonders bei kleinen Amplitudenwerten des Referenzsignals Probleme. Aufgabe der vorliegenden Erfindung ist es durch eine automatische Regelung den Offset des Referenzsignals konstant zu halten. Die erfindungsgemässe Offset-Regelung benötigt keinen Abgleich und kommt ohne Präzisionselemente aus.

Description

Automatische Offset-Korrektur für einen AD-Wandler entsprechend der Patentschrift DE 43 33 908
Beschreibung
Die Erfindung betrifft ein automatisches Offset-Korrekturverfahren für einen AD-Wandler nach dem Prinzip aus der Patentschrift DE 43 33 908.
AD-Wandler entsprechend der Patentschrift DE 43 33 908 können für verschiedene Eingangssignalgrößen ausgelegt werden. Dazu muß der Offset des Referenzsignals (Sinussignal) konstant- gehalten werden. Dies bereitet besonders bei kleinen Amplitudenwerten des Referenzsignals Probleme. Aufgabe der vorliegenden Erfindung ist es durch eine automatische Regelung den Offset des Referenzsignals konstant zu halten. Die erfindungsgemäße Offset-Regelung benötigt keinen Abgleich und kommt ohne Präzisionselemnte aus. Ein AD-Wandler nach dem Verfahren aus DE 43 33 908 geht aus einer linearen Pulsmodulation hervor. Diese Pulsmodulation basiert auf dem Vergleich eines sinusförmigen Trägersignals (S(t)) mit dem analogen Eingangssignal (Sm(t)) (Fig. 1). Bei Übereinstimmung beider Signale wird jeweils ein gleichförmiger Impuls (Diracimpuls) erzeugt. Das Frequenzspektrum dieser Pulsfolge P(t) (Fig. 1) ist in Fig. 2 dargestellt. Diese spezielle Art der Pulsmodulation setzt das ursprüngliche Tiefpaßsignal (Eingangssignal) in ein Bandpaßsignal mit der Trägersignalfrequenz (S(t)) als Mittenfrequenz um.
Zur AD-Wandlung wird die zeitliche Lage der Impulse der Folge P(t) mit zwei Hochfrequenzzählem quantisiert (siehe Patentschrift DE 43 33 908). Ein nachgeschaltetes FIR-Filter erzeugt dann aus den Zählergebnissen das digitale PAM-Signal. Fig. 3 zeigt ein Blockschaltbild des AD-Wandlers. Der Wandler besteht im Wesentlichen aus dem Sinusgenerator, dem Komparator (CMOS-Gatter) und den HF-Zählern mit nachgeschaltetem FIR- Filter. Das Referenzsignal (Sinussignal) wird hier dem Engangssignal überlagert. Für eine hohe Eingangsempfindlichkeit des AD-Wandlers muß die Amplitude des Trägersignals (Referenzsignals) entsprechend verkleinert werden, wobei der Gleichanteil (Offset) des Trägersignals sich nicht verändern darf. Allgemein können aber Widerstände und Kondensatoren nur mit begrenzter Genauigkeit in Integrierter Technik realisiert werden. Bei sehr kleinen Anplitudenwerten des Trägersignals kann daher die Verschiebung (Offset-Änderung) des Trägersignals den Aussteuerungsbereich des Wandlers erheblich einschränken oder sogar zur Übersteuerung führen. Die erfindungsgemäße Offset-Regelung sorgt für eine kostante Lage (konstanter Offset) des Trägersignals, wodurch der volle Austeuerungsbereich des Wandlers erhalten bleibt. Die Erfindung geht davon aus, daß der Offset des Trägersignals über die Lage der Diracimpulse (Zählergebnisse) bestimmt werden kann. Durch eine Regelung wird dem sinusförmigen Trägersignal ein Gleichanteil überlagert, so daß die Abstände der Diracimpulse, wenn kein Eingangssignal anliegt, gleich groß sind. Sind die Abstände der Diracimpulse (Zählergebnisse) gleich groß, so entspricht der Gleichanteil des Trägersignals (Offset) genau der Schaltschwelle des Komparators (CMOS-Gatters), und der Wandler kann bis zur Höhe des Sinussignals ausgesteuert werden (max. Aussteuerungsbereich). Wenn kein Eingangssignal anliegt, kann an Hand der kleinsten Differenz zweier Zählergebnisse der Offset ermittelt werden. Zuvor sollte allerdings die Phasenlage (Phasen-Offset) des Trägersignals in Bezug zum Systemtakt bestimmt werden, so daß eine Offset-Bestimmung mit Vorzeichen (+/-) möglich wird. Phasenlage des Trägersignals kann ebenfalls mittels der Zählergebnisse errechnet werden. Dazu muß z.B. das Startsignal für die beiden Zähler (Fig. 5) so verschoben werden, daß der erste Zähler (Zähler a, Fig. 5) durch z.B. eine abfallende Flanke des Komparators (CMOS-Gatters) gestoppt wird. Anschließend kann dann aus den gemittelten Werten zweier benachbarter Zählergebnisse mit kleinstem Abstand die Phasenlage ermittelt werden. Eine Phasengenauigkeit von 10° reicht im Allgemeinen aus. Der gesamten Kalibriervorgang, sowohl für den Gleichanteil-Offset als auch für den Phasen-Offset des Trägersignals läßt sich mit einem einfachen Controller oder durch Logik realisieren. Die zu überlagernde Gleichspannung für die Offset-Regelung kann dabei mit einem einfachen DA-Wandler, z.B. einem Sigma-Delta-DA-Wandler (Pulsdauermodulator) erzeugt werden. Ein Ausführungsbeispiel der Erfindung ist in Fig. 4 dargestellt. Sie zeigt ein Blockschaltbild des AD- Wandlers mit den wesentlichen Komponenten für die Offset-Regelung. Der Offset-Controller erhält zunächst seine Eingangsdaten von den HF-Zählern. Als erstes verschiebt dann der Offset-Controller die Phase des Sinussignals solange, bis z.B. nach dem Startsignal für die Zähler (Fig. 5) der Zähler a durch eine abfallende Flanke des Gatters gestoppt wird und die zwei folgenden gemittelten Zählerwerte der korrekten Phasenlage entsprechen. Anschließend wird dann an Hand der Zählergebnisse eine geeignete Korrekturspannung mit dem DA-Wandler erzeugt, so daß die ,Low' und ,High' Zeiten des Gatters gleich lang sind. Dies bedeutet dann, daß der Gleichanteil des Sinussignals dem Schwellwert des Gatters entspricht. Im Normalfall läuft dieser gesamte Kalibriervorgang ohne Eingangssignal ab. Soll dieser Kalibriervorgang während des normalen Betriebes mit einem Eingangssignal gestartet werden, so müssen dann die Korrekturen mit statistischen Methoden ermittelt werden.

Claims

Patentansprüche:
1. AD-Wandler nach dem Verfahren aus der Patentschrift DE 43 33908, dadurch gekennzeichnet, daß der Gleichanteil des Referenzsignals (Sinussignals, Trägersignals) an Hand der
Zählergebnisse der beiden Zähler ermittelt wird und durch Überlagerung einer Gleichspannung mit dem Trägersignal der Gleichanteil des Trägersignals so verschoben wird, das die Differenz zweier beliebiger, benachbarter Zählergebnisse immer gleich groß ist .
2. Offset Korrekturverfahren nach Anspruch 1 , dadurch gekennzeichnet, daß vor der Offset- Korrektur des Gleichanteils eine Phasenkorrektur des Trägersignals erfolgt, und die Phasenlage des Trägersignals gegenüber dem Systemtakt aus den Zähiergebnissen ermittelt wird.
PCT/DE2000/002089 1999-07-30 2000-06-27 Automatische offset-korrektur für einen ad-wandler entsprechend der patentschrift de 43 33 908 WO2001010032A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
AU64259/00A AU6425900A (en) 1999-07-30 2000-06-27 Automatic offset compensation for an analog-digital converter according to patent document de 43 33 908
DE10082248T DE10082248D2 (de) 1999-07-30 2000-06-27 Automatische Offset-Korrektur für einen AD-Wandler

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19936039.1 1999-07-30
DE1999136039 DE19936039A1 (de) 1999-07-30 1999-07-30 Automatische Offset-Korrektur für einen AD-Wandler entsprechend der Patentschrift

Publications (1)

Publication Number Publication Date
WO2001010032A1 true WO2001010032A1 (de) 2001-02-08

Family

ID=7916717

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2000/002089 WO2001010032A1 (de) 1999-07-30 2000-06-27 Automatische offset-korrektur für einen ad-wandler entsprechend der patentschrift de 43 33 908

Country Status (3)

Country Link
AU (1) AU6425900A (de)
DE (2) DE19936039A1 (de)
WO (1) WO2001010032A1 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4241702A1 (en) * 1991-12-10 1993-07-01 Sankyo Seiki Seisakusho Kk Analogue=to=digital converter for electric motor speed control - counts clock pulses produced during period of PWM signal obtd. from error comparison with triangular wave
DE4333908A1 (de) * 1993-10-05 1995-04-06 Christoph Braun Analog/Digital-Umsetzer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4241702A1 (en) * 1991-12-10 1993-07-01 Sankyo Seiki Seisakusho Kk Analogue=to=digital converter for electric motor speed control - counts clock pulses produced during period of PWM signal obtd. from error comparison with triangular wave
DE4333908A1 (de) * 1993-10-05 1995-04-06 Christoph Braun Analog/Digital-Umsetzer

Also Published As

Publication number Publication date
AU6425900A (en) 2001-02-19
DE10082248D2 (de) 2001-10-18
DE19936039A1 (de) 2001-02-01

Similar Documents

Publication Publication Date Title
EP2087596B1 (de) Messverstärkungsvorrichtung und -verfahren
WO1999067885A1 (de) Einrichtung zur schnellen d/a-wandlung von pwm-signalen
DE4426713C2 (de) Verfahren zum Messen des Phasenjitters eines Datensignals
DE3533467C2 (de) Verfahren und Anordnung zum störsicheren Erkennen von in Datensignalen enthaltenen Daten
DE3214978C2 (de)
EP0541878B1 (de) Delta-Sigma-Analog/Digital-Wandler
WO2001010032A1 (de) Automatische offset-korrektur für einen ad-wandler entsprechend der patentschrift de 43 33 908
DE69101438T2 (de) Analog-digitalumsetzer.
EP2190121B1 (de) Mehrkanaliger AD-Wandler
EP1769289B1 (de) Verfahren und vorrichtung zur hochgenauen digitalen messung eines analogsignals
DE69123397T2 (de) Integrierender Spannung-Frequenzwandler
DE102014204518A1 (de) Schaltungsanordnung, Analog-Digital-Wandler, Gradientenverstärker und Verfahren zur Unterdrückung von Offset, Offsetdrift und 1/f-Rauschen einer der Analog-Digital-Konvertierung
DE3689556T2 (de) Gerät und Verfahren zur Umwandlung einer Spannung in einen digitalen Zählwert.
DE2952311A1 (de) Verfahren und vorrichtung zum umsetzen einer messspannung in einen digitalen wert
DE3041954A1 (de) Analog-digital-umsetzer
EP0675604B1 (de) Integrierender Analog-Digital-Umsetzer
DE4441043C1 (de) Verfahren zur Wandlung eines Analogsignals in ein Digitalsignal
DE102011007033A1 (de) Verfahren zur Entsörung eines Abtastprozesses sowie Vorrichtung zur Durchführung des Verfahrens
DE19626226C2 (de) Verfahren und Anordnung zum Erzeugen von Gebührenimpulsen in einer Telefonanlage
DE4142339C2 (de) Verfahren und Schaltungsanordnung zum Umsetzen von spannungsmodulierten Eingangssignalen in Datensignale
DE3926201C1 (en) Unit for demodulating binary FM signal on narrow band channel - obtains binary number by subtraction for uses as duration signal using counters
DE3729839C2 (de)
EP0016256B1 (de) Schaltungsanordnung zum Korrigieren von Schrittverzerrungen bei einer Übertragung von Daten mit Frequenzmodulation
EP0463307B1 (de) Schaltungsanordnung zum Vergleichen einer Messfrequenz mit einer mit einem Faktor multiplizierten Referenzfrequenz
DE3040753A1 (de) Verfahren zur bestimmung des wertes einer mit einer stoerenden wechselspannung ueberlagerten gleichspannung und schaltungsanordnung zur durchfuehrung des verfahrens

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AT AU BB BG BR CA CH CZ DE DK ES FI GB HU JP KP KR LK LU MG MN MW NO NZ PL PT RO RU SD SE SK UA US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
REF Corresponds to

Ref document number: 10082248

Country of ref document: DE

Date of ref document: 20011018

WWE Wipo information: entry into national phase

Ref document number: 10082248

Country of ref document: DE

122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP