DE19936039A1 - Automatische Offset-Korrektur für einen AD-Wandler entsprechend der Patentschrift - Google Patents

Automatische Offset-Korrektur für einen AD-Wandler entsprechend der Patentschrift

Info

Publication number
DE19936039A1
DE19936039A1 DE1999136039 DE19936039A DE19936039A1 DE 19936039 A1 DE19936039 A1 DE 19936039A1 DE 1999136039 DE1999136039 DE 1999136039 DE 19936039 A DE19936039 A DE 19936039A DE 19936039 A1 DE19936039 A1 DE 19936039A1
Authority
DE
Germany
Prior art keywords
offset
signal
carrier signal
reference signal
converter according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE1999136039
Other languages
English (en)
Inventor
Christoph Braun
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to DE1999136039 priority Critical patent/DE19936039A1/de
Priority to AU64259/00A priority patent/AU6425900A/en
Priority to DE10082248T priority patent/DE10082248D2/de
Priority to PCT/DE2000/002089 priority patent/WO2001010032A1/de
Publication of DE19936039A1 publication Critical patent/DE19936039A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/0607Offset or drift compensation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/50Analogue/digital converters with intermediate conversion to time interval

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

Die Erfindung betrifft ein automatisches Offset-Korrekturverfahren für AD-Wandler entsprechend der Patentschrift DE 4333908. AD-Wandler entsprechend der Patentschrift DE 4333908 können für verschiedene Eingangssignalgrößen ausgelegt werden. Dazu muß der Offset des Referenzsignals (Sinussignal) konstant gehalten werden. Dies bereitet besonders bei kleinen Amplitudenwerten des Referenzsignals Probleme. Aufgabe der vorliegenden Erfindung ist es, durch eine automatische Regelung den Offset des Referenzsignals konstant zu halten. Die erfindungsgemäße Offset-Regelung benötigt keinen Abgleich und kommt ohne Präzisionselemente aus.

Description

Die Erfindung betrifft ein automatisches Offset-Korrekturverfahren für einen AD-Wandler nach dem Prinzip aus der Patentschrift DE 43 33 908.
AD-Wandler entsprechend der Patentschrift DE 43 33 908 können für verschiedene Eingangs­ signalgrößen ausgelegt werden. Dazu muß der Offset des Referenzsignals (Sinussignal) konstant­ gehalten werden. Dies bereitet besonders bei kleinen Amplitudenwerten des Referenzsignals Probleme. Aufgabe der vorliegenden Erfindung ist es durch eine automatische Regelung den Offset des Referenzsignals konstant zu halten. Die erfindungsgemäße Offset-Regelung benötigt keinen Abgleich und kommt ohne Präzisionselemente aus.
Ein AD-Wandler nach dem Verfahren aus DE 43 33 908 geht aus einer linearen Pulsmodulation hervor. Diese Pulsmodulation basiert auf dem Vergleich eines sinusförmigen Trägersignals (S(t)) mit dem analogen Eingangssignal (Sm(t)) (Fig. 1). Bei Übereinstimmung beider Signale wird jeweils ein gleichförmiger Impuls (Diracimpuls) erzeugt. Das Frequenzspektrum dieser Pulsfolge P(t) (Fig. 1) ist in Fig. 2 dargestellt. Diese spezielle Art der Pulsmodulation setzt das ursprüngliche Tiefpaßsignal (Eingangssignal) in ein Bandpaßsignal mit der Trägersignalfrequenz (S(t)) als Mittenfrequenz um.
Zur AD-Wandlung wird die zeitliche Lage der Impulse der Folge P(t) mit zwei Hochfrequenzzählern quantisiert (siehe Patentschrift DE 43 33 908). Ein nachgeschaltetes FIR-Filter erzeugt dann aus den Zählergebnissen das digitale PAM-Signal.
Fig. 3 zeigt ein Blockschaltbild des AD-Wandlers. Der Wandler besteht im Wesentlichen aus dem Sinusgenerator, dem Komparator (CMOS-Gatter) und den HF-Zählern mit nachgeschaltetem FIR- Filter. Das Referenzsignal (Sinussignal) wird hier dem Eingangssignal überlagert. Für eine hohe Eingangsempfindlichkeit des AD-Wandlers muß die Amplitude des Trägersignals (Referenzsignals) entsprechend verkleinert werden, wobei der Gleichanteil (Offset) des Trägersignals sich nicht verändern darf. Allgemein können aber Widerstände und Kondensatoren nur mit begrenzter Genauigkeit in Integrierter Technik realisiert werden. Bei sehr kleinen Amplitudenwerten des Trägersignals kann daher die Verschiebung (Offset-Änderung) des Trägersignals den Aussteue­ rungsbereich des Wandlers erheblich einschränken oder sogar zur Übersteuerung führen. Die erfindungsgemäße Offset-Regelung sorgt für eine konstante Lage (konstanter Offset) des Trägersignals, wodurch der volle Aussteuerungsbereich des Wandlers erhalten bleibt.
Die Erfindung geht davon aus, daß der Offset des Trägersignals über die Lage der Diracimpulse (Zählergebnisse) bestimmt werden kann. Durch eine Regelung wird dem sinusförmigen Trägersignal ein Gleichanteil überlagert, so daß die Abstände der Diracimpulse, wenn kein Eingangssignal anliegt, gleich groß sind. Sind die Abstände der Diracimpulse (Zählergebnisse) gleich groß, so entspricht der Gleichanteil des Trägersignals (Offset) genau der Schaltschwelle des Komparators (CMOS-Gatters), und der Wandler kann bis zur Höhe des Sinussignals ausgesteuert werden (max. Aussteuerungs­ bereich). Wenn kein Eingangssignal anliegt, kann an Hand der kleinsten Differenz zweier Zählergebnisse der Offset ermittelt werden. Zuvor sollte allerdings die Phasenlage (Phasen-Offset) des Trägersignals in Bezug zum Systemtakt bestimmt werden, so daß eine Offset-Bestimmung mit Vorzeichen (+/-) möglich wird. Phasenlage des Trägersignals kann ebenfalls mittels der Zählergebnisse errechnet werden. Dazu muß z. B. das Startsignal für die beiden Zähler (Fig. 5) so verschoben werden, daß der erste Zähler (Zähler a, Fig. 5) durch z. B. eine abfallende Flanke des Komparators (CMOS-Gatters) gestoppt wird. Anschließend kann dann aus den gemittelten Werten zweier benachbarter Zählergebnisse mit kleinstem Abstand die Phasenlage ermittelt werden. Eine Phasengenauigkeit von 10° reicht im Allgemeinen aus.
Der gesamte Kalibriervorgang, sowohl für den Gleichanteil-Offset als auch für den Phasen-Offset des Trägersignals läßt sich mit einem einfachen Controller oder durch Logik realisieren. Die zu überlagernde Gleichspannung für die Offset-Regelung kann dabei mit einem einfachen DA-Wandler, z. B. einem Sigma-Delta-DA-Wandler (Pulsdauermodulator) erzeugt werden.
Ein Ausführungsbeispiel der Erfindung ist in Fig. 4 dargestellt. Sie zeigt ein Blockschaltbild des AD- Wandlers mit den wesentlichen Komponenten für die Offset-Regelung. Der Offset-Controller erhält zunächst seine Eingangsdaten von den HF-Zählern. Als erstes verschiebt dann der Offset-Controller die Phase des Sinussignals solange, bis z. B. nach dem Startsignal für die Zähler (Fig. 5) der Zähler a durch eine abfallende Flanke des Gatters gestoppt wird und die zwei folgenden gemittelten Zählerwerte der korrekten Phasenlage entsprechen. Anschließend wird dann an Hand der Zählergebnisse eine geeignete Korrekturspannung mit dem DA-Wandler erzeugt, so daß die "Low" und "High" Zeiten des Gatters gleich lang sind. Dies bedeutet dann, daß der Gleichanteil des Sinussignals dem Schwellwert des Gatters entspricht. Im Normalfall läuft dieser gesamte Kalibriervorgang ohne Eingangssignal ab. Soll dieser Kalibriervorgang während des normalen Betriebes mit einem Eingangssignal gestartet werden, so müssen dann die Korrekturen mit statistischen Methoden ermittelt werden.

Claims (2)

1. AD-Wandler nach dem Verfahren aus der Patentschrift DE 43 33 908, dadurch gekennzeichnet, daß der Gleichanteil des Referenzsignals (Sinussignals, Trägersignals) an Hand der Zählergebnisse der beiden Zähler ermittelt wird und durch Überlagerung einer Gleichspannung mit dem Trägersignal der Gleichanteil des Trägersignals so verschoben wird, das die Differenz zweier beliebiger, benachbarter Zählergebnisse immer gleich groß ist.
2. Offset Korrekturverfahren nach Anspruch 1, dadurch gekennzeichnet, daß vor der Offset- Korrektur des Gleichanteils eine Phasenkorrektur des Trägersignals erfolgt, und die Phasenlage des Trägersignals gegenüber dem Systemtakt aus den Zählergebnissen ermittelt wird.
DE1999136039 1999-07-30 1999-07-30 Automatische Offset-Korrektur für einen AD-Wandler entsprechend der Patentschrift Withdrawn DE19936039A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE1999136039 DE19936039A1 (de) 1999-07-30 1999-07-30 Automatische Offset-Korrektur für einen AD-Wandler entsprechend der Patentschrift
AU64259/00A AU6425900A (en) 1999-07-30 2000-06-27 Automatic offset compensation for an analog-digital converter according to patent document de 43 33 908
DE10082248T DE10082248D2 (de) 1999-07-30 2000-06-27 Automatische Offset-Korrektur für einen AD-Wandler
PCT/DE2000/002089 WO2001010032A1 (de) 1999-07-30 2000-06-27 Automatische offset-korrektur für einen ad-wandler entsprechend der patentschrift de 43 33 908

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1999136039 DE19936039A1 (de) 1999-07-30 1999-07-30 Automatische Offset-Korrektur für einen AD-Wandler entsprechend der Patentschrift

Publications (1)

Publication Number Publication Date
DE19936039A1 true DE19936039A1 (de) 2001-02-01

Family

ID=7916717

Family Applications (2)

Application Number Title Priority Date Filing Date
DE1999136039 Withdrawn DE19936039A1 (de) 1999-07-30 1999-07-30 Automatische Offset-Korrektur für einen AD-Wandler entsprechend der Patentschrift
DE10082248T Ceased DE10082248D2 (de) 1999-07-30 2000-06-27 Automatische Offset-Korrektur für einen AD-Wandler

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE10082248T Ceased DE10082248D2 (de) 1999-07-30 2000-06-27 Automatische Offset-Korrektur für einen AD-Wandler

Country Status (3)

Country Link
AU (1) AU6425900A (de)
DE (2) DE19936039A1 (de)
WO (1) WO2001010032A1 (de)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05167450A (ja) * 1991-12-10 1993-07-02 Sankyo Seiki Mfg Co Ltd アナログ・デジタル変換回路
DE4333908C2 (de) * 1993-10-05 1995-09-07 Christoph Braun Verfahren zur Analog-Digital-Wandlung

Also Published As

Publication number Publication date
DE10082248D2 (de) 2001-10-18
AU6425900A (en) 2001-02-19
WO2001010032A1 (de) 2001-02-08

Similar Documents

Publication Publication Date Title
EP2087596B1 (de) Messverstärkungsvorrichtung und -verfahren
WO1980001206A1 (en) Process for measuring electric power
DE3533467C2 (de) Verfahren und Anordnung zum störsicheren Erkennen von in Datensignalen enthaltenen Daten
EP1088396A1 (de) Einrichtung zur schnellen d/a-wandlung von pwm-signalen
EP0771422A1 (de) Verfahren zum messen des phasenjitters eines datensignals
DE3214978C2 (de)
DE19936039A1 (de) Automatische Offset-Korrektur für einen AD-Wandler entsprechend der Patentschrift
DE102014204518A1 (de) Schaltungsanordnung, Analog-Digital-Wandler, Gradientenverstärker und Verfahren zur Unterdrückung von Offset, Offsetdrift und 1/f-Rauschen einer der Analog-Digital-Konvertierung
DE69101438T2 (de) Analog-digitalumsetzer.
EP1769289B1 (de) Verfahren und vorrichtung zur hochgenauen digitalen messung eines analogsignals
EP2190121B1 (de) Mehrkanaliger AD-Wandler
DE69123397T2 (de) Integrierender Spannung-Frequenzwandler
DE2952311A1 (de) Verfahren und vorrichtung zum umsetzen einer messspannung in einen digitalen wert
DE3041954A1 (de) Analog-digital-umsetzer
EP0236956B1 (de) Schaltung zur digitalen Kompensation eines determinierten Störsignals
DE3926201C1 (en) Unit for demodulating binary FM signal on narrow band channel - obtains binary number by subtraction for uses as duration signal using counters
DE102011007033A1 (de) Verfahren zur Entsörung eines Abtastprozesses sowie Vorrichtung zur Durchführung des Verfahrens
DE19626226C2 (de) Verfahren und Anordnung zum Erzeugen von Gebührenimpulsen in einer Telefonanlage
EP0141122B1 (de) Schaltungsanordnung zur Messung Kurzer Zeit
DE3205683C2 (de) Anordnung zum Umsetzen einer Meßspannung unter Beibehaltung ihrer Frequenz auf konstante Amplitude
EP0016256B1 (de) Schaltungsanordnung zum Korrigieren von Schrittverzerrungen bei einer Übertragung von Daten mit Frequenzmodulation
DE4142339C2 (de) Verfahren und Schaltungsanordnung zum Umsetzen von spannungsmodulierten Eingangssignalen in Datensignale
DE2145886C2 (de) Sprachgeschützter frequenzselektiver Zeichenempfänger für Fernmelde-, insbesondere Fernsprechanlagen
DE3729839C2 (de)
WO1997024852A2 (de) Verfahren und anordnung zum erkennen von gebührenimpulsen in einer telefonanlage

Legal Events

Date Code Title Description
8143 Withdrawn due to claiming internal priority