DE4223280A1 - Schaltkreistraeger-baueinheit und verfahren zu deren herstellung - Google Patents

Schaltkreistraeger-baueinheit und verfahren zu deren herstellung

Info

Publication number
DE4223280A1
DE4223280A1 DE4223280A DE4223280A DE4223280A1 DE 4223280 A1 DE4223280 A1 DE 4223280A1 DE 4223280 A DE4223280 A DE 4223280A DE 4223280 A DE4223280 A DE 4223280A DE 4223280 A1 DE4223280 A1 DE 4223280A1
Authority
DE
Germany
Prior art keywords
circuit carrier
electrode
solder
voltage
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE4223280A
Other languages
English (en)
Inventor
Hisashi Atarashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of DE4223280A1 publication Critical patent/DE4223280A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0212—Resin particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0215—Metallic fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

Die vorliegende Erfindung betrifft allgemein Stromkreis- (bzw. Schaltkreis-)­ Träger-Baueinheiten und insbesondere eine Schaltkreisträger-Baueinheit, die mittels einer Vorderseite-nach-unten-Verbindung zusammengefügt ist, sowie ein Verfahren zur Herstellung einer solchen Baueinheit.
Üblicherweise wird eine von IBM Inc. entwickelte, allgemein bekannte Technik, bei der Lötmetall-Dämpfer eingesetzt werden, als Verfahren zur Installation von blanken Halbleiter-Chips auf verschiedenen Schaltungsplatten bzw. -bret­ tern verwendet (die sogenannte C4-(controlled collapse chip connection)-Ver­ bindungsmethode von L.F. Miller: IBM Journal of Research and Development, Band 13 (1969), Seite 239). Diese Technik wird in Verbindung mit Fig. 5 be­ schrieben.
Gemäß Fig. 5 umfaßt eine Schaltkreisträger-Baueinheit 1 einen Halbleiter- Chip 3 und eine Schaltplatte 5. In dem Halbleiter-Chip 3 ist ein elektronischer Schaltkreis ausgebildet und dieser elektronische Schaltkreis ist mit einer Chipelektrode 7 verbunden. In der Schaltplatte 5 sind Schaltmuster bzw. Ver­ kabelungsmuster gebildet und die Schaltmuster sind mit einer Trägerelektrode 11 verbunden, um so mit äußeren elektronischen Teilen verbunden zu sein.
Die Chipelektrode 7 und die Trägerelektrode 11 sind durch einen Lötmetall­ dämpfer 9 verbunden. Genauer gesagt ist der Halbleiter-Chip 3 mit der Schal­ tungsplatte 5 mittels einer Vorderseite-nach-unten-Verbindung verbunden.
Bei drastischen Temperaturänderungen neigt jedoch eine zwischen der Chip­ elektrode 7 und der Trägerelektrode 11 hergestellte Verbindung zur Fehlerhaf­ tigkeit. In anderen Worten bewirkt eine thermische Spannung, die aus dem Un­ terschied der thermischen Ausdehnungskoeffizienten oder dem Unterschied der Young-Moduli zwischen dem Halbleiter-Chip 3, der Schaltplatte 5 und dem Lötmetalldämpfer 9 herrührt, daß der Lötmetalldämpfer 9 zerbricht, wobei manchmal der Lötmetalldämpfer 9 und die Elektroden 7 und 11 voneinander getrennt werden.
Als eine mögliche Technik zur Behebung dieses Nachteils wird die Versiegelung bzw. Abdichtung der Zwischenfläche zwischen dem Halbleiter-Chip 3 und der Schaltplatte 5 mit Epoxyharz, das einen thermischen Ausdehnungskoeffizien­ ten im wesentlichen gleich dem Lötmetalldämpfer 9 besitzt, in Betracht gezo­ gen. Folglich wird verhindert, daß die thermische Spannung sich auf dem Löt­ metalldämpfer konzentriert, so daß das oben erwähnte Versagen nicht auftritt. Diese Technik ist jedoch nachteilig hinsichtlich des erforderlichen Zeitraums für die Entwicklung des Epoxyharzes und der beinhalteten Materialkosten.
Eine andere Technik zur Lösung des Problems der fehlerhaften Verbindung wird von M. Masuda et al. in Proceedings of 1989 International Electronic Ma­ nufacturing Technology Symposium (1989), Seite 57, vorgeschlagen. Diese Technik wird in Verbindung mit den Fig. 6 bis 8 beschrieben.
Gemäß dieser Technik werden spannungsabsorbierende Kugeln 21 zwischen einer Chipelektrode 17 und einer Trägerelektrode 19 angeordnet. Die spannungsabsorbierende Kugel 21, wie in Fig. 7 gezeigt, ist aus einer elastischen Po­ lymerkugel 23 mit einer Goldplattierung 25 hergestellt. Da die Polymerkugeln 23 eine erzeugte thermische Spannung absorbieren, wird daher die Verbindung zwischen der Chipelektrode 17 und der Trägerelektrode 19 nicht fehlerhaft.
In Fig. 6 zeigen 13 einen Halbleiterchip und 15 eine Leiterplatte.
Die in Fig. 6 gezeigte Technik ist jedoch darin nachteilig, daß der Verbindungswiderstand zwischen der Chipelektrode 17 und der Trägerelektrode 19 mehr als 0,1 bis 1 Ω beträgt, da die spannungsabsorbierenden Kugeln 21 nicht metallur­ gisch mit den Elektroden 17, 19 verbunden sind, sondern mit deren Oberflä­ chen über einen Kleber 27, wie gemäß dieser Technik in Fig. 8 gezeigt, in Berüh­ rung stehen.
Die vorliegende Erfindung sieht eine Lösung dieser herkömmlichen Nachteile vor. Ein Ziel der vorliegenden Erfindung ist es, eine Schaltkreisträger-Bauein­ heit vorzusehen, welche eine Verringerung des Verbindungswiderstands zwi­ schen beiden Elektroden erlaubt, jedoch keinem Versagen der Verbindung zwi­ schen den Elektroden aufgrund einer thermischen Spannung unterliegt.
Ein anderes Ziel der vorliegenden Erfindung ist es, ein Verfahren zur Herstel­ lung einer Schaltkreisträger-Baueinheit vorzusehen, welches eine Verringe­ rung des Verbindungswiderstands zwischen beiden Elektroden erlaubt, jedoch keinem Versagen der Verbindung zwischen beiden Elektroden aufgrund einer thermischen Spannung unterliegt.
Gemäß einem Aspekt betrifft die vorliegende Erfindung eine Schaltkreisträger- Baueinheit, umfassend einen ersten Schaltkreisträger mit einer darauf gebil­ deten, ersten Elektrode, einen zweiten Schaltkreisträger mit einer darauf gebil­ deten, zweiten Elektrode und eine zwischen der sich gegenüberliegenden er­ sten Elektrode und zweiten Elektrode angeordnete spannungsabsorbierende Einrichtung zur Absorption von Spannung, welche durch den Unterschied in den thermischen Ausdehnungskoeffizienten zwischen dem ersten Schaltkreis­ träger und dem zweiten Schaltkreisträger verursacht wird, wobei die span­ nungsabsorbierende Einrichtung wenigstens auf ihrer Oberfläche eine leitende Schicht aufweist, welche leitende Schicht metallurgisch mit der ersten und der zweiten Elektrode verbunden ist.
Gemäß einem zweiten Aspekt betrifft die vorliegende Erfindung ein Verfahren zur Herstellung einer Schaltkreisträger-Baueinheit, umfassend die Stufen: An­ ordnen einer spannungsabsorbierenden Einrichtung, auf deren Oberfläche ein Lötmetall angeordnet ist und welche aus einem Polymermaterial aufgebaut ist, auf einer ersten Elektrode, die auf einem ersten Schaltkreisträger ausgebildet ist, Herstellen eines zweiten Schaltkreisträgers mit einer darauf ausgebildeten, zweiten Elektrode, Anordnen des zweiten Schaltkreisträgers derart, daß die zweite Elektrode auf der spannungsabsorbierenden Einrichtung positioniert ist, und mindestens teilweises Schmelzen des Lötmetalls durch Unterdrucksetzen und Erhitzen der spannungsabsorbierenden Einrichtung und metallurgisches Ver­ binden des geschmolzenen Lötmetalls mit der ersten und der zweiten Elektrode.
Gemäß dem ersten Aspekt der vorliegenden Erfindung ist die spannungsabsor­ bierende Einrichtung vorgesehen, um die durch den Unterschied in den thermi­ schen Ausdehnungskoeffizienten zwischen dem ersten Schaltkreisträger und dem zweiten Schaltkreisträger verursachte Spannung zu absorbieren. Wenn daher thermische Spannung auf die Verbindung zwischen der ersten Elektrode und der zweiten Elektrode einwirkt, absorbiert die spannungsabsorbierende Einrichtung die thermische Spannung, so daß daher die Verbindung nicht feh­ lerhaft ist bzw. wird.
Das spannungsabsorbierende Teil besitzt wenigstens auf seiner Oberfläche ei­ ne leitende Schicht, wobei die leitende Schicht metallurgisch mit der ersten und der zweiten Elektrode verbunden ist. Hierbei kann der elektrische Widerstand der Verbindung verringert werden, verglichen mit dem Fall, bei dem eine Ver­ bindung zwischen der ersten und der zweiten Elektrode mittels eines Klebers hergestellt ist.
Die Baueinheit gemäß dem ersten Aspekt der Erfindung kann nach dem Verfah­ ren gemäß dem zweiten Aspekt der vorliegenden Erfindung hergestellt werden.
Der erste und der zweite Schaltkreisträger beinhalten neben dem Träger mit ei­ nem darauf gebildeten elektrischen Schaltkreis eine Schaltplatte, wie etwa eine gedruckte Leiterplatte, eine flexible gedruckte Schaltung und eine keramische Schaltplatte.
Die vorgenannten und weiteren Ziele, Merkmale, Aspekte und Vorteile der vorlie­ genden Erfindung werden anhand der folgenden detaillierten Beschreibung der Erfindung in Verbindung mit den Zeichnungen näher erläutert. In den Zeich­ nungen zeigt
Fig. 1 eine Querschnittsansicht, welche eine Schaltkreisträger-Baueinheit gemäß einer Ausführungsform der vorliegenden Erfindung zeigt;
Fig. 2 eine Querschnittsansicht, welche eine bei einer Ausführungsform der vorliegenden Erfindung verwendete, spannungsabsorbierende Kugel zeigt;
Fig. 3 eine Querschnittsansicht, welche eine Chipelektrode zur Anwendung in einer Ausführungsform der vorliegenden Erfindung zeigt;
Fig. 4 eine vergrößerte Querschnittsansicht, welche die Verbindung zwi­ schen einer Chipelektrode und einer Trägerelektrode gemäß einer Ausführungsform der vorliegenden Erfindung zeigt;
Fig. 5 eine Querschnittsansicht, welche ein Beispiel einer herkömmlichen Schaltkreisträger-Baueinheit zeigt;
Fig. 6 eine Querschnittsansicht, welche ein anderes Beispiel einer her­ kömmlichen Schaltkreisträger-Baueinheit zeigt;
Fig. 7 eine perspektivische Ansicht, welche eine in Fig. 6 einer herkömmli­ chen Schaltkreisträger-Baueinheit verwendete, spannungsabsorbie­ rende Kugel zeigt; und
Fig. 8 eine vergrößerte Querschnittsansicht, welche die Verbindung zwi­ schen einer Chipelektrode und einer Trägerelektrode gemäß einer an­ deren Ausführungsform einer herkömmlichen Schaltkreisträger- Baueinheit zeigt.
Fig. 1 ist eine Querschnittsansicht, welche eine Schaltkreisträger-Baueinheit gemäß einer Ausführungsform der vorliegenden Erfindung zeigt. Die Schalt­ kreisträger-Baueinheit 31 umfaßt einen Halbleiterchip 33 und eine Schalt­ kreisplatte 35. Der Halbleiterchip 33 besitzt einen darauf gebildeten elektroni­ schen Schaltkreis, wobei der elektronische Schaltkreis mit der Chipelektrode 37 verbunden ist. Die Schaltplatte 35 besitzt darauf ausgebildete Schaltmu­ ster, wobei die Schaltmuster mit einer Trägerelektrode 41 verbunden sind.
Wie in Fig. 3 gezeigt, ist die Chipelektrode 37 aus einer Schicht aus einem lötba­ ren Metall (Metall mit einer Affinität für Lötmetall) 53, wie etwa Au, Cu, Ni oder dergleichen, einer Diffusionssperr-Metallschicht 55, wie etwa Ti-W, Ti, Cr oder dergleichen, und einer Metallschicht 57 aus Al-Si, Al-Si-Cu oder dergleichen in dieser Reihenfolge von der obersten Schicht her gebildet. Die Metallschicht 57 ist mit einer in dem Halbleiterchip 33 gebildeten Zwischenverbindungsschicht verbunden. Die Diffusionssperr-Metallschicht 55 ist eine Schicht, die verhin­ dert, daß Atome in der lötbaren Metallschicht 53 in den elektrischen Schalt­ kreis in dem Chip diffundieren. Die in Fig. 1 gezeigte Trägerelektrode 41 besteht aus einem lötbaren Metall, wie etwa Au, Cu, Ni oder dergleichen. Die Anschluß­ flächen für die Zwischenverbindung sind aus lötbaren Metallen hergestellt. Da in der Schaltplatte 35 kein elektronischer Schaltkreis ausgebildet ist, ist darin keine Diffusionssperr-Metallschicht vorgesehen.
Die spannungsabsorbierende Kugel 43 wird durch Plattieren eines eutekti­ schen Pb-Sn-Lötmetalls 49 auf die Oberfläche einer Polymerkugel 45, die aus Styrol, Divinylbenzol oder dergleichen polymerisiert worden ist, wie in Fig. 2 ge­ zeigt, gebildet. Die Polymerkugel 45 absorbiert eine erzeugte thermische Span­ nung, so daß daher die Verbindung zwischen der Chipelektrode 37 und der Trä­ gerelektrode 41 nicht fehlerhaft ist bzw. wird.
Wie in Fig. 4 gezeigt, sind das eutektische Pb-Sn-Lötmetall 49, die Trägerelek­ trode 41 und die lötbare Metallschicht 53 metallurgisch miteinander verbun­ den. Dies ermöglicht es, den elektrischen Widerstand der Zwischenverbindung zwischen der Chipelektrode 37 und der Trägerelektrode 41 zu reduzieren. Die lötbaren Metalle für die Elektroden 37 und 41 sollten in Abhängigkeit des Mate­ rials des Lötmetalls geändert werden.
Tabelle 1 zeigt die Beziehung zwischen Materialien für die Hybrid-Mikroelektro­ nik, d. h. lötbaren Metallen, wie hierin verwendet, und den Bestandteilselemen­ ten des Lötmetalls. Aus den Kombinationen von Metallen, welche von oben nach unten beschrieben werden, und Metallen, die von links nach rechts beschrie­ ben werden, werden als Legierungszusammensetzungen beschriebene Kombi­ nationen verwendet. Diese Tabelle ist aus "Hybrid Microelectronics Handbook" (1989, Kogyochosakai) Herg. Hybrid Microelectronics Association, Seite 790, in Japanisch, entnommen.
Tabelle 1
Die spannungsabsorbierende Kugel 43 sollte auf der Trägerelektrode 41 oder der Chipelektrode 37 angeordnet sein, wobei es für die selektive Anordnung der spannungsabsorbierenden Kugel 43 drei Techniken gibt, beispielsweise auf der Chipelektrode 37 in dem Halbleiterchip 33. Dies appliziert die selektive Anord­ nung der Kugel auf der Trägerelektrode 41 in dem Schaltkreisträger 35.
  • 1) Wie von M. Masuda et al. in Proceedings of 1989 International Electronic Manufacturing Technology Symposium (1989), Seite 57 vorgestellt und wie vor­ angehend als herkömmliches Beispiel beschrieben, wird die spannungsabsor­ bierende Kugel 43 in ein wärmehärtendes Harz oder lichthärtendes Harz eingemischt und die Mischung lediglich auf die Trägerelektrode 41 mittels eines Druckverfahrens vorgesehen. In diesem Fall fungiert das wärmehärtende Harz oder das lichthärtende Harz als Versiegelung bzw. Dichtung für die Zwischen­ fläche zwischen dem Halbleiterchip 33 und der Schaltungsplatte 35.
  • 2) Wie in JP-A-01-2 27 444 und JP-A-02-23 623 beschrieben, wird eine licht­ härtende Harzschicht mit einer kleineren Dicke als der Durchmesser der span­ nungsabsorbierenden Kugel 43, welche vorausgehend auf die Oberfläche eines Halbleiterwafers aufgetragen worden ist, einer Ultraviolett-Belichtung durch eine Maske unterzogen und die spannungsabsorbierende Kugel 43 nur auf der Chipelektrode 37 vorgesehen, wobei man sich den Unterschied in der Klebe­ kraft des lichthärtenden Harzes zwischen dem bestrahlten Teil und dem nicht­ bestrahlten Teil zunutze macht. In diesem Fall fungiert das lichthärtende Harz ebenso als Versiegelung bzw. Dichtung für die Zwischenfläche zwischen dem Halbleiterchip 33 und der Schaltungsplatte 35.
  • 3) Wie in "Proceedings of the 6th International Microelectronics Conference (1990)" von M. Kinoshita et al., Seite 243, beschrieben, wird die spannungsab­ sorbierende Kugel 43 nur auf der Chipelektrode 37 unter Anwendung einer Me­ tallmaske vorgesehen.
Wenn beispielsweise die spannungsabsorbierenden Kugeln 43 mit einem Durchmesser von 10 µm auf der Chipelektrode 37 unter Anwendung der Metho­ de 2) angeordnet würden, wären bei dem Halbleiterchip 33 mit einer Elektrode eines Durchmessers von 80 µm etwa 30 bis 40 spannungsabsorbierende Kugeln angeordnet. Die in Fig. 1 gezeigte Schaltkreisträger-Baueinheit 31 wurde durch Verbinden des Halbleiterchips 33 und der Schaltungsplatte 35 durch Unter­ drucksetzen und Erhitzen unter Anwendung einer Flip-Chip-Verbindungsvor­ richtung vorgesehen. Eine Last von 6 kgf und 200°C sind geeignete Bedingun­ gen für das Unterdrucksetzen und Erhitzen im Falle eines 13 mm×6 mm-Halb­ leiterchips 33 mit 200 Chipelektroden 37.
Obwohl der Halbleiterchip mit der Schaltungsplatte mittels einer Vorderseite- nach-unten-Verbindung bei dieser Ausführungsform verbunden ist, können die Halbleiterchips durch Vorderseite-nach-unten-Verbindung verbunden werden.
Die Größe der Polymerkugel kann willkürlich gewählt werden, wobei eine Poly­ merkugel, die im wesentlichen gleich groß wie eine Elektrode ist, verwendet werden kann.
Weiterhin kann der Elastizitätsmodul der Polymerkugel geändert werden durch Ändern des Polymerisationsgrads, wobei eine Polymerkugel mit einem optima­ len Elastizitätsmodul in Abhängigkeit der beim Verbinden erforderlichen Druckkraft verwendet werden kann.
Obwohl bei der vorliegenden Ausführungsform die spannungsabsorbierende Kugel eine Kugelform besitzt, kann jede Form verwendet werden, sofern sie thermische Spannung absorbieren und für die metallurgische Zwischenverbindung verwendet werden kann.
Obwohl bei der vorliegenden Ausführungsform die spannungsabsorbierende Kugel aus einer Polymerkugel und einem eutektischen Pb-Sn-Lötmetall herge­ stellt ist, kann ein einziges Material verwendet werden, wenn es metallurgisch mit den Elektroden verbunden werden und thermische Spannung absorbieren kann.
Wie vorangehend beschrieben, wird gemäß der vorliegenden Erfindung eine Verbindung aufgrund thermischer Spannung in einer Schaltkreisträger-Bau­ einheit, wobei die Verbindung durch Vorderseite-nach-unten-Verbindung her­ gestellt worden ist, nicht fehlerhaft. Weiterhin kann der elektrische Widerstand des Verbindungsteils verringert werden.
Obwohl die vorliegende Erfindung im einzelnen beschrieben und veranschau­ licht worden ist, ist es offensichtlich, daß dies nur beispielhaft und ohne die Er­ findung zu beschränken erfolgt ist, wobei der Umfang der Erfindung durch die Ansprüche beschrieben ist.

Claims (9)

1. Schaltkreisträger-Baueinheit (31) umfassend:
einen ersten Schaltkreisträger (33) mit einer darauf gebildeten, ersten Elektro­ de (37);
einen zweiten Schaltkreisträger (35) mit einer darauf gebildeten, zweiten Elek­ trode (41); und
eine zwischen der sich gegenüberliegenden ersten Elektrode (37) und zweiten Elektrode (41) angeordnete spannungsabsorbierende Einrichtung (43) zur Ab­ sorption von Spannung, welche durch den Unterschied in den thermischen Ausdehnungskoeffizienten zwischen dem ersten Schaltkreisträger (33) und dem zweiten Schaltkreisträger (35) verursacht wird,
wobei die spannungsabsorbierende Einrichtung (43) wenigstens auf ihrer Oberfläche eine leitende Schicht (49) aufweist, welche leitende Schicht (49) me­ tallurgisch mit der ersten und der zweiten Elektrode (37, 41) verbunden ist.
2. Schaltkreisträger-Baueinheit (31) nach Anspruch 1, dadurch gekenn­ zeichnet, daß die leitende Schicht (49) ein Lötmetall umfaßt.
3. Schaltkreisträger-Baueinheit (31) nach Anspruch 1, dadurch gekenn­ zeichnet, daß die spannungsabsorbierende Einrichtung (43) ein Polymerma­ terial (45) umfaßt.
4. Schaltkreisträger-Baueinheit (31) nach Anspruch 3, dadurch gekenn­ zeichnet, daß das Polymermaterial (45) ein Styrolpolymer oder ein Divinylben­ zolpolymer umfaßt.
5. Schaltkreisträger-Baueinheit (31) nach Anspruch 2, dadurch gekenn­ zeichnet, daß das Lötmetall (49) ein eutektisches Pb-Sn-Lötmetall umfaßte.
6. Schaltkreisträger-Baueinheit (31) nach Anspruch 2, dadurch gekenn­ zeichnet, daß die erste Elektrode (37) auf ihrer Oberfläche eine lötbare Metallschicht (53) umfaßt, die metallurgisch mit dem Lötmetall (49) verbunden ist.
7. Schaltkreisträger-Baueinheit (31) nach Anspruch 6, dadurch gekenn­ zeichnet, daß die erste Elektrode (37) eine unterhalb der lötbaren Metall­ schicht (53) angeordnete, leitende Diffusionssperrschicht (55) umfaßt zur Ver­ hinderung der Diffusion der Atome des lötbaren Metalls in den Stromkreis auf dem ersten Schaltkreisträger (33).
8. Schaltkreisträger-Baueinheit (31) nach Anspruch 7, dadurch gekenn­ zeichnet, daß auf dem ersten Schaltkreisträger (33) ein elektronischer Schalt­ kreis ausgebildet ist.
9. Verfahren zur Herstellung einer Schaltkreisträger-Baueinheit (31), um­ fassend die Stufen:
Anordnen einer spannungsabsorbierenden Einrichtung (43), auf deren Ober­ fläche ein Lötmetall (49) angeordnet ist und welche aus einem Polymermaterial (45) aufgebaut ist, auf einer ersten Elektrode (37), die auf einem ersten Schalt­ kreisträger (33) ausgebildet ist;
Herstellen eines zweiten Schaltkreisträgers (35) mit einer darauf ausgebilde­ ten, zweiten Elektrode (41);
Anordnen des zweiten Schaltkreisträgers (35) derart, daß die zweite Elektrode (41) auf der spannungsabsorbierenden Einrichtung (43) positioniert ist; und
mindestens teilweises Schmelzen des Lötmetalls (49) durch Unterdrucksetzen und Erhitzen der spannungsabsorbierenden Einrichtung (43) und metallurgi­ sches Verbinden des geschmolzenen Lötmetalls (49) mit der ersten und der zweiten Elektrode (37, 41).
DE4223280A 1991-07-16 1992-07-15 Schaltkreistraeger-baueinheit und verfahren zu deren herstellung Withdrawn DE4223280A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3175113A JPH0521519A (ja) 1991-07-16 1991-07-16 半導体装置

Publications (1)

Publication Number Publication Date
DE4223280A1 true DE4223280A1 (de) 1993-01-21

Family

ID=15990503

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4223280A Withdrawn DE4223280A1 (de) 1991-07-16 1992-07-15 Schaltkreistraeger-baueinheit und verfahren zu deren herstellung

Country Status (2)

Country Link
JP (1) JPH0521519A (de)
DE (1) DE4223280A1 (de)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0689240A1 (de) * 1994-05-06 1995-12-27 Industrial Technology Research Institute Lötstruktur und Verfahren zur Herstellung
FR2722916A1 (fr) * 1994-02-22 1996-01-26 Nec Corp Element de connexion et procede de connexion mettant en oeuvre cet element
EP0753990A1 (de) * 1995-07-13 1997-01-15 Thomson-Csf Verbindungsvorrichtung und Verbindungsverfahren
EP0818812A1 (de) * 1995-06-23 1998-01-14 Industrial Technology Research Institute Verbindungskonstruktion und Herstellungsverfahren dafür
EP0827190A2 (de) * 1994-06-24 1998-03-04 Industrial Technology Research Institute Höckerstruktur und Verfahren zu deren Herstellung
WO1998038676A1 (en) * 1997-02-27 1998-09-03 Nokia Mobile Phones Limited Method and arrangement for attaching a component
WO1999049536A1 (en) * 1998-03-24 1999-09-30 Raytheon Company Stacked electrical circuit having an improved interconnect and alignment system

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100349896B1 (ko) * 1994-12-28 2002-12-26 삼성에스디아이 주식회사 집적회로칩의실장구조체및그실장방법
KR100376044B1 (ko) * 1999-05-13 2003-03-15 한오근 반도체 패키지의 솔더 및 이를 이용한 반도체 패키지
WO2008065926A1 (fr) 2006-11-28 2008-06-05 Panasonic Corporation Structure de montage de composant électronique et procédé de fabrication correspondant

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4667219A (en) * 1984-04-27 1987-05-19 Trilogy Computer Development Partners, Ltd. Semiconductor chip interface
US4680226A (en) * 1985-01-28 1987-07-14 Sharp Kabushiki Kaisha Heat sensitive type adhesive connector
US4902857A (en) * 1988-12-27 1990-02-20 American Telephone And Telegraph Company, At&T Bell Laboratories Polymer interconnect structure
JPH02180036A (ja) * 1988-12-29 1990-07-12 Sharp Corp 電極の形成方法
EP0385787A2 (de) * 1989-03-01 1990-09-05 Sharp Kabushiki Kaisha Verfahren zum Herstellen von Verbindungselektroden

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4667219A (en) * 1984-04-27 1987-05-19 Trilogy Computer Development Partners, Ltd. Semiconductor chip interface
US4680226A (en) * 1985-01-28 1987-07-14 Sharp Kabushiki Kaisha Heat sensitive type adhesive connector
US4902857A (en) * 1988-12-27 1990-02-20 American Telephone And Telegraph Company, At&T Bell Laboratories Polymer interconnect structure
JPH02180036A (ja) * 1988-12-29 1990-07-12 Sharp Corp 電極の形成方法
EP0385787A2 (de) * 1989-03-01 1990-09-05 Sharp Kabushiki Kaisha Verfahren zum Herstellen von Verbindungselektroden

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2722916A1 (fr) * 1994-02-22 1996-01-26 Nec Corp Element de connexion et procede de connexion mettant en oeuvre cet element
EP0689240A1 (de) * 1994-05-06 1995-12-27 Industrial Technology Research Institute Lötstruktur und Verfahren zur Herstellung
EP0827190A2 (de) * 1994-06-24 1998-03-04 Industrial Technology Research Institute Höckerstruktur und Verfahren zu deren Herstellung
EP0827190A3 (de) * 1994-06-24 1998-09-02 Industrial Technology Research Institute Höckerstruktur und Verfahren zu deren Herstellung
EP0818812A1 (de) * 1995-06-23 1998-01-14 Industrial Technology Research Institute Verbindungskonstruktion und Herstellungsverfahren dafür
EP0753990A1 (de) * 1995-07-13 1997-01-15 Thomson-Csf Verbindungsvorrichtung und Verbindungsverfahren
FR2736569A1 (fr) * 1995-07-13 1997-01-17 Thomson Csf Dispositif de connexion et procede de connexion
WO1998038676A1 (en) * 1997-02-27 1998-09-03 Nokia Mobile Phones Limited Method and arrangement for attaching a component
US6073829A (en) * 1997-02-27 2000-06-13 Nokia Mobile Phones Limited Method and arrangement for attaching a component
WO1999049536A1 (en) * 1998-03-24 1999-09-30 Raytheon Company Stacked electrical circuit having an improved interconnect and alignment system

Also Published As

Publication number Publication date
JPH0521519A (ja) 1993-01-29

Similar Documents

Publication Publication Date Title
DE69525697T2 (de) Halbleiteranordnung vom Filmträgertyp mit Anschlusshöcher
DE102006004788B4 (de) Halbleiterbauelement und Fertigungsverfahren für dieses
DE69113187T2 (de) Verfahren zur Herstellung einer elektronische Dünnschichtanordnung.
DE69432010T2 (de) Mit Lötkugeln Verbindensverfahren damit versehen
DE3685647T2 (de) Verbindungskontakte zwischen substraten und verfahren zur herstellung derselben.
DE60037057T2 (de) Halbleiterelement und Herstellungsverfahren dafür
DE69521954T2 (de) Herstellungsverfahren einer Halbleiterpackungsanordnung mit Chipumfang
DE69428819T2 (de) Verbindungsstruktur für elektronische Bauteile, welche Lötperlen mit Metallseelen enthalten
DE69634597T2 (de) Mehrschichtige leiterplatte, vorgefertigtes material für diese leiterplatte, verfahren zur herstellung einer mehrschichtigen leiterplatte, packung elektronischer bauelemente und verfahren zur herstellung vertikaler, elektrisch leitender verbindungen
WO1996016442A1 (de) Kernmetall-lothöcker für die flip-chip-technik
DE102015102528B4 (de) Ein Verfahren zum Verbinden eines Halbleiter-Package mit einer Platine und ein Halbleiter-Package
DE102013103465B4 (de) Anschlussstruktur mit reduzierter Spannung für integrierte Schaltungen
DE3330068A1 (de) Hybrid-integrierte schaltung und verfahren zur herstellung derselben
DE2424857A1 (de) Loetverbindung zwischen halbleiterchip und substrat
DE19907525A1 (de) Packung für einen integrierten Schaltkreis und Verfahren zum Herstellen eines Halbleiters
DE3824008A1 (de) Elektronische schaltung sowie verfahren zu deren herstellung
DE69704678T2 (de) Verfahren zum herstellen einer leiterplatteranordnung mit zinn/bleischicht
DE19637886B4 (de) Substrat für gedruckte Schaltungen und Verfahren zum Anlöten eines ersten und eines zweiten Bauteils an einem gedruckten Leitungsmuster auf einem Substrat
AT516750B1 (de) Verfahren zur Voidreduktion in Lötstellen
DE4223280A1 (de) Schaltkreistraeger-baueinheit und verfahren zu deren herstellung
DE69118308T2 (de) Verfahren zur Herstellung einer elektrischen Verbindung für eine integrierte Schaltung
DE4341867A1 (de) Verfahren zum Drucken eines Verbindungsmittels
DE68906160T2 (de) Gedruckte Schaltungsplatte.
EP0867932A2 (de) Verfahren zur Herstellung von Bonddrahtverbindungen
DE69426410T2 (de) Halbleitervorrichtung mit Lötstellen und Verfahren zur Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 23/50

8130 Withdrawal