DE4143612C2 - Isolierschicht-Halbleiterleistungsvorrichtung - Google Patents

Abstract

Die Erfindung betrifft eine Isolierschicht-Halbleiterleistungsvorrichtung mit einer Tyristorstruktur mit einer ersten Basisschicht (201, 210) eines ersten Leitfähigkeitstyps, einer zweiten Basisschicht (202) eines zweiten Leitfähigkeitstyps, die die erste Basisschicht (201, 210) berührt, einer ersten Emitterschicht (211) des zweiten Leitfähigkeitstyps, die die erste Basisschicht (201, 210) berührt, und einer zweiten Emitterschicht (203) des ersten Leitfähigkeitstyps, die die zweite Basisschicht (202) berührt. Eine erste Hauptelektrode (212) kontaktiert die erste Emitterschicht (211). Eine zweite Hauptelektrode (205) kontaktiert die zweite Emitterschicht (203). Eine erste isolierte MOS-Grabengatestruktur (207a) ist entweder auf der Seite der ersten Emitterschicht (211) oder der zweiten Emitterschicht (203) vorgesehen. Schließlich liegt eine Emitter-Kurzschlußstruktur entweder auf der Seite der ersten Emitterschicht (211) oder der zweiten Emitterschicht (203).

Description

Die Erfindung betrifft eine Isolierschicht-Halb­ leiterleistungsvorrichtung bzw. einen Isolierschicht- Thyristor mit verbesserter Abschaltleistung.

Es sind bereits verschiedene Arten von Isolier­ schicht-Thyristoren entwickelt worden, die zur Verrin­ gerung des Stromverbrauchs an ihren Gateelektroden aus­ gelegt sind.

B. Jayant Baliga, The MOS-Gated Emitter Switched Thyristor, IEEE Electron Device Letters, Vol. 11, Nr. 2, Februar 1990, Seiten 75 bis 77, beschreibt einen Isolierschicht-Thyristor dieser Art. Dieser Thyristor weist eine pnpn-Struktur, das heißt einen vierlagigen Aufbau, mit einer p-Anodenschicht, einer n-Basis­ schicht, einer p-Basisschicht und einer n-Emitter­ schicht auf. Er umfaßt ferner eine n-Sourceschicht, eine hochdotierte p-Schicht, eine Gateelektrode, eine Kathode und eine Anode.

Die n-Sourceschicht ist in der p-Basisschicht neben der n-Emitterschicht ausgebildet; sie wirkt als Emitter eines parasitären Thyristors. Zur Verhinderung des Latch-Up-Effekts, das heißt eines unerwünschten Sperrens, des parasitären Thyristors ist die die n-Sourceschicht kontaktierende hochdotierte p-Schicht ausgebildet. Die Gateelektrode ist auf einer Isolier­ schicht ausgebildet, die wiederum auf der p-Basis­ schicht, zwischen die n-Emitter- und die n-Source­ schicht eingefügt, geformt ist. Die Kathode ist so angeordnet, daß sie sowohl die n-Sourceschicht als auch die hochdotierte p-Schicht, nicht aber die n-Emitterschicht kontaktiert. Die Anode ist auf der p-Emitterschicht erzeugt.

Das Ein- und Abschalten dieses Isolierschicht-Thyristors erfolgt durch Änderung der an die Gateelektrode angeleg­ ten Spannung, um damit den sich zwischen der n-Source­ schicht und der n-Emitterschicht erstreckenden Kanal an- und abzuschalten (durchzuschalten und zu sperren).

Da die p-Basisschicht über die hochdotierte Schicht elektrisch mit der Kathode verbunden ist, tritt eine allgemein als "Kathodenkurzschluß" bekannte Erscheinung auf. Aufgrund des Kathodenkurzschlusses besitzt der Thyristor eine geringe Elektroneninjektionsleistung. Infolgedessen wird (ist) die Durchlaßspannung des Thyri­ stors hoch.

Die aus der p-Emitterschicht, der n-Basisschicht, der p-Basisschicht und der n-Sourceschicht gebildete pnpn- Struktur bildet einen parasitären Thyristor, während die aus der n-Emitterschicht, der p-Basisschicht und der n-Sourceschicht bestehende npn-Struktur einen parasitären Bipolartransistor darstellt. Sobald eines dieser para­ sitären Elemente zu arbeiten beginnt, ist es nicht mehr möglich, die Gateelektrode korrekt zu steuern. Die Abschaltleistung des Isolierschicht-Thyristors ist daher unvermeidlich sehr niedrig.

Ein Isolierschicht-Thyristor eines anderen Typs ist in H. R. Chang u. a., MOS Trench Gate Field-Controlled Thyristor, IEDM 89, S. 293-295, 1989, beschrieben. Dieser Isolierschicht-Thyristor weist ein eingegrabenes isolier­ tes Gate auf und ist eine Art eines sog. "statischen Induktions-(SI-)Thyristors".

Dieser Thyristor umfaßt eine n-(Typ-)Basisschicht und eine auf deren einer Hauptfläche geformte p-Anoden- (drain)schicht. In der anderen Hauptfläche der n-Basisschicht sind zwei in einem vorbestimmten Abstand voneinander angeordnete Rillen ausgebildet. In diesen Rillen ist ein isoliertes Gate geformt. Der zwischen den Rillen verlaufende Teil der n-Basisschicht ist der Kanalbereich des Thyristors. Auf dem Kanalbereich ist eine n-Kathoden(source)schicht erzeugt. In dem an der Außenseite einer der Rillen liegenden Teil der n-Basis­ schicht ist eine hochdotierte p-Wannenschicht zum Frei­ setzen von Löchern (Elektronenmangelstellen) ausgebildet. Eine Kathode kontaktiert sowohl eine n-Emitterschicht als auch die hochdotierte p-Wannenschicht. Auf der p-Anoden­ schicht ist eine Anode vorgesehen.

Dieser Thyristor ist vom Selbstleit-Typ (normally-on type); er bleibt durchgeschaltet bzw. leitend, bis eine Vorspannung an seine Gateelektrode angelegt wird. Zum Abschalten dieses Thyristors wird eine in bezug auf die Kathode negative Spannung an die Gateelektrode angelegt. Damit wird eine sich längs der Gateelektrode erstreckende Löcher-Aufspeicherschicht gebildet. Somit werden über diese Löcher-Aufspeicherschicht und die p-Wannenschicht Löcher von der n-Basisschicht zur Kathode freigesetzt. Der Löcher freisetzende Teil bildet einen pnp-Transistor. Dabei wird der sich zwischen den Rillen erstreckende Teil der n-Basisschicht verarmt, und die Elektronenbewegung von der n-Kathodenschicht in diesen Teil der n-Basis­ schicht wird gestoppt.

Ferner ist in H. R. Chang u. a., MOS Trench Gate Field- Controlled Thyristor, IEDM 89, S. 293-295, 1989, ein Isolierschicht-SI-Thyristor noch einer anderen Art beschrieben. Dieser Thyristor ist dreidimensional entwic­ kelt. Mit anderen Worten: Diodenbereiche, die gemeinsam als Stromstrecke wirken, wenn sie durchgeschaltet (EIN) sind, umfassen jeweils einen streifenförmigen Anodenbe­ reich und einen streifenförmigen Gatebereich. Am einen Ende der Diodenbereiche befindet sich ein Träger freiset­ zender Transistorbereich.

Der SI-Thyristor enthält ferner einen Bipolartransistor­ bereich zum Freisetzen von Trägern, wenn der Thyristor abgeschaltet ist (sperrt). Der als parasitärer Transistor wirkende Bipolartransistorbereich ist parallel zu den Diodenbereichen angeordnet, und der Bipolartransistor bleibt durchgeschaltet, wenn der SI-Thyristor eingeschal­ tet ist, wobei seine Basis Ladungsträger aufspeichert. Bei sperrendem bzw. abgeschaltetem SI-Transistor (-Thyristor) ist daher für das Freisetzen oder Entlassen der Ladungsträger eine lange Zeitspanne erforderlich. Das isolierte Gate steuert nur entweder Elektronen oder Löcher, wenn der Thyristor abgeschaltet ist oder wird. Dies ist ein weiterer Grund dafür, weshalb das Freisetzen der Ladungsträger beim Abschalten des Thyristors viel Zeit in Anspruch nimmt. Infolgedessen ist die Abschalt­ leistung dieses Isolierschicht-SI-Thyristors niedrig.

Da zudem dieser SI-Thyristor ebenfalls vom Selbstleit-Typ ist, bleibt er eingeschaltet, wenn aus dem einen oder anderen Grund keine Gatevorspannung angelegt werden kann. Dies ist vom Standpunkt der Ausfallsicherheit nachteilig.

Wie erwähnt, besitzen die bisherigen Isolierschicht-Thy­ ristoren nur eine geringe Abschaltleistung. Mit anderen Worten: es ist dabei schwierig, sie mit einer ausreichend hohen Geschwindigkeit abzuschalten, speziell bei Erhaltung ihrer guten Durchlaßzustands-Charakteristik.

Victor A. K. Temple, MOS-Controlled Thyristor - A New Class of Power Device, IEEE Transaction on Electron Devices, Vol. ED-33, Nr. 10, Oktober 1989, S. 1609-1618, beschreibt einen sog. MCT (MOS-gesteuerten Thyristor). Dieser MCT, als Abschaltthyristor, weist einen n-Emitter auf, in welchem eine hochdotierte p-Schicht ausgebildet ist, die längs des Rands einer n-Emitterschicht verläuft. Der außerhalb der p-Schicht liegende Oberflächenbereich der n-Emitterschicht wird als Abschaltkanalbereich benutzt. Der außerhalb dieses Abschaltkanalbereichs liegende Oberflächenbereich der p-Basisschicht dient als Einschaltkanalbereich. Eine beiden Kanalbereichen gemein­ same Gateelektrode ist auf einem Isolierfilm ausgebildet, der auf den Einschalt- und Abschaltkanalbereichen erzeugt ist. In der Praxis sind zahlreiche derartige MCTs in praktisch gleichmäßiger Verteilung auf einem Halbleiter- Pellet angeordnet.

Dieser Abschaltthyristor ist insofern vorteilhaft, als eine einzige Gateelektrode sowohl die Einschalt- als auch die Abschaltoperation bewirkt. Die Schwellenspannung des Abschaltkanalbereichs ist aber höher als die des Ein­ schaltkanalbereichs. Dies ist deshalb der Fall, weil der Einschaltkanalbereich in der p-Basisschicht gebildet ist, während der Abschaltkanalbereich in der n-Emitterschicht ausgebildet ist, die im p-Basisbereich durch Fremdatom­ diffusion in diesen erzeugt ist. Dieser Thyristor kann daher kaum eine hohe Abschaltleistung besitzen.

Beim MCT hängt der beim Abschalten des Thyristors durch den Abschaltkanal fließende Strom von der an die Gateelek­ trode angelegten Spannung und vom Widerstand des Thyri­ stors ab. Die dig/dt-Steuerspanne ist dabei schmäler als diejenige von stromgesteuerten Elementen; sie wird durch die Konstruktions- oder Entwurfsparameter des MCTs bestimmt. Aufgrund der schmalen dig/dt-Steuerspanne kann der maximale Abschaltstrom nicht ausreichend groß sein, wodurch sich unvermeidlich die Abschalt-Verlustleistung erhöht.

Wie erwähnt, weist der herkömmliche Isolier­ schicht-Abschaltthyristor einen Abschaltkanalbereich auf, dessen Schwellenspannung hoch ist, und er hat unweigerlich einen ungenügenden maximalen Abschalt­ strom, was zu einer großen Abschalt-Verlustleistung führt.

IEDM 87, Seiten an 662 bis 665, zeigt eine Isolierschicht- Halbleiterleistungsvorrichtung. Insbesondere zeigt diese Entgegenhaltung eine Thyristorstruktur mit einer ersten Basisschicht eines ersten Leitfähigkeitstyps, einer zweiten Basisschicht eines zweiten Leitfähigkeitstyps, die die erste Basisschicht berührt, einer ersten Emitterschicht des zweite Leitfähigkeitstyps, die die erste Basisschicht berührt, und einer zweiten Emitterschicht des ersten Leitfähigkeitstyps die die zweite Basisschicht berührt. Eine erste Hauptelektrode, die die erste Emitterschicht berührt, sowie eine zweite Hauptelektrode, die die zweite Emitterschicht berührt sind ebenfalls vorgesehen. Darüber hinaus zeigt die Vorrichtung eine erste isolierte MOS-Grabengatestruktur, die auf der Seite der ersten oder zweiten Emitterschicht vorgesehen ist, sowie eine Emitter-Kurzschlussstruktur, die auf der Seite der ersten oder zweiten Emitterschicht vorgesehen ist.

DE-AS-21 49 761 offenbart darüber hinaus einen Thyristor mit einer MOS-Grabengatesruktur, bei der die MOS- Grabengatestruktur zum Einschalten des Thyristors dient.

Schließlich ist aus IEEE EL. Dev. Let., Wand 10, Nr. 10, 1989, Seiten 464 bis 466 ein Thyoristor mit einer MOS- Grabengatestruktur bekannt, bei dem eine Pufferschicht (N⁺) zwischen einer N-Basis und einem P-Emitter angeordnet sind.

Aufgabe der Erfindung ist es, eine verbesserte Isolierschicht-Halbleiterleistungsvorrichtung bereit zu stellen, die selbst für größere Ströme mit einer kleineren Fläche auskommt.

Ein Vorteil der Erfindung ist die Schaffung eines Isolierschicht-Thyristors, der unter Beibehaltung seiner guten Durchlasszustands-Charakteristik mit hoher Geschwindigkeit abschaltbar ist, und der auf Grund der Unterdrückung des Betriebs eines parisitären Bipolartransistors und eines parasitären Thyristors, die beide im Isolierschicht-Thyristor geformt sind, eine hohe Abschaltleistung aufweist. Ein weiterer Vorteil liegt in der Bereitstellung eines Isolierschicht-Thyristors des selbstsperrenden Typs (normally-off type), der im Abschalt- oder Sperrzustand bleibt, wenn die Gate-Vorspannung gleich Null ist. Dieser Isolierschicht-Thyristor soll bei Aufrechterhaltung einer großen effektiven Leistungsfläche (conduction area) eine hohe Abschaltleistung besitzen und einem ausreichenden Emissionswirkungsgrad auch einen hohen maximalen Abschaltstrom aufweisen. Ein weiterer Vorteil des Isolierschicht-Thyristors ist darüber hinaus ein hoher maximaler Abschaltstrom, weil seine Einheits- oder Einzel- Zellengröße auf Grund genauer Maskenausrichtungstechnik klein ausgelegt ist.

Im folgenden sind Vergleichsbeispiele und in den Fig. 144 bis 180 bevorzugte Ausführungsformen der Erfindung anhand der Zeichnung näher erläutert. Es zeigen:

Fig. 1 eine perspektivische Darstellung eines Isolier­ schicht-Thyristors mit zwei eingegrabenen oder eingelassenen Gateelektroden,

Fig. 2 eine perspektivische Darstellung eines Isolier­ schicht-Thyristors, welcher dem Thyristor gemäß Fig. 1 mit dem Unterschied entspricht, daß die einzelnen Bauelemente einen dem Leitungstyp ihrer äquivalente beim Thyristor gemäß Fig. 1 entgegen­ gesetzten Leitungstyp aufweisen.

Fig. 3 eine perspektivische Darstellung eines Isolier­ schicht-Thyristors mit vier eingegrabenen Gateelektroden, von denen die ersten beiden in der einen Hauptfläche, die anderen beiden in der gegenüberliegenden Fläche ausgebil­ det sind,

Fig. 4 eine perspektivische Darstellung einer Abwandlung des Thyristors gemäß Fig. 3,

Fig. 5 eine perspektivische Darstellung eines Isolierschicht-Thyristors mit zwei tief eingegrabenen Gateelektroden,

Fig. 6 eine perspektivische Darstellung eines Isolier­ schicht-Thyristors, welcher dem Thyristor gemäß Fig. 5 mit dem Unterschied entspricht, daß die Bauelemente jeweils im Ver­ gleich zu den entsprechenden Bauelementen beim Thyristor gemäß Fig. 5 den entgegengesetzten Leitungstyp aufweisen,

Fig. 7 eine perspektivische Darstellung eines Isolier­ schicht-Thyristors mit zwei eingegrabenen Gateelektroden, die sich von der Oberseite der Kathodenschicht zur Anode erstrec­ ken,

Fig. 8A bis 8C Schnittansichten, die einen Thyristor gemäß der Erfindung mit einem engen Kanal veran­ schaulichen und auch das Ein- und Abschalten des Thyristors verdeutlichen,

Fig. 9A bis 9C Schnittansichten eines Thyristors als Abwandlung des Thyristors nach Fig. 8A, wobei diese Figuren auch die Art des Ein- und Abschaltens des Thyristors verdeutlichen,

Fig. 10 eine Schnittansicht eines Isolierschicht-Thyristors/Transistors mit zwei eingegrabenen oder eingelassenen Gateelektroden,

Fig. 11 eine Schnittansicht einer Abwandlung des Thyristors/Transistors gemäß Fig. 10,

Fig. 12 bis 15 Schnittansichten von vier Abwandlungen des Thyristors/Transistors gemäß Fig. 10,

Fig. 16A eine perspektivische Darstellung des Thyristors/Transistors nach Fig. 10,

Fig. 16B ein Ersatzschaltbild des Thyristors/Transistors,

Fig. 17A eine perspektivische Darstellung des Thyri­ stors/Transistors nach Fig. 14,

Fig. 17B ein Ersatzschaltbild dieses Thyri­ stors/Transistors,

Fig. 18A eine perspektivische Darstellung einer Abwand­ lung des Thyristors/Transistors gemäß Fig. 16A,

Fig. 18B ein Ersatzschaltbild dieser Abwandlung,

Fig. 19A eine perspektivische Darstellung einer Abwand­ lung des Thyristors/Transistors gemäß Fig. 17A,

Fig. 19B ein Ersatzschaltbild dieser Abwandlung,

Fig. 20A und 20B eine perspektivische Darstellung einer Abwandlung des Isolierschicht-Thyri­ stors/Transistors gemäß Fig. 18A bzw. ein Zeitsteuerdiagramm zur Erläuterung der Art und Weise der Ansteuerung der Gateelektroden des abgewandelten Thyristors/Transistors beim Abschalten des Thyristors,

Fig. 21A und 21B eine perspektivische Darstellung einer Abwandlung des Isolierschicht-Thyri­ stors/Transistors gemäß Fig. 19A bzw. ein Zeitsteuerdiagramm zur Verdeutlichung der Art und Weise der Ansteuerung der Gateelektroden des abgewandelten Thyristors/Transistors beim Abschalten des Thyristors,

Fig. 22A bis 22C Schnittansichten einer Abwandlung des Thyristors/Transistors gemäß Fig. 13, der durch einen engen Kanal gekennzeichnet ist, wobei diese Figuren auch das Ein- und Abschalten des abgewandelten Thyristors/Transistors verdeutli­ chen,

Fig. 23A eine Schnittansicht einer Abwandlung des Thyri­ stors/Transistors nach Fig. 22A, der zwei tiefer eingelassene Gateelektroden aufweist,

Fig. 23B und 23C Schnittansichten dieser Abwandlung zur Verdeutlichung des Ein- und Abschaltens des abgewandelten Thyristors/Transistors,

Fig. 24A eine Schnittansicht einer anderen Abwandlung des Thyristors/Transistors gemäß Fig. 22A, bei dem ein Bauelement den vom entsprechenden Bauelement des Thyristors gemäß Fig. 22A entgegengesetzten Leitungstyp aufweist,

Fig. 24B und 24C Schnittansichten dieses abgewandelten Thyristors zur Veranschaulichung der Art und Weise seines Ein- und Abschaltens,

Fig. 25A eine Schnittansicht einer Abwandlung des Thyri­ stors/Transistors nach Fig. 23A, bei dem ein Bauelement den gegenüber dem entsprechenden Bauelement des Thyristors/Transistors nach Fig. 23A entgegengesetzten Leitungstyp aufweist,

Fig. 25B und 25C Schnittansichten dieses abgewandelten Thyristors/Transistors zur Verdeutlichung seines Ein- und Abschaltens,

Fig. 26A eine Schnittansicht einer weiteren Abwandlung des Thyristors nach Fig. 14,

Fig. 26B ein Ersatzschaltbild dieser Abwandlung,

Fig. 27A und 27B eine perspektivische Darstellung eines Thyristors, welcher dem Thyristor nach Fig. 26A mit dem Unterschied entspricht, daß er eine zusätzliche Schicht aufweist, bzw. ein Ersatzschaltbild des Thyristors nach Fig. 27A,

Fig. 28A bis 28C Schnittansichten von drei Isolier­ schicht-Thyristoren mit jeweils isolierten Gateelektroden in der anodenseitigen Fläche,

Fig. 29A und 29B eine perspektivische Darstellung des Thyristors nach Fig. 28A bzw. ein Ersatzschalt­ bild dieses Thyristors,

Fig. 30 einen Isolierschicht-Thyristor, welcher dem Thyristor nach Fig. 10 mit dem Unterschied entspricht, daß zwei isolierte Gateelektroden in der kathodenseitigen Fläche und zwei weitere isolierte Gateelektroden in der anodenseitigen Fläche ausgebildet sind,

Fig. 31 eine Abwandlung des Thyristors nach Fig. 30,

Fig. 32A und 32B eine perspektivische Darstellung des Thyristors nach Fig. 31 bzw. ein Ersatzschalt­ bild desselben,

Fig. 33 eine Schnittansicht einer Abwandlung des Thyri­ stors nach Fig. 26A,

Fig. 34 eine Schnittansicht einer Abwandlung des Thyri­ stors nach Fig. 33, bei welcher zwei isolierte Gateelektroden in der kathodenseitigen Fläche und zwei weitere isolierte Gateelektroden in der anodenseitigen Fläche ausgebildet sind,

Fig. 35 eine perspektivische Darstellung einer Abwand­ lung des Isolierschicht-Thyristors nach Fig. 33,

Fig. 36 eine Abwandlung des Isolierschicht-Thyristors nach Fig. 34,

Fig. 37A und 37B eine perspektivische Darstellung einer Abwandlung nach Fig. 27A bzw. ein Ersatzschalt­ bild dieses abgewandelten Thyristors,

Fig. 38A und 38B eine perspektivische Darstellung einer Abwandlung des Thyristors nach Fig. 37A bzw. ein Ersatzschaltbild dieses abgewandelten Thyri­ stors,

Fig. 39A und 39B eine perspektivische Darstellung einer Abwandlung des Thyristors gemäß Fig. 37A bzw. ein Ersatzschaltbild dieses abgewandelten Thyristors,

Fig. 40A und 40B eine Schnittansicht einer Abwandlung des Thyristors gemäß Fig. 37A bzw. ein Ersatzschaltbild desselben,

Fig. 41A und 41B eine perspektivische Darstellung einer Abwandlung des Isolierschicht-Thyristors gemäß Fig. 40A bzw. eine Ersatzschaltbild desselben,

Fig. 42A und 42B eine perspektivische Darstellung eines Isolierschicht-Thyristors in Form einer Kombina­ tion der Thyristoren gemäß den Fig. 39A und 40A bzw. ein Ersatzschaltbild des Thyristors gemäß Fig. 42A,

Fig. 43 eine perspektivische Darstellung eines erfin­ dungsgemäßen Isolierschicht-Thyristors mit einer flachen Gateelektrode,

Fig. 44A und 44B Schnittansichten von zwei Abwandlungen des Thyristors nach Fig. 43,

Fig. 45A und 45B Schnittansichten von zwei anderen Abwandlungen des Thyristors nach Fig. 43,

Fig. 46 eine Schnittansicht noch einer anderen Abwand­ lung des Thyristors nach Fig. 43,

Fig. 47 ein Zeitsteuerdiagramm zur Verdeutlichung der Ansteuerung der Gateelektrode des Thyristors gemäß Fig. 46,

Fig. 48 eine perspektivische Darstellung einer Abwand­ lung des Thyristors nach Fig. 43,

Fig. 49 eine perspektivische Darstellung einer Abwand­ lung des Thyristors nach Fig. 48,

Fig. 50 eine Schnittansicht einer Abwandlung des Thyri­ stors gemäß Fig. 48 oder 49,

Fig. 51 eine Schnittansicht einer Abwandlung des Thyri­ stors gemäß Fig. 48 oder 49,

Fig. 52 eine Schnittansicht einer Abwandlung des Thyri­ stors gemäß Fig. 48 oder 49,

Fig. 53 eine Schnittansicht einer weiteren Abwandlung des Thyristors gemäß Fig. 48 oder 49,

Fig. 54 eine Schnittansicht einer Abwandlung des Thyri­ stors nach Fig. 53,

Fig. 55 eine perspektivische Darstellung einer Abwand­ lung des Isolierschicht-Thyristors nach Fig. 43,

Fig. 56 und 57 perspektivische Darstellungen von zwei Abwandlungen des Isolierschicht-Thyristors gemäß Fig. 55,

Fig. 58 bis 61 Schnittansichten von vier Abwandlungen der Thyristoren gemäß den Fig. 55 bis 57,

Fig. 62 eine perspektivische Darstellung eines Isolierschicht-Thyristors noch einer anderen Art,

Fig. 63 eine perspektivische Darstellung einer Abwand­ lung des Thyristors nach Fig. 62,

Fig. 64 eine perspektivische Darstellung einer weiteren Abwandlung des Thyristors nach Fig. 62,

Fig. 65 und 66 perspektivische Darstellungen zweier Thyristoren, die unter geringfügiger Abwandlung des Isolierschicht-Thyristors gemäß Fig. 63 ausgelegt sind,

Fig. 67 bis 71 perspektivische Darstellungen von 5 Abwandlungen der Isolierschicht-Thyristoren gemäß den Fig. 62, 63, 64, 65 bzw. 66,

Fig. 72 eine perspektivische Darstellung einer Abwand­ lung des Isolierschicht-Thyristors gemäß Fig. 71,

Fig. 73 eine Schnittansicht eines Isolierschicht-Thyri­ stors, bei dem zwei einander ähnliche MOS- Transistoren in der anodenseitigen Fläche bzw. der kathodenseitigen Fläche ausgebildet sind,

Fig. 74 eine Schnittansicht einer Abwandlung des Iso­ lierschicht-Thyristors gemäß Fig. 73,

Fig. 75 eine Schnittansicht einer anderen Abwandlung des Thyristors nach Fig. 73,

Fig. 76 bis 78 Schnittansichten dreier weiterer Abwandlungen des Thyristors nach Fig. 73,

Fig. 79 eine perspektivische Darstellung eines Isolierschicht-Thyristors einer anderen Art,

Fig. 80 bis 82 perspektivische Darstellungen von drei Abwandlungen des Thyristors nach Fig. 79,

Fig. 83 und 84 perspektivische Darstellungen zweier Abwandlungen des Thyristors nach Fig. 82,

Fig. 85 eine perspektivische Darstellung eines Isolier­ schicht-Thyristors mit einem Planar-MOS-Transi­ stor,

Fig. 86 eine Schnittansicht einer Abwandlung des Iso­ lierschicht-Thyristors gemäß Fig. 85,

Fig. 87 bis 89 Schnittansichten dreier Abwandlungen des Thyristors nach Fig. 86,

Fig. 90 eine Schnittansicht eines Isolierschicht-Thyri­ stors mit einem Planar-MOS-Transistor,

Fig. 91 eine Schnittansicht einer Abwandlung des Iso­ lierschicht-Thyristors gemäß Fig. 90,

Fig. 92 und 93 Schnittansichten zweier Abwandlungen des Thyristors nach Fig. 90,

Fig. 94 eine perspektivische Darstellung einer Abwand­ lung des Thyristors gemäß Fig. 43,

Fig. 95 und 96 eine Aufsicht auf einen Isolierschicht- Thyristor gemäß der Erfindung bzw. einen Schnitt längs der Linie A-A' in Fig. 95,

Fig. 97 und 98 eine Aufsicht auf eine Abwandlung des Thyristors nach Fig. 95 bzw. einen Schnitt längs der Linie A-A' in Fig. 97,

Fig. 99, 100 und 101 eine Aufsicht auf eine weitere Abwandlung des Thyristors nach Fig. 95, einen Schnitt längs der Linie A-A' in Fig. 99 bzw. einen Schnitt längs der Linie B-B' in Fig. 99,

Fig. 102 und 103 eine Aufsicht auf eine andere Art eines Isolierschicht-Thyristors bzw. einen Schnitt längs der Linie A-A' in Fig. 102,

Fig. 104 und 105 eine Aufsicht auf eine Abwandlung des Thyristors gemäß Fig. 102 bzw. einen Schnitt längs der Linie A-A' in Fig. 104,

Fig. 106, 107 und 108 eine Aufsicht auf eine andere Abwandlung des Thyristors nach Fig. 102, einen Schnitt längs der Linie A-A' in Fig. 106 bzw. einen Schnitt längs der Linie B-B' in Fig. 106,

Fig. 109 und 110 eine Aufsicht auf einen Isolier­ schicht-Thyristor bzw. einen Schnitt längs der Linie A-A' in Fig. 109,

Fig. 111 und 112 eine Aufsicht auf eine Abwandlung des Thyristors gemäß Fig. 109 bzw. einen Schnitt längs der Linie A-A' in Fig. 111,

Fig. 113, 114 und 115 eine Aufsicht auf eine weitere Abwandlung des Thyristors nach Fig. 109, einen Schnitt längs der Linie A-A' in Fig. 113 bzw. einen Schnitt längs der Linie B-B' in Fig. 113,

Fig. 116 und 117 eine Aufsicht auf noch eine andere Abwandlung des Thyristors gemäß Fig. 109 bzw. einen Schnitt längs der Linie A-A' in Fig. 116,

Fig. 118, 119, 120 und 121 eine Aufsicht auf einen Isolierschicht-Thyristor, einen Schnitt längs der Linie A-A' in Fig. 118, einen Schnitt längs der Linie B-B' in Fig. 118 bzw. einen Schnitt längs der Linie C-C' in Fig. 118,

Fig. 122, 123, 124 und 125 eine Aufsicht auf einen Isolierschicht-Thyristor bzw. Schnitte längs der Linien A-A', B-B' bzw. C-C' in Fig. 122,

Fig. 126 eine Aufsicht auf eine Abwandlung des Isolier­ schicht-Thyristors gemäß Fig. 122,

Fig. 127 eine Aufsicht auf eine weitere Abwandlung des Thyristors gemäß Fig. 122,

Fig. 128 und 129 eine Aufsicht auf noch eine weitere Abwandlung des Thyristors nach Fig. 122 bzw. einen Schnitt längs der Linie A-A' in Fig. 128,

Fig. 130A und 130B eine schematische Darstellung eines MCTs bzw. einen Schnitt längs der Linie A-A' in Fig. 130A,

Fig. 131 eine Aufsicht auf eines der im MCT gemäß den Fig. 130A und 130B ausgebildeten Elemente,

Fig. 132A eine graphische Darstellung der Wellenform eines Gatestroms eines stromgesteuerten GTOs,

Fig. 132B eine graphische Darstellung der Wellenform eines Gatestroms eines herkömmlichen spannungs­ gesteuerten MCTs sowie des MCTs gemäß den Fig. 130A und 130B,

Fig. 133 und 134 Darstellungen zweier MCTs, die sich im Anordnungsmuster der MCT-Elemente auf einem MCT-Pellet voneinander unterscheiden,

Fig. 135A bis 135C eine Darstellung eines der identischen Elemente eines MCTs, einen Schnitt längs der Linie A-A' in Fig. 135A bzw. einen Schnitt längs der Linie B-B' in Fig. 135A,

Fig. 136A bis 136C eine Darstellung eines der identischen Elemente eines MCTs bzw. Schnitte längs der Linien A-A' und B-B' in Fig. 136A,

Fig. 137A bis 137C eine Darstellung der identischen Elemente eines MCTs bzw. Schnitte längs der Linien A-A' und B-B' in Fig. 137A,

Fig. 138A bis 138C eine Darstellung der identischen Elemente eines MCTs bzw. Schnitte längs der Linien A-A' und B-B' in Fig. 138A,

Fig. 139A bis 139C eine Aufsicht auf je zwei identische Elemente eines MCTs bzw. Schnitte längs der Linien A-A' und B-B' in Fig. 139A,

Fig. 140 eine Schnittansicht eines Teils eines anderen MCTs gemäß der Erfindung, bei dem jedes Element auch eine an der Anodenseite geformte Gateelekt­ rode aufweist,

Fig. 141 eine perspektivische Darstellung eines weiteren MCTs gemäß der Erfindung,

Fig. 142 eine perspektivische Darstellung eines (weite­ ren) MCTs gemäß der Erfindung,

Fig. 143 eine Schnittansicht einer Abwandlung des MCTs gemäß Fig. 142,

Fig. 144 eine Schnittansicht eines MCTs mit einer verbes­ serten eingegrabenen oder eingelassenen Gate­ struktur gemäß der Erfindung,

Fig. 145 ein Zeitsteuerdiagramm der Wellenform der an das Abschaltgate des MCTs gemäß den Fig. 130A und 130B angelegten Gatespannung, die den entspre­ chenden Gatestrom veranschaulicht,

Fig. 146 ein Zeitsteuerdiagramm der Wellenform der an das Abschaltgate der MCTs gemäß den Fig. 138A und 139A zum Abschalten der MCTs angelegten Gate­ spannung,

Fig. 147 eine schematische Darstellung zur Verdeutlichung einer Methode bzw. eines Verfahrens, um den Kanalbereichen des MCTs gemäß der Erfindung verschiedene Schwellenspannungen zu erteilen,

Fig. 148 und 149 eine graphische Darstellung des Abschaltverlustes (-verlustleistung) des MCTs gemäß der Erfindung im Vergleich zu demjenigen bei einem herkömmlichen MCT bzw. eine graphische Darstellung der maximalen Abschaltstromdichte des MCTs im Vergleich zu derjenigen beim herkömmlichen MCT,

Fig. 150A und 150B eine Aufsicht auf einen MCT einer anderen Art gemäß der Erfindung mit einem lichtgetriggerten Gateansteuerteil bzw. einen Schnitt längs der Linie A-A' in Fig. 150A,

Fig. 151 eine perspektivische Darstellung eines weiteren MCTs gemäß der Erfindung, dessen anodenseitige Struktur derjenigen beim MCT gemäß Fig. 142 gleich ist,

Fig. 152 und 153 Schnittansichten eines erfindungsgemäßen IGBTs mit eingegrabenen Gateelektroden der gleichen Art, wie sie beim MCT gemäß Fig. 143 vorgesehen sind,

Fig. 154 eine Schnittansicht eines anderen IGBTs mit verbesserter Kathoden-Emitter-Übergangsstruktur,

Fig. 155 eine Schnittansicht eines Thyristors mit einem eingegrabenen oder eingelassenen Isolierfilm,

Fig. 156 eine Schnittansicht eines MOSFETs mit einem eingegrabenen Isolierfilm,

Fig. 157 eine Schnittansicht eines MCTs mit einem Emit­ terkurzschließteil, der so ausgelegt ist, daß der Emissionswirkungsgrad nicht herabgesetzt ist,

Fig. 158 eine Schnittansicht eines MCTs mit einem Emit­ terkurzschließteil, der so ausgelegt ist, daß der Emissionswirkungsgrad nicht herabgesetzt ist oder wird,

Fig. 159 eine Schnittansicht des MCTs zur Verdeutlichung der Art und Weise, auf welche sich Ladungsträger im MCT beim Einschalten desselben bewegen,

Fig. 160 eine Schnittansicht des MCTs zur Verdeutlichung der Ladungsträgerbewegung im MCT beim Abschalten desselben,

Fig. 161 eine Schnittansicht einer Abwandlung des MCTs gemäß Fig. 158 mit eingegrabenen isolierten Gates sowohl in der kathodenseitigen als auch in der anodenseitigen Fläche,

Fig. 162 eine Schnittansicht einer Abwandlung des MCTs gemäß Fig. 161 mit eingegrabenen isolierten Einschalt-Gateelektroden,

Fig. 163 eine Schnittansicht eine MCTs mit einer isolier­ ten Planar-Einschalt-Gateelektrode,

Fig. 164 eine Schnittansicht einer Abwandlung des MCTs gemäß Fig. 158 mit Kanalschichten niedriger Fremdatomkonzentration bzw. niedriger Dotierung,

Fig. 165 eine Schnittansicht einer Abwandlung des MCTs gemäß Fig. 161 mit in beiden Seiten ausgebilde­ ten eingegrabenen isolierten Gateelektroden und hochohmischen bzw. Hochwiderstands-Kanalschich­ ten in beiden Seiten,

Fig. 166 eine Schnittansicht eines MCTs als Kombination der MCTs gemäß den Fig. 162 und 165,

Fig. 167 eine Schnittansicht eines Transistors mit eingegrabenen isolierten Gateelektroden,

Fig. 168 eine Schnittansicht eines SI-Thyristors mit eingegrabenen isolierten Gateelektroden,

Fig. 169 eine Schnittansicht einer Abwandlung des SI-Thy­ ristors gemäß Fig. 168 mit eingegrabenen iso­ lierten Gateelektroden sowohl in kathodenseiti­ ger als auch anodenseitiger Fläche,

Fig. 170 eine perspektivische Darstellung eines MCTs gemäß der Erfindung,

Fig. 171 eine Aufsicht auf einen MCT mit isolierten Abschalt-Gateelektroden und isolierten Ein­ schalt-Gateelektroden,

Fig. 172 bis 175 Schnittansichten längs der Linien A-A', B-B', C-C' bzw. D-D' in Fig. 171,

Fig. 176 eine Aufsicht zur Darstellung zur Auslegung der isolierten Gateelektroden eines Thyristors gemäß der Erfindung,

Fig. 177 bis 180 Schnittansichten längs der Linien A-A', B-B', C-C' bzw. D-D' in Fig. 176,

Fig. 181 die Auslegung der isolierten Gateelek­ troden eines anderen Thyristors,

Fig. 182 bis 184 Schnittansichten längs der Linien A-A' B-B' bzw. C-C' in Fig. 181,

Fig. 185 eine Schnittansicht noch eines weiteren Thyri­ stors,

Fig. 186 eine Aufsicht auf noch einen weiteren Isolier­ schicht-Thyristor,

Fig. 187 und 188 Schnittansichten längs der Linien A-A' bzw. B-B' in Fig. 186,

Fig. 189 eine Aufsicht zur Darstellung der Auslegung der isolierten Gateelektroden bei noch einem weite­ ren Thyristor,

Fig. 190 und 191 Schnittansichten längs der Linien A-A' bzw. B-B',

Fig. 192 eine Aufsicht zur Darstellung der Auslegung der isolierten Gateelektroden bei noch einem weite­ ren Thyristor,

Fig. 193 und 194 Schnittansichten längs der Linien A-A' bzw. B-B' in Fig. 192,

Fig. 195 die Auslegung der isolierten Gateelektroden bei noch einem weiteren Thyristor,

Fig. 196 und 197 Schnittansichten längs der Linien A-A' bzw. B-B' in Fig. 195,

Fig. 198 die Auslegung der isolierten Gateelektroden bei noch einem weiteren Thyristor,

Fig. 199 bis 201 Schnittansichten längs der Linien A-A', B-B' bzw. C-C' in Fig. 198,

Fig. 202 eine Schnittansicht eines Isolierschicht-Thyri­ stors als Abwandlung der Ausführungsform nach Fig. 185,

Fig. 203 eine perspektivische Darstellung des Hauptteils eines Abschalt-Thyristors,

Fig. 204 eine Aufsicht zur Darstellung der Auslegung der Elektroden des Abschalt-Thyristors,

Fig. 205 eine graphische Darstellung zur Verdeutlichung der Zeitsteuerung der Anlegung von Spannungen an die Gateelektroden des Thyristors gemäß Fig. 204 zum Abschalten desselben,

Fig. 206 eine perspektivische Darstellung eines anderen Abschalt-Thyristors mit isolierten Gateelekt­ roden,

Fig. 207 eine perspektivische Darstellung noch eines anderen Isolierschicht-Abschalt-Thyristors,

Fig. 208 eine perspektivische Darstellung eines Isolier­ schicht-Abschalt-Thyristors,

Fig. 209 eine perspektivische Darstellung eines Isolier­ schicht-Abschalt-Thyristors,

Fig. 210 eine perspektivische Darstellung eines anderen Isolierschicht-Abschalt-Thyristors,

Fig. 211 eine perspektivische Darstellung eines weiteren Isolierschicht-Abschalt-Thyristors,

Fig. 212 eine perspektivische Darstellung eines Isolier­ schicht-Abschalt-Thyristors,

Fig. 213 eine schaubildliche Darstellung eines Systems mit einem Abschalt-Thyristor der Art gemäß Fig. 207,

Fig. 214 eine perspektivische Darstellung eines Abschalt-Thyristors mit einer Anzahl von Gateelektroden, die exklusiv zum Abschalten des Thyristors vorgesehen sind,

Fig. 215 eine Aufsicht auf die Kathodenseite des Thyri­ stors gemäß Fig. 214,

Fig. 216 eine perspektivische Darstellung des Hauptteils eines weiteren Abschalt-Thyristors, und

Fig. 217 eine Aufsicht auf den Thyristor nach Fig. 216.

Im folgenden sind bevorzugte Ausführungsformen anhand der Zeichnung im einzelnen beschrie­ ben. Sofern nicht anders angegeben, zeigt jede der Figuren jeweils nur eine der Thyristor-Einheitszellen, die in einem spezifischen oder bestimmten Muster auf einem Substrat geformt und angeordnet sind.

Ausführungsform der Erfindung sind in Fig. 144 bis 180 beschrieben. Die übrigen Figuren dienen zur Darstellung von Vergleichsbeispielen, die das Verständnis der Erfindung erleichtern.

Fig. 1 veranschaulicht einen Isolierschicht-Thyristor; in der Praxis ist eine große Zahl derartiger Thyristoren auf einem Substrat ausgebildet. In der einen Fläche einer einen hohen spezifischen Wider­ stand aufweisenden n^--Typ-Basisschicht 1 sind zwei streifenförmige Rillen 4 ausgebildet, die in einem vorbestimmten Abstand voneinander angeordnet sind. Auf den Flächen der beiden Rillen 4 sind zwei Gate-Isolier­ filme erzeugt. Die Rillen 4 sind unter Bildung von zwei isolierten Gateelektroden 5 mit Gateelektrodenmaterialien ausgefüllt. Eine n⁺-Kathoden(source)schicht 7 ist auf dem Teil der n^--Basisschicht 1 erzeugt, der zwischen den Rillen 4 verläuft. Auf der anderen Fläche der Basis­ schicht 1 ist eine n-Pufferschicht 2 geformt. Weiterhin ist eine p⁺-Anoden(drain)schicht 3 auf der n-Puffer­ schicht 2 ausgebildet. Damit ist ein SI-Thyristor gebil­ det, der eine Kanalzone bzw. einen Kanalbereich 6 auf dem Teil der Kathodenschicht 7 aufweist, welcher sich zwi­ schen den Rillen 4 erstreckt und unter der Kathoden­ schicht 7 liegt.

Der die isolierten Gateelektroden 5 und die Kathoden­ schicht 7 enthaltende Teil oder Abschnitt des SI-Thyri­ stors ist ein Diodenbereich. Der restliche Teil des SI-Thyristors, welcher die Enden der streifenförmigen Gateelektroden 5 kontaktiert, ist ein Löcher-Überbrüc­ kungsbereich zum Freigeben oder Freisetzen von Löchern (Elektronen-Mangelstellen) von der n^--Basisschicht 1 beim Abschalten des SI-Thyristors. Der Löcher-Überbrückungsbe­ reich umfaßt eine p⁺-Sourceschicht 8, eine n-Kanalschicht 9 und eine p⁺-Drainschicht 10. Die p⁺-Drainschicht 10 ist auf der n^--Basisschicht ausgebildet, während die n-Kanal­ schicht 9 auf der Drainschicht 10 erzeugt und die p^--Sourceschicht 8 auf der Kanalschicht 9 geformt sind. Schichten 8, 9 und 10 sowie die isolierten Gateelektroden 5 bilden einen Vertikal-p-Kanal-MOS-Transistor 14 zum Freisetzen von Löchern.

Auf der p⁺-Anodenschicht 3 ist eine Anode 11 ausgebildet. Wie in gestrichelten Linien dargestellt, ist eine Kathode 12 auf der n⁺-Kathodenschicht 7 und der p⁺-Drainschicht 10 geformt.

Im Betrieb wird die n⁺-Kathodenschicht 7 ein- bzw. durchgeschaltet, wenn eine gegenüber der Kathode 12 positive Spannung an die isolierten Gateelek­ troden 5 angelegt wird. Dies ist deshalb der Fall, weil im Kanalbereich 6 keine Verarmungsschichten ausgebildet sind und somit Elektronen von der n⁺-Kathodenschicht 7 in den Bereich 6 injiziert werden, wenn die Spannung an die Gateelektroden 5 angelegt wird.

Wenn eine gegenüber der Kathode 12 negative Spannung an die isolierten Gateelektroden 5 angelegt wird, entstehen Löcher-Aufspeicherschichten, die längs der Gateelektroden 5 verlaufen. Infolgedessen verlagern sich Löcher (Elek­ tronenmangelstellen) von der n^--Basisschicht 1 durch die Löcher-Aufspeicherschichten. Gleichzeitig wird der an der Rückseite der Elektroden 5 geformte vertikale p-Kanal-MOS-Transistor 14 durchgeschaltet. Die Löcher werden somit durch bzw. über diesen MOS-Transistor 14 zur Kathode 12 freigesetzt. Parallel zu diesem Vorgang ent­ stehen im Kanalbereich 6 Verarmungsschichten, die paral­ lel zu den Löcher-Aufspeicherschichten verlaufen und daher das Injizieren von Elektronen aus der n⁺-Katho­ denschicht 7 in den Kanalbereich 6 unterdrücken. Hierdurch wird der SI-Thyristor abgeschaltet.

Wie aus Fig. 1 hervorgeht, weist der Isolierschicht-SI- Thyristor keine parasitären Bipolartransistoren auf, die beim Einschalten des Thyristors durchschalten. Da der Löcher-Überbrückungsbereich nicht zahlreiche Löcher aufspeichert, gibt der vertikale MOS-Transistor 14 beim Abschalten des SI-Thyristors Löcher von n^--Basisschicht 1 mit hoher Geschwindigkeit frei. Der Isolierschicht-SI- Thyristor kann damit in kurzer Zeit abgeschaltet werden.

Fig. 2 veranschaulicht einen Isolierschicht-Thyristor, welcher dem Thyristor nach Fig. 1 mit dem Unterschied entspricht, daß seine einzelnen Komponenten oder Bauelemente jeweils den entgegengesetz­ ten Leitungstyp wie die äquivalenten Elemente beim Thyristor nach Fig. 1 aufweisen. Insbesondere sind in einer Fläche einer einen hohen spezifischen Widerstand aufweisenden p^--Basisschicht 21 zwei streifenförmige Rillen 24 ausgebildet, in welche jeweils eine von zwei isolierten Gateelektroden 25 eingelassen ist. Eine p⁺-Anodenschicht 27 ist auf dem Teil der Basisschicht 21 geformt, der zwischen den Rillen 24 verläuft. An der anderen Fläche der p^--Basisschicht 21 ist eine p-Puffer­ schicht 22 ausgebildet, auf der wiederum eine n⁺-Kathodenschicht 23 geformt ist. Der zwischen den Rillen 24 verlaufende und unter der Anodenschicht 27 liegende Teil der Basisschicht 21 ist ein Kanalbereich 26.

Der die isolierten Gateelektroden 25 und die Anoden­ schicht 27 beinhaltende Teil oder Abschnitt des SI-Thyri­ stors ist ein Diodenbereich. Der restliche Teil oder Abschnitt des SI-Thyristors, welcher die Enden der streifenförmigen Gateelektroden 25 kontaktiert, ist ein Löcher-Überbrückungsbereich zum Freigeben oder Freisetzen von Löchern von der p^--Basisschicht 21 beim Abschalten des SI-Thyristors. Der Löcher-Überbrückungsbereich umfaßt eine n⁺-Sourceschicht 28, eine p-Kanalschicht 29 und ein n⁺-Drainschicht 30. Die n⁺-Drainschicht 30 ist auf der p^--Basisschicht 21 geformt, während die p-Kanalschicht 29 auf der Drainschicht 30 und die n⁺-Sourceschicht 28 auf der Kanalschicht 29 ausgebildet sind. Die Schichten 28, 29 und 30 sowie die isolierten Gateelektroden 25 bilden einen vertikalen n-Kanal-MOS-Transistor 14 zum Freisetzen von Löchern.

Auf der n⁺-Kathodenschicht 23 ist eine Kathode 12 ge­ formt, während eine Anode 11 auf p⁺-Anodenschicht 27 und n⁺-Drainschicht 30 ausgebildet ist.

Ebenso wie der SI-Thyristor nach Fig. 1 kann der Isolier­ schicht-SI-Thyristor gemäß Fig. 2 innerhalb kurzer Zeit abgeschaltet werden.

Fig. 3 zeigt einen anderen Isolierschicht-Thyristor. Dieser Thyristor kennzeichnet sich dadurch, daß in seiner Kathodenseitenfläche zwei einge­ lassene oder eingegrabene Gateelektroden und in der Anodenseitenfläche zwei weitere eingegrabene Gateelek­ troden ausgebildet sind. Genauer gesagt: in der kathoden­ seitigen Fläche einer n^--Basisschicht 1 sind zwei iso­ lierte Gateelektroden 5 und eine n⁺-Kathodenschicht 7 geformt, die sämtlich den entsprechenden Elementen beim Thyristor nach Fig. 1 identisch sind. An der anodenseiti­ gen Fläche der n^--Basisschicht 1 ist eine p^--Kanalschicht 32 ausgebildet, auf welcher eine p⁺-Anodenschicht 3 geformt ist. In der Anodenschicht 3 und der p^--Kanal­ schicht 32 sind zwei in die Basisschicht 1 verlaufende streifenförmige Rillen 35 ausgebildet. In diese Rillen 35 ist jeweils eine von zwei isolierten Gateelektroden 36 eingegraben.

Der die Anodenschicht 3, die isolierten Gateelektroden 5, die Kathodenschicht 7, die Kanalschicht 32 und die isolierten Gateelektroden 36 umfassende Teil oder Ab­ schnitt der SI-Thyristors ist ein Diodenbereich. Der restliche Teil des SI-Thyristors, welcher die Enden der streifenförmigen Gateelektroden 5 und 36 kontaktiert, ist ein antiparalleler Diodenbereich. Letzterer umfaßt einen Teil der n^--Basisschicht 1, eine p⁺-Schicht 33, die mit der Kathodenschicht 7 verbunden, und eine n⁺-Schicht 34, die mit Anodenschicht 3 und Kanalschicht 32 verbunden ist.

Eine Anode 11 ist auf der p⁺-Anodenschicht 3 und der n⁺-Schicht 34 geformt, die als Kathodenschicht des antiparallelen Diodenbereichs wirkt. Eine nicht darge­ stellte Kathode ist auf der n⁺-Kathodenschicht 7 und der p⁺-Schicht 33 ausgebildet, die als Anodenschicht des antiparallelen Diodenbereichs wirkt.

Zum Einschalten oder Durchschalten des Isolierschicht- Thyristors gemäß Fig. 3 wird eine gegenüber der Kathode positive Spannung an die Gateelektroden 5 angelegt, während an die Gateelektroden 36 keine Vorspannung angelegt wird. Dabei werden Elektronen von bzw. aus der n⁺-Kathodenschicht 7 in den n⁺-Kanalbereich 6 injiziert. Als Ergebnis wird der Thyristor durchgeschaltet.

Zum Abschalten des Thyristors wird eine in bezug auf die Kathode negative Spannung an die isolierten Gateelek­ troden 5 angelegt, während eine gegenüber der Anode 11 positive Spannung an die isolierten Gateelektroden 36 angelegt wird. Hierdurch wird die Injektion von Elektro­ nen aus der Kathodenschicht 7 in den Kanalbereich 16 unterdrückt. Gleichzeitig steigt das Potential der p^--Kanalschicht 33 an, so daß die Kanalschicht 33 verarmt wird. Infolgedessen wird die Injektion von Löchern aus der p⁺-Anodenschicht 3 in die Kanalschicht 33 unter­ drückt. Von den in der n^--Basisschicht 1 aufgespeicherten Ladungsträgern bewegen sich die Löcher über die p⁺-Schicht 33 zur Kathode und die Elektronen über die n⁺-Schicht 34 zur Anode 11.

Wenn der beschriebene Isolierschicht-Thyristor gemäß Fig. 3 abgeschaltet wird, wird die Trägerinjektion sowohl in kathodenseitiger als auch in anodenseitiger Fläche unterdrückt, und der antiparallele Diodenbereich gibt die Träger von bzw. aus der n^--Basisschicht 1 frei. Infolge­ dessen kann der Thyristor mit hoher Geschwindigkeit abgeschaltet werden.

Fig. 4 zeigt in perspektivischer Darstellung eine Abwand­ lung des Isolierschicht-Thyristors gemäß Fig. 3. Dieser Thyristor entspricht dem nach Fig. 3 mit dem Unterschied, daß anstelle des antiparallelen Diodenbereichs ein Vertikal-MOS-Transistor vorgesehen ist. Eine p⁺-Source­ schicht 8, eine n-Kanalschicht 9 und eine p⁺-Drainschicht 10 sind in der kathodenseitigen Fläche des Thyristors ausgebildet und auf die gleiche Weise Wie beim Thyristor gemäß Fig. 1 mit isolierten Gateelektroden 5 verbunden. Die Schichten 8, 9 und 10 bilden einen vertikalen p-Kanal-MOS-Transistor 14a zum Freisetzen von Löchern. Andererseits sind in der anodenseitigen Fläche des Thyristors eine n⁺-Sourceschicht 37, ein p-Kanalschicht 38 und n⁺-Drainschicht 39 ausgebildet und mit isolierten Gateelektroden 36 verbunden. Die Schichten 37 bis 39 bilden einen vertikalen n-Kanal-MOS-Transistor 14b.

Zum Abschalten dieses Isolierschicht-Thyristors wird eine negative Spannung an die isolierten Gateelektroden 5 angelegt, wodurch der in der Kathodenseitenfläche ausge­ bildete p-Kanal-MOS-Transistor 14a durchgeschaltet wird, während an die isolierten Gateelektroden 36 eine positive Spannung angelegt wird, durch welche der n-Kanal-MOS- Transistor 14b durchgeschaltet wird. Die beiden Verti­ kal-MOS-Transistoren 14a und 14b geben daher Träger aus oder von der n^--Basisschicht 1 frei. Die beiden vertika­ len MOS-Transistoren 14a und 14b bleiben im Sperrzustand, solange der Thyristor eingeschaltet ist.

Der Isolierschicht-Thyristor gemäß Fig. 4 kann somit unter Aufrechterhaltung seiner guten Einschaltcharakteri­ stik mit hoher Geschwindigkeit abgeschaltet werden.

Fig. 5 veranschaulicht einen Isolier­ schicht-Thyristor mit zwei tief eingegrabenen oder eingelassenen Gates, die bis in eine p⁺-Anodenschicht 3 reichen. Dieser Thyristor weist einen Trägerfreigabebe­ reich oder pnp-Transistor auf, der eine auf einer n^--Basisschicht 1 geformte p⁺-Schicht 10 umfaßt.

Zum Einschalten dieses Thyristors wird eine positive Spannung an die isolierten Gateelektroden 5 angelegt. Dabei werden zwei Elektronenaufspeicherschichten erzeugt, die sich längs der Seiten jeder Rille 4 von der n⁺-Kathodenschicht 7 zur n-Pufferschicht 2 erstrecken. Die n⁺-Kathodenschicht 7 wird damit durch diese Elektro­ nenaufspeicherschichten elektrisch mit der n-Puffer­ schicht 2 verbunden. Als Ergebnis fällt die über den Thyristor anliegende Spannung auf die Größe ab, bei welcher der Thyristor normalerweise eingeschaltet ist. Zum Abschalten des Isolierschicht-Thyristors wird eine negative Spannung an die isolierten Gateelektroden 5 angelegt. Dabei entstehen zwei p-Kanalschichten, die längs der Seiten jeder Rille 4 verlaufen. Die Löcher in der n^--Basisschicht 1 bewegen sich über die p-Kanal­ schichten und die p⁺-Schicht 10 zur Kathodenelektrode.

Ersichtlicherweise kann der Thyristor gemäß Fig. 5 mit hoher Geschwindigkeit ein- und abgeschaltet werden.

Fig. 6 veranschaulicht einen Isolierschicht-Thyristor, welcher dem Thyristor nach Fig. 5 mit der Ausnahme entspricht, daß seine einzelnen Bauelemente den entgegen­ gesetzten Leitungstyp wie die äquivalenten Elemente des Thyristors nach Fig. 5 aufweisen. Wie sich aus der Beschreibung des Thyristors nach Fig. 5 ergibt, kann der Thyristor gemäß Fig. 6 ebenfalls mit hoher Geschwindig­ keit ein- und abgeschaltet werden.

Fig. 7 veranschaulicht einen Isolierschicht-Thyristor als Abwandlung des Thyristors gemäß Fig. 5. Dieser Thyristor kennzeichnet sich dadurch, daß zwei Schlitze 4 in eine n^--Schicht 1, eine n-Pufferschicht 2, eine p⁺-Anodenschicht 3 und eine n⁺-Kathodenschicht 7 eingestochen und in diesen Schlitzen 4 je eine von zwei Gateelektroden 5 geformt sind, die sich von der Oberseite der Kathoden­ schicht 7 bis zur Anode 11 erstrecken.

Da die Schlitze 4 das Substrat durchsetzen, wird eine ausreichende Menge an Sauerstoff in sie eingespeist, während Gate-Isolierfilme an den Innenflächen jedes Schlitzes erzeugt werden. Die entstehenden Gate-Isolier­ filme können daher gleichmäßige Dicke aufweisen. Ebenso kann eine ausreichende Menge an zugespeistem Gas oder Speisegas in die Schlitze 4 eingespeist werden, während Gateelektroden 5 aus polykristallinem Silizium durch chemisches Aufdampfen bzw. nach dem CVD-Verfahren in den Schlitzen 4 geformt werden. Die entstehenden Gateelek­ troden sind daher homogen.

Bei den Isolierschicht-Thyristoren gemäß den Fig. 1 bis 7 muß der Teil der Basisschicht, der zwischen den Rillen 4 verläuft und als Kanalbereich 6 wirkt, vollständig verarmt werden, wenn eine vergleichsweise niedrige Vorspannung an ihn angelegt ist oder wird. Für diesen Zweck ist es nötig, die bestmöglichen Werte für Breite und Fremdatomkonzentration dieses Teils der Basisschicht 1 zu wählen. Insbesondere besitzt der Kanalbereich 6 eine Fremdatomkonzentration von 5 × 10¹³/cm³. In diesem Fall beträgt der Sättigungs­ wert für die Breite des Kanalbereichs 6 5 µm oder mehr. Die Rillen 4 (oder die Schlitze 4 bei der Ausführungsform nach Fig. 7) werden daher durch reaktives Ionenätzen ausgebildet, derart, daß sie in einem Abstand von 5 µm oder weniger voneinander entfernt sind. Infolgedessen können die Thyristoren gemäß den Fig. 1 bis 7 eine vergleichsweise niedrige Schwellenspannung aufweisen.

Die Fig. 8A bis 8C veranschaulichen einen Thyristor mit einem engen bzw. schmalen Kanal (eingegrabene Gateelek­ troden, die in einem vergleichsweise kleinen Abstand voneinander angeordnet sind) und verdeutlichen außerdem das Ein- und Abschalten dieses Thyristors. Gemäß Fig. 8A erstreckt sich eine einen hohen spezifischen Widerstand aufweisende n^--Basisschicht 1 waagerecht im Mittelteil eines Halbleitersubstrats. In der einen Hauptfläche des Substrats sind zwei Rillen 4 ausgebildet, die beide an die n^--Basisschicht 1 heranreichen und mit einem Abstand von nur 1 µm oder weniger voneinander getrennt sind. In diese Rillen 4 ist jeweils eine von zwei isolierten Gateelektroden 5 eingelassen. Auf ähnliche Weise sind in der gegenüberliegenden Hauptfläche des Substrats zwei Rillen 35 ausgebildet, die beide an die n^--Basisschicht 1 heranreichen und die in einem kleinen Abstand von nur 1 µm oder weniger voneinander getrennt sind. In diese Rillen 4 ist jeweils eine von zwei Gateelektroden 36 eingelassen.

Zwischen den isolierten Gateelektroden 5 ist eine n-Ka­ nalschicht 42 ausgebildet, die am unteren Ende die n^--Basisschicht 1 kontaktiert. Am oberen Ende der n-Ka­ nalschicht 42 ist eine n⁺-Kathodenschicht 7 geformt. Zwischen den isolierten Gateelektroden 36 ist eine n-Kanalschicht 43 erzeugt, welche am oberen Ende die n^--Basisschicht 1 kontaktiert. Am unteren Ende der n-Kanalschicht 43 ist eine p⁺-Anodenschicht 3 ausgebil­ det. Eine Anode 11 ist auf der Anodenschicht 3 und auch auf den isolierten Gateelektroden 36 geformt. Eine Kathode 12 ist auf der Kathodenschicht 7 und auch auf den isolierten Gateelektroden 5 erzeugt.

Zum Einschalten dieses Thyristors werden eine gegenüber der Kathode 12 positive Spannung an die isolierten Gateelektroden 5 und eine gegenüber der Anode 11 negative Spannung an die isolierten Gateelektroden 36 angelegt (vgl. Fig. 8B). Die zwischen die Gateelektroden 5 einge­ fügte n-Kanalschicht 42 speichert Elektronen mit hoher Dichte auf, so daß sie zu einer elektronenreichen Schicht 42a wird. Die Schicht 42a und die Kathodenschicht 7 bilden gemeinsam eine "Kathodenschicht" im engeren Sinne dieses Worts. Die zwischen die Gateelektroden 36 einge­ fügte n-Kanalschicht 43 wird zu einer p⁺-Inversions­ schicht 43a. Die Anodenschicht 3 mit niedriger Fremdatomkonzentration wird zu einer mit Löchern angereicherten Schicht oder löcherreichen Schicht. Die Schicht 43a und die Anodenschicht 3 bilden eine "Anoden­ schicht" im engeren Sinne dieses Worts. Als Ergebnis wird der effektive Abstand zwischen Kathode und Anode verklei­ nert. Solange der Thyristor in Durchlaßrichtung vorge­ spannt ist, werden Elektronen von der Kathode 12 in die Basisschicht 1 und Löcher von der Anode 11 in die Basis­ schicht 1 jeweils mit erhöhtem Wirkungsgrad injiziert. Dies bedeutet, daß der Thyristor mit niedriger Durchlaß­ zustandsspannung eingeschaltet wird.

Zum Abschalten des Thyristors werden eine gegenüber der Kathode 12 negative Spannung an die isolierten Gateelek­ troden 5 und eine gegenüber der Anode 11 positive Spannung an die isolierten Gateelektroden 36 angelegt (vgl. Fig. 8C). Die zwischen die Gateelektroden 5 eingefügte n-Kanalschicht 42 wird zu einer p-Inversionsschicht 42b, während die zwischen die Gateelektroden 36 eingefügte n-Kanalschicht 43 zu einer elektronenreichen Schicht 43b wird. Infolgedessen bilden die zwischen Anode 11 und Kathode 12 angeordneten Schichten eine pnpn-Struktur, durch welche eine Elektroneninjektion von der Kathode 12 und eine Löcherinjektion von der Anode 11 gestoppt werden. Hierdurch wird der Thyristor abgeschaltet.

Beim Thyristor gemäß Fig. 8A wird die Injektion von Trägern (Ladungsträgern) in die Basisschicht 1 zum Einschalten des Thyristors mit hohem Wirkungsgrad oder hoher Leistung erreicht und zum Abschalten des Thyristors mit hohem Wirkungsgrad oder hoher Leistung unterdrückt. Der Thyristor kann den gleichen Trägerfreigabeteil oder -bereich wie bei den anderen, oben beschriebenen Ausfüh­ rungsformen aufweisen.

Die Fig. 9A bis 9C veranschaulichen eine Abwandlung des Thyristors nach Fig. 8A und verdeutlichen das Ein- und Abschalten dieses Thyristors.

Dieser Thyristor kennzeichnet sich dadurch, daß eine Kanalschicht 44 vom p-Typ, und nicht vom n-Typ, die Anodenschicht 3 kontaktiert.

Zum Einschalten des Thyristors nach Fig. 9A werden eine gegenüber der Kathode 12 positive Spannung an die isolierten Gateelektroden 5 und eine gegenüber der Anode 11 negative Spannung an die isolierten Gateelek­ troden 36 angelegt (vgl. Fig. 9B). Die zwischen die Gateelektroden 5 eingefügte n-Kanalschicht 42 wird zu einer elektronenreichen Schicht 42a, während die p-Kanal­ schicht 44 zu einer löcherreichen Schicht 44a wird. Solange der Thyristor in Durchlaßrichtung vorgespannt ist, nimmt daher der Abstand zwischen Anode 11 und Kathode 12 ab, wodurch Elektronen von der Kathode 12 in die Basisschicht 1 injiziert werden, während Löcher von oder aus der Anode 11 in die Basisschicht 1 injiziert werden, und zwar jeweils mit erhöhtem Wirkungsgrad. Der Thyristor wird somit mit einer niedrigen Durchlaßzu­ standsspannung eingeschaltet.

Zum Abschalten des Thyristors werden eine gegenüber der Kathode 12 negative Spannung an die isolierten Gateelektroden 5 und eine gegenüber der Anode 11 positive Spannung an die isolierten Gateelektroden 36 angelegt (vgl. Fig. 9C). Die zwischen die Gateelektroden 5 einge­ fügte n-Kanalschicht 42 wird dabei zu eine p-Inversions­ schicht 42b, während die zwischen die Gateelektroden 36 eingefügte n-Kanalschicht 44 zu einer n-Inversionsschicht 43b wird. Als Ergebnis bilden die zwischen Anode 11 und Kathode 12 angeordneten Schichten eine pnpn-Struktur. Demzufolge wird die Bewegung von Elektronen von der Kathode 12 in die Basisschicht 1 gestoppt, während die Bewegung von Löchern von der Anode 11 in die Basisschicht 1 gestoppt oder unterbunden wird, wodurch der Thyristor abgeschaltet wird.

Bei den Ausführungsformen gemäß den Fig. 4, 5, 7, 8A und 9A kann der Leitungstyp jedes Elements auch entgegenge­ setzt sein, wie dies bei der Ausführungsform nach Fig. 2 gegenüber der Ausführungsform nach Fig. 1 und bei der Ausführungsform gemäß Fig. 6 gegenüber der Ausführungs­ form nach Fig. 5 der Fall ist. Außerdem kann bei jeder beschriebenen Ausführungsform der Emitterübergang ein Heteroübergang sein, um den Emissionswirkungsgrad beim Einschalten des Thyristors zu verbessern.

Fig. 10 zeigt einen Isolierschicht-SI-Thyristor mit zwei eingegrabenen oder eingelassenen Gateelektroden, die in einem vergleichsweise großen Abstand voneinander angeord­ net sind, wobei der Thyristor dennoch ein selbstsperren­ der Thyristor sein kann.

Gemäß Fig. 10 umfaßt dieser SI-Thyristor eine einen hohen spezifischen Widerstand aufweisende n^--Basisschicht 1, eine auf deren Oberseite ausgebildete p-Basisschicht 45, eine auf der p-Basisschicht 45 geform­ te n⁺-Kathoden(source)schicht 7 und eine an der Untersei­ te der Basisschicht 1 geformte p⁺-Anoden(drain)schicht 3.

In der kathodenseitigen Fläche des Thyristors sind zwei sich in die n^--Basisschicht 1 erstreckende Rillen 4 ausgebildet. In den Rillen 4 ist jeweils eine von zwei isolierten Gateelektroden 5 erzeugt.

Der SI-Thyristor umfaßt ferner eine Anode 11, eine Kathode 12 und eine Gateelektrode 46. Die Anode 11 ist auf der p⁺-Anodenschicht 3 geformt. Die Kathode 12 ist auf der n⁺-Kathodenschicht 7 ausgebildet. Die Gateelek­ trode 46 ist unmittelbar mit der p-Basisschicht 45 verbunden.

Wie aus Fig. 10 hervorgeht, besitzt dieser SI-Thyristor eine pnpn-Struktur. Der Thyristor bleibt daher abgeschal­ tet, solange keine Gatevorspannung an ihn angelegt ist. Mit anderen Worten: es handelt sich dabei um einen selbstsperrenden Thyristor. Wenn eine gegenüber der Kathode 12 positive Spannung an die beiden isolierten Gateelektroden 5 angelegt wird, bildet sich in der p-Basisschicht 45 ein n-Kanal, der parallel zu den Gateelektroden 5 verläuft. Infolgedessen verlagern sich Elektronen von oder aus der n⁺-Kathodenschicht 7 in die n^--Basisschicht 1. Wenn diese Elektronen die p⁺-Anoden­ schicht 3 erreichen, beginnen sich Löcher von der p⁺-Anodenschicht 3 in die n^--Basisschicht 1 zu bewegen. Hierdurch wird der SI-Thyristor eingeschaltet.

Zum Abschalten des SI-Thyristors wird eine Spannung, die gegenüber der Kathode 12 negativ oder ihr gegenüber weder negativ oder positiv ist, an die Gateelektroden 5 ange­ legt, wodurch die Elektronenbewegung von der Kathoden­ schicht 7 in die Basisschicht 1 gestoppt wird. Infolge­ dessen wird der SI-Thyristor abgeschaltet. Gleichzeitig werden die aufgespeicherten Löcher aus der n^--Basis­ schicht 1 über die unmittelbar mit der p-Basisschicht 45 verbundene Gateelektrode 46 nach außen freigegeben.

Hierdurch kann der Thyristor mit hoher Geschwindigkeit abgeschaltet werden.

Die Gateelektrode 46 kann in Form einer unabhängigen bzw. getrennten Ausgangsklemme oder in Form einer mit der Kathode 12 kurzgeschlossenen Zuleitung vorliegen. Zweck­ mäßigerweise ist die Elektrode 46 mit einer Zenerdiode oder einem MOS-Transistor verbunden, der beim Abschalten des SI-Thyristors durchschaltet.

Dieser SI-Thyristor ist von einem selbstsperrenden Typ, der mit hoher Geschwindigkeit ein- und abgeschaltet werden kann. Beim Abschalten des Thyristors erweitert sich eine Verarmungsschicht zur n^--Basisschicht 1 in dem durch die n^--Basisschicht 1 und die p-Basisschicht 45 gebildeten pn-Übergang. Der SI-Thyristor weist deshalb eine hohe Durchbruchspannung auf, speziell dann, wenn er abgeschaltet wird.

Wenn die p⁺-Anodenschicht 3 durch eine n⁺-Schicht ersetzt wird, wird der Thyristor zu einem Isolierschicht-SI-Tran­ sistor geändert. Das gleiche gilt für die in den Fig. 11 usw. dargestellten Ausführungsformen.

Fig. 11 veranschaulicht eine Abwandlung des Thyristors nach Fig. 10. Wie aus Fig. 11 hervorgeht, kennzeichnet sich dieser SI-Thyristor dadurch, daß zwei isolierte Gateelektroden 5 sich mit einer größeren Tiefe als beim Thyristor nach Fig. 10 jeweils in die Anodenschicht 3 hinein erstrecken. Beim Abschalten des SI-Thyristors entsteht eine Elektronenaufspeicherschicht in der n^--Basisschicht 1 längs der Gateelektroden 5. Die Katho­ den-Anodenstrecke kann daher schnell leitend gemacht werden. Dieser Thyristor läßt sich daher mit höherer Geschwindigkeit als der SI-Thyristor nach Fig. 10 ab­ schalten.

Zum Abschalten des SI-Thyristors gemäß Fig. 11 wird eine gegenüber der Kathode 11 negative Spannung an die iso­ lierten Gateelektroden 5 angelegt. Infolgedessen entsteht in der n^--Basisschicht 1 eine sich längs der Gateelek­ troden 5 erstreckende p-Inversionsschicht. Von oder aus der n^--Basisschicht 1 werden Löcher schnell über die p-Inversionsschicht und sodann durch die p-Basisschicht 45 freigegeben. Dieser SI-Thyristor kann daher ebenfalls mit hoher Geschwindigkeit bzw. schnell abgeschaltet werden.

Die Fig. 12 bis 15 veranschaulichen drei Abwandlungen des Thyristors gemäß Fig. 10, wobei eine niedrig dotierte n^--Kanalschicht 47 zwischen die n⁺-Kathodenschicht 7 und die p-Basisschicht 45 eingefügt ist. Der Thyristor gemäß Fig. 12 weist in die n^--Kanalschicht 47 hineinreichende Rillen 4 auf; der Thyristor gemäß Fig. 13 weist Rillen 4 auf, die in die p-Basisschicht 54 hineinreichen; beim Thyristor gemäß Fig. 14 erstrecken sich Rillen 4 in die n^--Basisschicht 1, und der Thyristor gemäß Fig. 15 weist in die Anodenschicht 3 reichende Rillen 4 auf. Ebenso wie der Thyristor gemäß Fig. 10 können die Thyristoren gemäß den Fig. 12 bis 15 abgeschaltet werden, wenn eine gegenüber der Kathode 12 negative Spannung an die iso­ lierten Gateelektroden 5 angelegt wird, wodurch das Potential der n^--Kanalschicht 47 herabgesetzt und die Elektroneninjektion von bzw. aus der Kathodenschicht 7 unterdrückt werden. Da weiterhin die sich längs der isolierten Gateelektroden 5 erstreckenden Löcher-Auf­ speicherschichten ausgebildet sind, kann der Löcherfrei­ gabewiderstand bis zur Position der Gateelektrode 46 reduziert werden.

Beim Thyristor gemäß Fig. 12 steuert keine der isolierten Gateelektroden 5 das Potential der p-Basisschicht 45. Zum Einschalten des Thyristors wird daher eine gegenüber der Kathode 12 positive Spannung an die mit der p-Basis­ schicht 45 verbundene Gateelektrode 46 angelegt.

Der Thyristor gemäß Fig. 14 kann mit hoher Geschwindig­ keit eingeschaltet werden, indem eine positive Spannung an die isolierten Gateelektroden 5 angelegt wird, wodurch in der p-Schicht 45 ein n-Kanal entsteht, der längs der Gateelektroden 5 verläuft.

Ebenso wie der Thyristor gemäß Fig. 11 kann der in Fig. 15 dargestellte Thyristor mit hoher Geschwindigkeit eingeschaltet werden, wenn eine Elektronenaufspeicher­ schicht in der n^--Basisschicht 1 längs der Gateelektroden 5 gebildet wird oder entsteht, und er kann mit hoher Geschwindigkeit abgeschaltet werden, wenn in der n^--Basisschicht 1 eine längs der Gateelektrode 5 verlau­ fende Inversionsschicht entsteht.

Fig. 16A zeigt in perspektivischer Darstellung den Thyristor gemäß Fig. 10 zur Veranschaulichung der Art und Weise, auf welche die Gateelektrode 46 aus der p-Basis­ schicht 45 herausgeführt ist. Wie aus Fig. 16A hervor­ geht, weist die p-Basisschicht 45 einen freiliegenden Abschnitt oder Teil auf, welcher die hinteren Enden der streifenförmigen Kathodenschicht 7 kontaktiert. Die Gateelektrode 46 ist auf diesem Teil der p-Basisschicht 45 geformt. Gemäß Fig. 16A ist die Elektrode 46 unabhän­ gig oder getrennt von der Kathode 12 ausgebildet. Statt­ dessen kann die Elektrode 46 auch zur Kathode 12 kurzgeschlossen sein. Auch wenn sie zur Kathode 12 kurzgeschlossen ist, kann die Gateelektrode 46 ihre Funktion erfüllen. Das gleiche gilt für ähnliche Ausfüh­ rungsformen, wie sie nachstehend im einzel­ nen beschrieben sind.

Fig. 16B ist ein Ersatzschaltbild der Anordnung gemäß Fig. 16A. Diese Anordnung weist keine pnpn-SI-Struktur auf, sondern umfaßt npn-SI-Transistoren. Insbesondere ist dabei ein Anreicherungstyp- bzw. E-Typ-MOS-Transistor Q1 zur Drain-Sourcestrecke eines Transistors T parallel­ geschaltet, während ein Verarmungstyp- bzw. D-Typ-MOS- Transistor Q2 mit der Drainelektrode des E-Typ-MOS-Tran­ sistors Q1 in Reihe geschaltet ist. Der Kanalbereich des E-Typ-MOS-Transistors Q1 ist durch die bzw. aus der p-Basisschicht 45 gebildet, während der Kanalbereich des D-Typ-MOS-Transistors Q2 aus dem Teil der n^--Basisschicht 1 geformt ist, in welchen die isolierten Gateelektroden 5 eingelassen sind.

Fig. 17A zeigt in perspektivischer Darstellung den Thyristor nach Fig. 14 zur Veranschaulichung der Heraus­ führung der Gateelektrode 46 aus der p-Basisschicht 45. Gemäß Fig. 17A weist die p-Basisschicht 45 einen freilie­ genden oder freigelegten Teil auf, welcher die hinteren Enden der streifenförmigen Kathodenschichten 7 und der n^--Kanalschicht 47 kontaktiert. Die Gateelektrode 46 ist auf diesem Teil der p-Basisschicht 45 geformt.

Fig. 17B ist ein Ersatzschaltbild der Anordnung mit SI-Transistoren. Insbesondere ist dabei ein E-Typ-MOS- Transistor Q1 zur Drain-Sourcestrecke eines Transistors T parallelgeschaltet. Zwei D-Typ-MOS-Transistoren Q2 und Q3 sind mit Drain bzw. Source des Transistors T in Reihe geschaltet. Der Kanalbereich des E-Typ-MOS-Transistors Q1 ist aus der p-Basisschicht 45 geformt. Der Kanalbereich des D-Typ-MOS-Transistors Q2 ist aus dem Teil der n^--Basisschicht 1 geformt, in welchen die isolierten Gateelektroden 5 eingelassen sind. Der Kanalbereich des D-Typ-MOS-Transistors Q3 ist aus der n^--Kanalschicht 47 gebildet.

Fig. 18A zeigt in perspektivischer Darstellung eine Abwandlung des Thyristors gemäß den Fig. 10 und 16, der einen Vertikal-MOS-Transistor zum Freigeben oder Freiset­ zen von Löchern beim Abschalten des Thyristors aufweist. Wie aus Fig. 18A deutlich hervorgeht, sind dabei - wie bei der Ausführungsform nach Fig. 1 - eine p-Sourceschicht 8, eine n-Kanalschicht 9 und eine p-Drainschicht 10 ausgebildet, die sämtlich die hinteren Enden der strei­ fenförmigen isolierten Gateelektroden 5 kontaktieren.

Der Vertikal-MOS-Transistor 14 weist Drainelektroden 41 auf, die sich in der Praxis kontinuierlich an die Kathode 12 anschließen. Die p-Basisschicht 45 weist einen frei­ liegenden oder freigelegten Teil auf, der mit den hinte­ ren Enden der Kathodenschicht 7 verbunden ist, wie dies bei den Ausführungsformen nach den Fig. 16A und 17A der Fall ist. Auf diesem Teil der p-Basisschicht 45 ist eine Gateelektrode 46 ausgebildet.

Die Gateelektrode 46 kann auch weggelassen werden. Falls die Gateelektrode 46 nicht vorgesehen ist, wirkt die Kathode 12 auch als die Drainelektroden des Vertikal- MOS-Transistors 14. Der Thyristor, bei dem die Kathode 12 die Funktion der Drainelektroden des MOS-Transistors 14 übernimmt, eignet sich für ein Hochstromelement mit durch Pressverbindung angebrachten Gateelektroden.

Fig. 18B ist ein Ersatzschaltbild der Anordnung gemäß Fig. 18A mit SI-Transistoren. Insbesondere ist dabei ein MOS-Transistor Q1 zur Drain-Sourcestrecke eines Transi­ stors T parallelgeschaltet, während ein MOS-Transistor Q2 mit der Drainelektrode des Transistors T in Reihe ge­ schaltet ist, wie dies auch bei der Anordnung gemäß Fig. 17B der Fall ist. Der Vertikal-MOS-Transistor 14 oder ein MOS-Transistor Q4 ist zwischen die p-Basisschicht 45 und die Sourceschicht 7 geschaltet.

Fig. 19A zeigt in perspektivischer Darstellung eine Abwandlung des Thyristors gemäß den Fig. 14 und 17. Wie der abgewandelte Thyristor gemäß Fig. 18A weist dieser abgewandelte Thyristor einen Vertikal-MOS-Transistor 14 zum Freigeben von Löchern beim Abschalten des Thyristors auf. Fig. 19B ist ein Ersatzschaltbild der abgewandelten Anordnung. Wie aus Fig. 19B hervorgeht, unterscheidet sich diese Anordnung von derjenigen nach Fig. 17B nur dadurch, daß ein Mos-Transistor Q4 hinzugefügt ist.

Fig. 20A ist eine perspektivische Darstellung einer Abwandlung des Isolierschicht-Thyristors gemäß Fig. 18A. Dieser abgewandelte Thyristor kennzeichnet sich dadurch, daß der Hauptkanal, der freiliegende Teil der p-Basis­ schicht 45 und der Kanalbereich des Vertikal-MOS-Transi­ stors 14 zum Freigeben von Löchern in einer Linie oder Reihe angeordnet sind, so daß die erste isolierte Gate­ elektrode 5a (G1) den Hauptkanal steuern kann, während die zweite isolierte Gateelektrode 5b (G2) den Kanal des löcherfreigebenden MOS-Transistors 14 steuern kann.

Zum Abschalten dieses Thyristors werden die Gateelek­ troden G1 und G2 auf die in Verbindung mit Fig. 20B zu beschreibende Weise in spezieller Weise angesteuert. Gemäß Fig. 20B wird nämlich eine negative Spannung an die Gateelektrode G2 angelegt, wodurch der löcherfreigebende MOS-Transistor 14 durchgeschaltet wird, während eine gewisse Zeit danach eine negative Spannung an die Gate­ elektrode G1 angelegt und damit die Injektion von Elek­ tronen in den Hauptkanal gestoppt wird. Beim Abschalten des Thyristors wird somit die Injektion von Elektronen in den Hauptkanal wirksam bzw. effektiv unterdrückt. Mit anderen Worten: dieser Thyristor besitzt eine hohe Abschaltleistung.

Fig. 21A zeigt eine Abwandlung des Thyristors nach Fig. 19A. Bei diesem abgewandelten Thyristor werden die erste isolierte Gateelektrode 5a (G1) und die zweite isolierte Gateelektrode 5b (G2) auf die in Fig. 21B gezeigte Weise angesteuert, um den Hauptkanal bzw. den löcherfreigeben­ den MOS-Transistor 14 zu steuern, wenn der abgewandelte Thyristor abgeschaltet wird. Ebenso wie der Thyristor nach Fig. 19A besitzt auch dieser Thyristor eine hohe Abschaltleistung.

Fig. 22A zeigt im Schnitt eine Abwandlung des Thyristors nach Fig. 13A, die sich durch einen schmalen Kanal einer Breite von z. B. 1 µm oder weniger kennzeichnet. Gemäß Fig. 22A ist eine n-Wannenschicht 51 zwischen die n⁺-Kathodenschicht 7 und die p-Basisschicht 45 eingefügt. Diese n-Wannenschicht 51 entspricht der n^--Kanalschicht 47 gemäß Fig. 13A.

Zum Einschalten dieses Thyristors wird eine gegenüber der Kathode 12 positive Spannung an die beiden isolierten Gateelektroden 5 angelegt. Dabei wird gemäß Fig. 22B die n-Wannenschicht 51 zu einer elektronenaufspeichernden hochdotierten n⁺-Schicht 51, wodurch die Kathodenschicht die p-Basisschicht 45 elektrisch kontaktiert. Demzufolge werden Elektronen von der Kathode 12 mit hohem Wirkungs­ grad in die n^--Basisschicht 1 injiziert.

Zum Abschalten des Thyristors wird eine gegenüber der Kathode 12 negative Spannung an die beiden isolierten Gateelektroden 5 angelegt. Infolgedessen wird die n-Wan­ nenschicht 51 zu einer hochdotierten p⁺-Inversionsschicht 51c (vgl. Fig. 22C). Die Injektion von Elektronen von oder aus der Kathode 12 wird auf diese Weise mit hoher Leistung oder hohem Wirkungsgrad unterdrückt.

Fig. 23A zeigt im Schnitt eine Abwandlung des Thyristors gemäß Fig. 22A mit zwei isolierten Gateelektroden, die tiefer als beim Thyristor nach Fig. 22A eingelassen sind. Die isolierten Gateelektroden 5 reichen, genauer gesagt, nahezu an die n^--Basisschicht 1 heran. Das Ein- und Abschalten dieses abgewandelten Thyristors erfolgt auf genau die gleiche Weise wie beim Thyristor nach Fig. 22A. Genauer gesagt: gemäß Fig. 23B wird eine positive Span­ nung an die Gateelektroden 5 angelegt, wodurch der Thyristor eingeschaltet wird; zum Abschalten des Thyri­ stors wird eine negative Spannung an die Gateelektroden 5 angelegt (vgl. Fig. 23C). Wenn eine positive Spannung an beide Gateelektroden 5 angelegt ist oder wird, entsteht ein n-Kanal in der p-Basisschicht 45. Da sich dieser n-Kanal längs der Gateelektroden 5 erstreckt, kann der abgewandelte Thyristor mit höherer Geschwindigkeit eingeschaltet werden als der Thyristor gemäß Fig. 22A.

Bei der Ausführungsform gemäß Fig. 23A ist es zweckmäßig, daß sich die Rillen 4 und mithin die darin ausgebildeten Gateelektroden 5 nahezu bis zum pn-Übergang zwischen der n^--Basisschicht 1 und der p-Basisschicht 45 erstrecken. Wenn sich die Gateelektroden 5 in den pn-Übergang oder tiefer in die n^--Basisschicht 1 erstrecken würden, würde der zwischen den Rillen 4 liegende Teil der Basisschicht 1 ein ungenügendes Potential aufweisen, wodurch die Betriebseigenschaften des Thyristors verschlechtert werden würden.

Fig. 24A zeigt in Schnittansicht eine andere Abwandlung des Thyristors nach Fig. 22A. Dieser abgewandelte Thyri­ stor weist anstelle der n-Wannenschicht 51 (Fig. 22A) eine p-Wannenschicht 52 auf. Zum Einschalten dieses abgewandelten Thyristors wird eine positive Spannung an die Gateelektroden 5 angelegt und damit gemäß Fig. 24B die p-Wannenschicht 52 in eine n-Inversionsschicht 52a geändert. Zum Abschalten des Thyristors wird eine negative Spannung an die Gateelektroden 5 angelegt, wodurch die p-Wannenschicht 52 gemäß Fig. 24C in eine elektronenaufspeichernde p-Schicht 52c geändert wird.

Fig. 25A veranschaulicht eine Abwandlung des Thyristors nach Fig. 23A. Dieser abgewandelte Thyristor weist anstelle der n-Wannenschicht 51 (Fig. 23A) eine p-Wannen­ schicht 52 auf. Zum Einschalten dieses abgewandelten Thyristors wird eine positive Spannung an die Gatelek­ troden 5 angelegt und damit die p-Wannenschicht 52 gemäß Fig. 25B in eine n-Inversionsschicht 52a geändert. Zum Abschalten des Thyristors wird eine negative Spannung an die Gateelektroden 5 angelegt und damit die p-Wannen­ schicht 52 gemäß Fig. 25C in eine elektronenaufspeicher­ nde p-Schicht 52c geändert.

Vorzugsweise enthalten die Ausführungsformen nach den Fig. 22A bis 25A einen Vertikal-MOS-Transistor zum Freigeben von Löchern (Elektronenmangelstellen) von bzw. aus der n^--Basisschicht 1.

Fig. 26A zeigt eine weitere Abwandlung des Thyristors gemäß Fig. 14; Fig. 26B ist ein Ersatzschaltbild dieser Abwandlung. Gemäß Fig. 26B ist ein E-Typ-n-Kanal-MOS- Transistor Q1 zum npn-Transistor des Thyristors Th parallelgeschaltet, während ein D-Typ-MOS-Transistor Q3 mit einer Kathode K in Reihe geschaltet ist. Der n-Kanal des MOS-Transistors Q1 ist aus der p-Basisschicht 45 geformt. Der n-Kanal des MOS-Transistors Q3 ist aus der n^--Kanalschicht 47 gebildet.

Fig. 27A ist eine perspektivische Darstellung eines Thyristors, welcher dem Thyristor gemäß Fig. 26A mit dem Unterschied entspricht, daß er eine hochdotierte p⁺-Schicht 33 zum Freigeben von Löchern von bzw. aus der n^--Basisschicht 1 aufweist. Fig. 27B ist ein Ersatzschaltbild dieses Thyristors. Gemäß Fig. 27A ist die Schicht 33 mit den hinteren Enden der streifenförmi­ gen n⁺-Kathodenschichten 7 verbunden, und sie kontaktiert die p-Basisschicht 45 und die n^--Kanalschicht 47. Eine nicht dargestellte Kathode ist auf den n⁺-Kathoden­ schichten 7 und auch auf der p⁺-Schicht 33 ausgebildet.

Wie aus Fig. 27B hervorgeht, bildet der Lateral- oder Seitenwiderstand der p-Basisschicht 45 einen Widerstand R, welcher die p-Basisschicht des Thyristors zur nicht dargestellten Kathode kurzschließt. Der Widerstandswert des Widerstands R ist oder wird sehr stark herabgesetzt, weil beim Abschalten des Thyristors löcherspeichernde Schichten entstehen, die sich längs der Gateelektroden 5 erstrecken. Die Löcher werden daher mit hoher Geschwin­ digkeit freigegeben.

Die Fig. 28A bis 28C sind Schnittansichten von drei Isolierschicht-Thyristoren mit jeweils zwei isolierten Gateelektroden 36 in der Anodenseitenfläche, einer n^--Basisschicht 1, einer p⁺-Emitterschicht 3 und einer zwischen die Schichten 1 und 3 eingefügten niedrigdotier­ ten p-Kanalschicht 54.

Beim Thyristor gemäß Fig. 28A sind zwei Rillen 35 ausge­ bildet, die sich durch die p⁺-Emitterschicht in die p^--Kanalschicht 54 erstrecken, und in diesen Rillen 35 ist jeweils eine von zwei isolierten Gateelektroden 36 angeordnet. Beim Thyristor gemäß Fig. 28B sind zwei Rillen 35 ausgebildet, die sich durch die p⁺-Emitterschicht und die p^--Kanalschicht 54 in die n-Basisschicht 1 erstrecken, wobei in diesen Rillen jeweils eine von zwei isolierten Gateelektroden 36 angeordnet oder geformt ist. Der Thyristor gemäß Fig. 28C ist mit zwei Rillen 35 versehen, die sich durch die p⁺-Emitterschicht, die p^--Kanalschicht 54 und die n^--Basisschicht 1 in die auf letzterer ausgebildete n-Basisschicht 45 erstrecken, wobei in diesen Rillen 35 jeweils eine von zwei isolierten Gateelektroden 36 vorgesehen ist.

Die in den Fig. 28A, 28A, und 28C veranschaulichten Thyri­ storen können aus dem gleicher. Grund wie die Thyristoren der Fig. 12 bis 14 mit hoher Geschwindigkeit ein- und ausge­ schaltet werden.

Fig. 29A ist eine perspektivische Darstellung des in Fig. 28A veranschaulichten Thyristors, und Fig. 293 ist ein Er­ satzschaltbild dieses Thyristors. Wie in der Fig. 29A veran­ schaulicht ist, ist eine Gate-Elektrode 46 an dem Bereich der p-Typ-Basisschicht 45 ausgebildet, die frei liegt und die die Kathodenschicht 7 kontaktiert, wie dies bei den in den in Fig. 16A und 17A gezeigten Thyristoren der Fall ist. Wie aus der Fig. 29B zu entnehmen ist, ist ein D-Typ-p-Kanal MOS Transistor Q5 zu der Anode des Thyristors in Serie ge­ schaltet.

Fig. 30 zeigt einen Gate-isolierten Thyristor, bei dem zwei isolierte Gate-Elektroden 5 an der kathodenseitigen Ober­ fläche und zwei andere isolierte Gate-Elektroden 36 an der anodenseitigen Oberfläche gebildet sind. Wie in Fig. 30 ge­ zeigt, ist eine Gate-Elektrode 46 direkt mit einer p-Typ- Basisschicht 45 verbunden. Der Thyristor weist weiterhin ei­ ne n^--Typ Basisschicht 1, eine p⁺-Typ-Emitterschicht 3 und eine p^--Typ-Kanalschicht 54 zwischen den beiden Schichten 1 und 3 auf.

Fig. 31 zeigt eine Abwandlung des in Fig. 30 gezeigten Thy­ ristors. Der abgewandelte Thyristor ist nur insoweit anders, als eine n^--Typ-Kanalschicht 47 zwischen der n⁺-Typ-Emitter­ schicht 7 und der p-Typ-Basisschicht 45 angeordnet ist.

In den Thyristoren der Fig. 30 und 31 kann die Injektion von Elektronen von der Kathode in die Basisschicht 1, und auch die Injektion von Löchern von der Anode in die Basisschicht 1 unterdrückt werden, wenn die Thyristoren ausgeschaltet wer­ den. Daher können sowohl der Thyristor nach Fig. 30, als auch der Thyristor nach Fig. 31 mit hoher Geschwindigkeit abgeschaltet werden.

Fig. 32A ist eine perspektivische Ansicht des in der Fig. 31 gezeigten Thyristors, und Fig. 32B ist ein Ersatzschaltbild davon. Wie Fig. 32A zeigt, ist eine p⁺-Typ-Basisschicht 33, die die n^--TypBasisschicht 1 kontaktiert mit den hinteren Enden von streifenförmigen n⁺-Typ-Emitterschichten 7 verbun­ den. Ein (nicht gezeigtes) Gate ist auf der p⁺-Typ-Basis­ schicht 33 ausgebildet. Eine n⁺-Typ-Schicht 34 ist in der anodenseitigen Oberfläche ausgebildet. Diese Schicht 34 ist mit den hinteren Enden von von streifenförmigen p⁺-Typ- Emitterschichten 3 verbunden. Die n⁺-Typ-Schicht 34 schließt die n^--Typ-Basisschicht 1 mit der Anode 11 kurz.

Fig. 33 zeigt einen Gate-isolierten Thyristor der in seinem Aufbau im wesentlichen der Ausführungsform nach Fig. 26A entspricht, der jedoch insoweit abweicht, als ein p-Kanal MOS Transistor an der kathodenseitigen Oberfläche ausge­ bildet ist, um den Emitter kurzzuschließen. Genauer gesagt, ist, wie dies in der Fig. 33 gezeigt ist, eine n^--Typ-Kanal­ schicht 47 auf einer p-Typ Basisschicht ausgebildet, und eine n-Typ-Wand- oder Wannenschicht 56 (d. h. eine n-Typ- Emitterschicht) ist auf der n^--Typ-Kanalschicht 47 ausgebil­ det. Zwei Rinnen 4 sind, sich durch die Schichten 56, 57 und 45 in eine n^--Typ-Basisschicht 1 erstreckend ausgebildet. Zwei isolierte Gateelektroden 5 sind jeweils in diesen Rin­ nen 4 ausgebildet. P⁺-Typ-Drainschichten 57 sind in der n- Typ-Wannenschicht 56 ausgebildet und erstrecken sich längs der isolierten Gateelektroden 5. Eine Kathode 12 und auch die p⁺-Typ-Drainschichten 57 sind mit der n-Typ-Wannen­ schicht 56 verbunden.

Um diesen Thyristor auszuschalten, wird an die isolierten Gate-Elektroden 5 eine bezogen auf die Kathode 12 negative Spannung angelegt. Verarmungsschichten bilden sich längs der Elektroden 5 aus, die die n^--Typ-Kanalschicht 47 erreichen, und die Injektion von Elektronen von der n-Typ-Wannenschicht 45 in die n^--Typ-Basisschicht 1 unterdrücken. Zwischenzeit­ lich entstehen p-Typ-Kanäle in dem n^--Typ-Kanal 47 und in der n-Typ-Wannenschicht 56, die sich längs der Gate-Elektro­ den 5 erstrecken. Dadurch werden Löcher von der n^--Typ-Ba­ sisschicht 1 zu der Kathode 12 freigelassen. Damit wird der Thyristor mit hoher Geschwindigkeit ausgeschaltet.

Fig. 34 zeigt einen Gate-isolierten Thyristor der in seinem Aufbau im wesentlichen der Ausführungsform nach Fig. 33 ent­ spricht, der jedoch in zweierlei Hinsicht abweicht. Zum ei­ nen sind zwei isolierte Gate-Elektroden 36 nicht nur in der kathodenseitigen Oberfläche, sondern auch in der anodensei­ tigen Oberfläche ausgebildet. Zum zweiten ist ein n-Kanal MOS Transistor nicht nur in der kathodenseitigen Oberfläche, sondern auch in der anodenseitigen Oberfläche ausgebildet, um der Emitter kurzuzuschließen. Genauergesagt ist, wie dies in der Fig. 33 gezeigt ist, eine p-Typ-Wannenschicht 58 (d. h. eine p-Typ-Emitterschicht) mit einer vorbestimmten Dicke auf der unteren Oberfläche einer n^--Typ-Basisschicht 1 ausgebildet. Zwei Rinnen 35 sind in der p-Typ-Wannenschicht 58 ausgebildet, die sich in eine n^--Typ-Basisschicht 1 er­ strecken. Die zwei isolierten Gateelektoden 36 sind jeweils in diesen Rinnen 35 ausgebildet. N⁺-Typ-Drainschichten 59 sind in der p-Typ-Wannenschicht 58 ausgebildet und er­ strecken sich längs der isolierten. Gateelektroden 36. Eine Anode 14 und auch die n⁺-Typ-Drainschichten 59 sind mit der p-Typ-Wannenschicht 58 verbunden.

Um diesen Thyristor auszuschalten, ist es wünschenswert, daß an die isolierten Gateelektroden 36 eine bezogen auf die Anode 14 positive Spannung angelegt wird. N-Typ-Schichten bilden sich längs der Elektroden 36 in der p-Typ-Wannen­ schicht 58 aus. Diese n-Typ-Kanäle schließen die n^--Typ-Ba­ sisschicht 1 zu der Anode 14 kurz und unterdrücken so die Injektion von Löchern von der Anode 14 in die Basisschicht 1. Dann wird eine negative Spannung, bezogen auf die Kathode 12 an die isolierten Gate-Elektroden 5 angelegt, die in der kathodenseitigen Oberfläche ausgebildet sind. Als Resultat davon ist die Injektion von Elektronen von der Kathode 12 in die Basisschicht 1 unterdrückt, und Löcher werden von der Basisschicht 1 zu der Kathode 12 freigelassen. Der in der Fig. 34 gezeigte Thyristor kann daher mit einer hohen Ge­ schwindigkeit ausgeschaltet werden.

Fig. 35 ist eine perspek 99999 00070 552 001000280000000200012000285919988800040 0002004143612 00004 99880tivische Darstellung einer Abwand­ lung des Thyristor aus der Fig. 33. Wie es aus der Fig. 35 offensichtlich ist, sind eine Anzahl von p⁺-Typ-Drainschich­ ten 57 in der n-Typ-Wannenschicht 56 ausgebildet, längs je­ der der streifenförmig ausgebildeten isolierten Gate-Elek­ troden 5 angeordnet und voneinander räumlich getrennt. Daher sind drei p⁺-Typ-Drainschichten 57 in einem vertikalen Quer­ schnitt des Thyristors zu sehen, und sie sind in einer ande­ ren Querschnittsansicht des Thyristors nicht zu sehen, ob­ wohl sowohl die n-Typ-Wannenschicht 56 als auch die p-Typ- Drainschichten 57 in der Fig. 33 zu sehen sind.

Fig. 36 ist eine perspektivische Darstellung einer Abwand­ lung des Thyristors aus der Fig. 34. Wie es aus der Fig. 36 offensichtlich ist, sind eine Anzahl von p⁺-Typ-Drainschich­ ten 57 in der n-Typ-Wannenschicht 56 ausgebildet, längs je­ der der streifenförmig ausgebildeten isolierten Gate-Elek­ troden 5 angeordnet und voneinander räumlich getrennt. Wei­ terhin sind eine Anzahl von n⁺-Typ-Drainschichten 59 in der p-Typ-Wannenschicht 58 ausgebildet, längs jeder der strei­ fenförmig ausgebildeten isolierten Gate-Elektroden 36 ange­ ordnet und voneinander räumlich getrennt.

In beiden in den Fig. 35 und 36 gezeigten Thyristoren kann jede zwischen den isolierten Gateschichten angeordnete Drainschicht in ihrer Gesamtheit als Drainbereich verwendet werden. Daher können die Rinnen 4 und 35 schmäler als in den Ausgestaltungen nach den Fig. 33 und 34 ausgebildet werden. Daher wird eine längere Verarmungsschicht durch jede der isolierten Gate-Elektroden ausgebildet, wenn der Thyristor ausgeschaltet wird, wodurch die Injektion von Ladungsträgern wirksamer unterdrückt wird als in des Ausgestaltungen nach den Fig. 33 und 34. Als Ergebnis davon können die Thyristo­ ren nach den Fig. 35 und 36 mit einer höheren Geschwindigkeit als die in den Fig. 33 und 34 gezeigten abgeschaltet werden.

Fig. 37A ist eine perspektivische Ansicht eine Abwandlung des in der Fig. 27A gezeigten Thyristors, und Fig. 37B ist ein Ersatzschaltbild dieses abgewandelten Thyristors dieser abgewandelte Thyristor ist dadurch charakterisiert, daß ein vertikaler n-Kanal MOS Transistor in der kathodenseitigen Oberfläche ausgebildet ist. Wie Fig. 37A zeigt, ist eine n^-- Typ-Kanalschicht auf einer p-Typ-Basisschicht 45 ausgebildet und eine n-Typ-Wannenschicht 56 ist auf der Kanalschicht 47 ausgebildet. Weiterhin ist eine p-Typ-Wannenschicht 61 auf der n-Typ-Wannenschicht 56 ausgebildet und eine n⁺-Typ- Sourceschicht 62 ist auf der p-Typ-Wannenschicht 61 ausge­ bildet. Zwei Rinnen 4 sind, sich durch diese Schichten 62, 61, 56, 47, und 45 erstreckend und zu einer n^--Typ-Basis­ schicht 1 reichend ausgebildet. Jeweils zwei isolierte Gate- Elektroden 5 sind in diesen Rinnen 4 ausgebildet. Daher ist, wie dies durch das Ersatzschaltbild der Fig. 37B verständ­ lich ist, ein n-Kanal MOS Transistor Q6, der in der p-Typ- Wannenschicht 61 sich ausbildende und längs der Rinne 4 sich erstreckende Kanalbereich in Reihe mit der Kathode K des Thyristors geschaltet. Der Thyristor der Fig. 37A hat eine dicke p⁺-Typ-Schicht 10, die die n^--Typ-Basisschicht 1 kon­ taktiert und mit den hinteren Enden der streifenförmigen Ka­ thodenbereiche verbunden ist.

Um den Thyristor der Fig. 37A einzuschalten, wird eine, be­ zogen auf die (nicht gezeigte) Kathode positive Spannung an die isolierten Gate-Elektroden 5 angelegt. Dadurch werden n- Typ-Kanäle in der p-Typ-Wannenschicht 61 und in der p-Typ- Basisschicht 45 gebildet, wobei alle n-Typ-Kanäle sich längs der isolierten Gate-Elektroden 5 erstrecken. Dadurch wandern Elektronen von den n⁺-Typ-Sourceschichten 62 durch diese n- Kanäle in die n^--Typ-Basisschicht 1. Gleichzeitig wandern Löcher von der p⁺-Typ-Emitterschicht 3 in diese n^--Typ-Basis­ schicht 1. Als Resultat davon wird der Thyristor mit hoher Geschwindigkeit eingeschaltet.

Um den Thyristor einzuschalten, wird eine bezogen auf die Kathode 11 negative Spannung an die isolierten Gate-Elek­ troden 5 angelegt. Die n-Typ-Kanäle sind nirgends mehr in dem Thyristor ausgebildet und die Elektronen hören auf, von der n⁺-Typ-Sourceschicht 62 in die Basisschicht 1 zu wan­ dern. Außerdem bildet sich eine Verarmungsschicht in der n- Typ-Kanalschicht 47 aus, die eine Injektion der Elektronen von der Kathode in die Basisschicht 1 verhindert.

Zwischenzeitlich werden Löcher von der n-Typ-Basisschicht 1 in die Kathode freigegeben durch die p⁺-Schicht 10 durch die Löchersammelschicht, die in der Basisschicht 45 gebildet ist und die n^--Typ-Kanalschicht 47 und die sich entlang der iso­ lierten Gate-Elektroden 5 erstreckt. Als Resultat davon wird der Thyristor ausgeschaltet.

Die Injektion von Elektronen von der Kathode in die Basis­ schicht 1 wird in wirksamer Weise durch den MOS Transistor unterstützt, der in Reihe zu der Kathode geschaltet ist, und wird in wirksamer Weise durch eine Verarmungsschicht unter­ drückt, die sich in der n^--Typ-Kanalschicht 47 ausbildet. Daher hat der Thyristor eine hohe Ausschaltwirksamkeit.

Fig. 38A ist eine perspektivische Ansicht eine Abwandlung des in der Fig. 37A gezeigten Thyristors, und Fig. 38B ist ein Ersatzschaltbild dieses abgewandelten Thyristors. Wie in der Fig. 38A veranschaulicht ist, ist eine Anzahl von n⁺- Typ-Sourceschichten 62 voneinander beabstandet und entlang von streifenförmigen vergrabenen Gate-Elektroden 5 angeord­ net. P-Typ-Wannenschichten 61 sind an der kathodenseitigen Oberfläche freigelegt. Eine (nicht gezeigte) Kathode kontak­ tiert nicht nur die n⁺-Typ-Sourceschichten 62, sondern auch die p-Typ-Wannenschichten 61. Der Thyristor der Fig. 38A hat kein der p⁺-Typ-Schicht 10 entsprechendes Element, das in den Thyristor der Fig. 37A eingearbeitet ist, um Löcher freizugeben.

Wie aus der Fig. 38B entnommen werden kann, ist ein n-Kanal MOS Transistor Q6 in Reihe mit der Kathode K des Thyristor geschaltet, und ein p-Kanal MOS Transistor Q4 ist zwischen die Kathode K und eine p-Typ-Basisschicht geschaltet. Der MOS Transistor Q4 ist durch die p-Typ-Wannenschichten 61, die als Widerstand wirken, mit der Kathode K verbunden. Der Kanal des MOS Transistors Q4 ist durch eine n-Typ-Wannen­ schicht 56 und eine n^--Typ-Kanalschicht 46 gebildet.

In den Thyristoren der Fig. 38A und 38B dient der p-Kanal MOS Transistor Q4 dazu, Löcher aus der n^--Basisschicht 1 freizugeben, wenn der Thyristor ausgeschaltet wird. Dieser Thyristor ist insoweit anders als die bisher beschriebenen, als kein Durchgang für Löcher vorhanden ist, um direkt von der n^--Typ-Basisschicht 1 direkt zu der Kathode zu wandern. Daher hat der Thyristor eine hohe Ausschaltwirksamkeit, die nicht zu Lasten seiner guten Einschaltcharakteristik geht.

Fig. 39A ist eine perspektivische Ansicht eine Abwandlung des in der Fig. 38A gezeigten Thyristors, und Fig. 39B ist ein Ersatzschaltbild dieses abgewandelten Thyristors. In dem abgewandelten Thyristor ist jede vergrabene isolierte Gate- Elektrode in eine Anzahl von Gate-Elektroden aufgeteilt. Diese Gate-Elektroden sind in der Längsrichtung voneinander beabstandet angeordnet und die zwischen jeweils zwei Gate- Elektroden geschichteten Schichten bilden einen p-Kanal MOS Transistor 14, der die gleiche Struktur hat wie der in Fig. 1 gezeigte Thyristor.

Auch diese Ausführungsform ist ein Gate-isolierter Thyristor mit einer hohen Ausschaltwirksamkeit, die nicht zu Lasten seiner guten Einschaltcharakteristik geht. Zusätzlich können die p-Kanal MOS Transistoren 14 eine gewünschte Schwellen­ spannung aufweisen, die unabhängig von der Schwellenspannung des Thyristorkörpers eingestellt ist. Dies liegt daran, daß die Diffusionsschichten, welche die p-Kanal MOS Transistoren 14 bilden und jeweils dazu dienen, Löcher freizugeben, von denen unterschiedlich sind, welche den Thyristorkörper bil­ den.

Fig. 40A zeigt abgewandelten Thyristor, der eine Kombination der in Fig. 32A und 37A gezeigten Thyristoren darstellt, und Fig. 40B ist ein Ersatzschaltbild des abgewandelten Thyri­ stors. Genauer gesagt ist dieser Thyristor in dreierlei Hin­ sicht charakterisiert. Zum einen sind eine p^--Typ-Kanalelek­ trode und zwei isolierte Elektroden 36 auch in der anoden­ seitigen Oberfläche ausgebildet. Zum zweiten ist eine p⁺- Typ-Schicht 33 in der kathodenseitigen Oberfläche ausgebil­ det, um den Emitter kurzuschließen und die hinteren Enden der streifenförmigen Elektroden Gate-Elektroden 5 zu kontak­ tieren. Zum dritten ist eine n⁺-Typ-Schicht 34 in der ano­ denseitigen Oberfläche ausgebildet, um den Emitter kurzzu­ schließen und die hinteren Enden der streifenförmigen Elek­ troden Gate-Elektroden 36 zu kontaktieren.

Wie aus dem Ersatzschaltbild der Fig. 40B zu entnehmen ist, unterdrückt ein vertikaler MOS Transistor Q6 die Injektion von Elektroren von der Kathode, und ein vertikaler MOS Tran­ sistor Q5 unterdrückt die Injektion von Löchern von der Ano­ de 11, wenn der Thyristor ausgeschaltet wird. Offensichtlich hat auch dieser Thyristor eine hohe Ausschaltwirksamkeit.

Fig. 41 zeigt einen anderen Gate-isolierten Thyristor dessen Kathodenbereich mit dem des in Fig. 38A gezeigten Thyristors identisch ist, und dessen Anodenbereich identisch mit dem des in der Fig. 40A gezeigten Thyristors ist, und Fig. 413 ist ein Ersatzschaltbild des in Fig. 41A gezeigten Thyri­ stors. Wie aus der Fig. 41B ersichtlich ist, unterdrückt ein vertikaler MOS Transistor Q6 die Injektion von Elektronen von der Kathode und ein vertikaler MOS Transistor Q5 unter­ drückt die Injektion von Löchern von der Anode 11, wenn der Thyristor ausgeschaltet wird. Daher hat dieser Thyristor eine hohe Ausschaltwirksamkeit. Zusätzlich wird seine gute Einschaltcharakteristik nicht verschlechtert, da kein Durchgang für Löcher vorhanden ist, um von der n^--Typ-Basis­ schicht 1 direkt zu der Kathode zu wandern.

Fig. 42A zeigt einen anderen Gate-isolierten Thyristor, der eine Kombination der in den Fig. 39A und 40A gezeigten Thy­ ristoren ist, und Fig. 42B ist ein Ersatzschaltbild des in Fig. 42A gezeigten Thyristors. Wie aus der Fig. 42B ersicht­ lich ist, unterdrückt ein vertikaler MOS Transistor Q6 die Injektion von Elektroren von der Kathode und ein vertikaler MOS Transistor Q5 unterdrückt die Injektion von Löchern von der Anode 11, wenn der Thyristor ausgeschaltet wird. Daher hat dieser Thyristor eine hohe Ausschaltwirksamkeit. Zu­ sätzlich wird seine gute Einschaltcharakteristik nicht ver­ schlechtert, da kein Durchgang für Löcher vorhanden ist, um von der n^--Typ-Basisschicht 1 direkt zu der Kathode zu wan­ dern. Zusätzlich können die p-Kanal MOS Transistoren 14 eine gewünschte Schwellenspannung aufweisen, die unabhängig von der Schwellenspannung des Thyristorkörpers eingestellt ist. Dies liegt daran, daß die Diffusionsschichten, welche die p- Kanal MOS Transistoren 14 bilden und jeweils dazu dienen, Löcher freizugeben, von denen unterschiedlich sind, welche den Thyristorkörper bilden.

In den Ausführungsformen gemäß den Fig. 1 bis 42A ist der Abstand zwischen den Gate-Elektroden und die Fremdstoffkonzentration jeder Schicht, die zwischen den Gate-Elektroden angeordnet ist, auf die bestmöglichen Werte auf der Grundlage der Art eingestellt, wie sich Verarmungs­ schichten in diesem Bereich entlang den isolierten Gate- Elektroden erstreckend, ausdehnen. Die Tiefe der Verarmungs­ schichten ist proportional zu der Vorspannung, die an die Gate-Elektroden angelegt wird, vorausgesetzt, daß die Vor­ spannung relativ niedrig ist, so daß die Inversionschicht eine vernachlässigbar kleine Anzahl von Minoritätsträgern enthält. Für den Fall, daß die Vorspannung hoch ist, und die Inversionschicht eine hohe Anzahl von Minoritätsträgern enthält, hat die Tiefe der Verarmungsschicht einen gesättig­ ten Wert. Je niedriger die Fremdstoffkonzentration der Kanalschichten ist, umso größer ist der Sättigungswert. Bei­ spielsweise wächst, wenn die Kanalschichten eine Fremdstoff­ konzentration von 5 . 10¹³/cm³ oder weniger haben, die Sätti­ gungstiefe der Verarmungsschicht um 5 µm oder mehr. Daher kann, wenn die Rinnen durch reaktives Ionenätzen gebildet werden und daher in geringem Abstand voneinander entstehen, jeder Bereich zwischen den isolierten Gate-Elektroden voll­ ständig entleert werden, so daß es einfach ist, Ladungsträ­ ger davon abzuhalten, von der Kathode oder der Anode in die Basisschicht zu wandern.

Gate-isolierte Thyristoren, die im all­ gemeinen "Emitter-geschaltete-Thyristoren (ESTen)" genannt werden, werden nachstehend beschrieben.

Fig. 43 zeigt die Grundstruktur eines EST. Wie diese Figur veranschaulicht, weist der EST eine n- Typ-Basisschicht 1, eine auf der unteren Oberfläche der n- Typ-Basisschicht 1 gebildete n-Typ-Pufferschicht 2, eine auf der Pufferschicht 2 gebildete p-Typ-Emitterschicht 3, eine auf der oberen Oberfläche der n-Typ-Basisschicht 1 gebildete p-Typ-Basisschicht 45, und eine auf der oberen Oberfläche der p-Typ-Basisschicht 45 gebildete streifenförmige n-Typ- Emitterschicht 7 auf. Der EST weist weiterhin eine streifen­ förmige hochdotierte p⁺-Typ-Wannenschicht 71, eine Anzahl n- Typ-Sourceschichten 72, einen Gate-isolierenden Film 73, und eine erste Gate-Elektrode 74 auf. Die p⁺-Typ-Schicht 71 ist auf der oberen Oberfläche der p-Typ-Basisschicht gebildet und erstreckt sich längs der streifenförmigen n-Typ-Emitter­ schicht 7. Die Schicht 71 ist vorhanden, um Löcher freizuge­ ben. Die n-Typ-Sourceschichten 72 sind teilweise in der Oberfläche der p-Typ-Basisschicht 75 und teilweise in der Oberfläche der p⁺-Typ-Schicht 71 gebildet. Der Gate-isolie­ rende Film 73 ist auf der Basisschicht 45, der Emitter­ schicht 7, teilweise auf der p⁺-Typ-Schicht 71 und einem Teil jeder Sourceschicht 72 gebildet. Die erste Gate-Elek­ trode 74 ist auf dem Film 73 gebildet. Der EST hat eine auf der unteren Oberfläche der p-Typ-Emitterschicht 3 gebildete Anode 11, und eine Kathode 12, die auf der p⁺-Typ-Schicht 71 und einem Teil jeder n-Typ-Sourceschicht 72 gebildet ist.

Wie in der Fig. 43 gezeigt ist, sind die n-Typ-Sourceschich­ ten 72, die überwiegend in einem Randbereich der p⁺-Typ- Schicht 71 gebildet sind, voneinander beabstandet und in der Längsrichtung der streifenförmigen p⁺-Typ-Schicht 71 ange­ ordnet. In dieser Hinsicht weicht der in Fig. 43 gezeigte EST von einem herkömmlichen EST ab.

Der EST der Fig. 43 hat eine zweite (nicht gezeigte) Gate- Elektrode, an die eine Vorspannung angelegt werden muß, um den EST anzuschalten. Die zweite Gate-Elektrode ist auf dem (ebenfalls nicht gezeigten) Gate-isolierenden Film gebildet, der auf dem Bereich der p-Typ-Basisschicht 45 gebildet ist, die zwischen der n-Typ-Basisschicht 1 und der n-Typ-Emitter­ schicht 7 angeordnet ist. Die anderen ESTen, die weiter unten beschrieben sind, haben ebenfalls eine ähnliche zweite Gate-Elektrode.

Um den in der Fig. 43 gezeigten EST anzuschalten, wird eine Vorspannung an die zweite (nicht gezeigte) Gate-Elektrode angelegt, und eine, bezogen auf die Kathode 12 positive Spannung wird an die Gate-Elektrode 74 angelegt, wodurch Elektronen von der n-Typ-Emitterschicht 7 in die n-Typ-Ba­ sisschicht 1 injiziert werden. Als Resultat davon wird ein n-Typ-Inversionskanal zwischen der Schicht 7 und und der n- Typ-Sourceschicht 72 gebildet. Dadurch wird die n-Typ-Emit­ terschicht 7 durch den n-Typ-Inversionskanal und die n-Typ- Sourceschichten 72 elektrisch mit der Kathode 12 verbunden.

Um den EST gemäß der Fig. 43 auszuschalten, wird keine Span­ nung oder eine negative Spannung an die Gate-Elektrode 74 angelegt, wodurch kein n-Typ-Kanal mehr zwischen der Schicht 7 und der Schicht 72 ausgebildet wird. Damit wird die elek­ trische Verbindung zwischen der n-Typ-Emitterschicht 7 und den n-Typ-Sourceschichten 72 unterbrochen. Damit hören die Elektronen auf, von der Kathode 12 in die n-Typ-Basisschicht zu wandern, wodurch der EST mit hoher Geschwindigkeit ausge­ schaltet wird.

Die n-Typ-Sourceschicht 72, die p-Typ-Basisschicht 45, die n-Typ-Basisschicht 1 und die p-Typ-Emitterschicht bilden ei­ nen parasitären Thyristor. Der parasitäre Thyristor wirkt dem Freilassen von Löchern von der n-Typ-Basisshicht zu der Kathode 12 entgegen, während der EST ausgeschaltet wird. Wä­ ren die n-Typ-Sourceschichten 12 miteinander verbunden und bildeten eine einzige streifenförmige Sourceschicht entlang der n-Typ-Schicht 71, würden ständig Elektronen von der n- Typ-Sourceschicht 72 auswandern, auch nachdem die n-Typ- Emitterschicht 7 von der n-Typ-Sourceschicht 72 elektrisch getrennt ist. In diesem Fall hätte der EST eine geringe Aus­ schaltwirksamkeit. In dem EST sind die Schichten 72 vonein­ ander beabstandet und tragen dazu bei, die Injektion von Elektronen von den Schichten 72 zu unterdrücken, wodurch der parasitäre Thyristor unwirksam gemacht wird. Daher hat der EST eine hohe Ausschaltwirksamkeit.

Die Fig. 44A, 44B, 45A, 45B und 46 zeigen fünf ESTen, die im wesentlichen identisch mit dem EST der Fig. 43 sind und bei denen der parasitäre Thyristor eine geringere Wirksamkeit als bei dem EST der Fig. 43 hat.

Bei dem EST der Fig. 44A ist eine hochdotierte p⁺-Typ- Schicht 75 am Boden der p-Typ-Schicht 71 ausgebildet. Diese Schicht 75 verringert den Widerstand, den die p-Typ-Basis­ schicht 45 bezogen auf die horizontale Richtung hat, wodurch der parasitäre Thyristor-Effekt unterdrückt wird.

Bei dem EST der Fig. 44B ist eine Ladungsträger-Lebenzeit- verringernde Schicht 76 in der Nähe des pn-Übergangs zwi­ schen der n-Typ-Basisschicht 1 und der p-Typ-Basisschicht 45 ausgebildet. Daher hat der in der Fig. 44B gezeigte EST eine hohe Ausschaltwirksamkeit.

Bei dem EST der Fig. 45A hat die n-Typ-Basisschicht 1 einen Bereich 77, der sich durch die p-Typ-Emitterschicht 3 er­ streckt und bis zu der Anode 11 reicht. Der Bereich 77 un­ terdrückt die Injektion von Löchern von der Anode 11 in die Basisschicht 1, während der EST ausgeschaltet wird. Damit hat auch der EST gemäß der Fig. 45A eine hohe Ausschaltwirk­ samkeit.

Der EST gemäß der Fig. 45B ist in dreierlei Hinsicht charak­ terisiert. Zum einen ist wahlweise eine p-Typ-Emitterschicht 3 ausgebildet. Zum zweiten ist eine n-Typ-Sourceschicht 78 in der unteren Oberfläche der p-Typ-Emitterschicht 3 ausge­ bildet. Zum dritten ist ein Gate-isolierender Film 79 auf dem Bereich der Schicht 3 gebildet, der zwischen der Schicht 3 und der Sourceschicht 78 angeordnet ist, und eine Gate- Elektrode 80 ist auf diesem Gate-isolierenden Film 79 ausge­ bildet. Um diesen EST auszuschalten, wird eine, bezogen auf die Anode 11 positive Spannung an die Gate-Elektrode 80 an­ gelegt, um so die Emitterschicht 3 kurzzuschließen. Damit kann der EST mit hoher Geschwindigkeit ausgeschaltet werden. Solange der EST eingeschaltet bleibt, wird keine Vorspannung oder eine negative Vorspannung an die Gate-Elektrode 80 an­ gelegt, und die Emitterschicht 3 wird nicht kurzgeschlossen. Damit wird die Einschaltcharakteristik in keiner Weise ver­ schlechtert.

Der in der Fig. 46 gezeigte EST ist im wesentlichen der gleiche wie der in der Fig. 45B. Dieser EST ist dadurch cha­ rakterisiert, daß eine Ladungsträger-Lebenszeit-verringernde Schicht 76 in der oberen Oberfläche der n-Typ-Basisschicht 1 gebildet ist.

Obwohl nicht veranschaulicht, kann bei dem EST der Fig. 45A eine hochdotierte p⁺-Typ-Schicht 75 der in der Fig. 44A ge­ zeigten Art gebildet sein. Weiterhin kann eine Ladungsträ­ ger-Lebenszeit-verringernde Schicht 76 der in der Fig. 44B gezeigten Art in dem EST der Fig. 45A gebildet sein. Weiter­ hin kann eine p⁺-Typ-Schicht 75 der in der Fig. 44A gezeigten Art und eine Ladungsträger-Lebenszeit-verringernde Schicht 76 der in der Fig. 44B gezeigten Art in dem EST der Fig. 44A gebildet sein.

Fig. 47 zeigt den Verlauf der Signale zum Ansteuern der ka­ thodenseitigen Gate-Elektrode 74 (G1) und der anodenseitigen Gate-Elektrode 80 (G2) des in der Fig. 46 gezeigten EST. Um den EST einzuschalten, wird eine positive Spannung VG1 an die kathodenseitige Gate-Elektrode 74 angelegt, wodurch die n-Typ-Emitterschicht 7 durch den unter Gate-Elektrode 74 und den n-Typ-Sourceschichten 72 gebildeten Kanal mit der Katho­ de 12 verbunden wird. Zwischenzeitlich wird keine Vorspan­ nung an die anodenseitige Gate-Elektrode 80 angelegt, wo­ durch viele Löcher von der p-Typ-Emitterschicht 3 in die n- Typ-Basisschicht 1 wandern können.

Um den EST gemäß der Fig. 46 auszuschalten, wird eine posi­ tive Spannung VG2 an die anodenseitige Gate-Elektrode 80 an­ gelegt, so daß die p-Typ-Emitterschicht 3 kurzgeschlossen wird und die Injektion der Löcher von der Schicht 3 in die Schicht 1 unterdrückt wird. Dann wird die an die kathoden­ seitige Gate-Elektrode 74 angelegte Vorspannung auf 0 V redu­ ziert. Als Resultat hiervon wird die elektrische Verbindung von der n-Typ-Emitterschicht 7 zu der Kathode 12 unterbro­ chen, wodurch Löcher von der n-Typ-Basisschicht 1 zu der Ka­ thode 12 freigelassen werden.

Durch Ansteuern der beiden Gate-Elektroden 74 und 80, wie dies in der Fig. 47 veranschaulicht ist, wird der EST mit ho­ her Geschwindigkeit ausgeschaltet. Mit anderen Worten hat der in der Fig. 46 gezeigte EST eine hohe Ausschaltwirksam­ keit.

Fig. 48 zeigt einen Gate-isolierten Thyristor einer anderen Art. Wie in dieser Figur gezeigt, weist dieser Thyristor eine n-Typ-Basisschicht 1, eine p-Typ-Ba­ sisschicht 45, die in der oberen Oberfläche der n-Typ-Basis­ schicht 1 gebildet ist, und eine p⁺-Typ-Schicht 71, die ebenfalls in der oberen Oberfläche der n-Typ-Basisschicht gebildet ist, auf. Die Schichten 45 und 71 sind voneinander beabstandet, und die n-Typ-Basisschicht 1 hat einen freilie­ genden Bereich, der zwischen den Schichten 45 und 71 ange­ ordnet ist.

Die gegenüberliegenden Seiten der Schichten 45 und 71 sind p-Typ-Wannenschichten 81 und 82, die beide niedrigdotiert sind. Der Thyristor weist weiterhin eine n-Typ-Pufferschicht 2, eine p-Typ-Emitterschicht 3, eine n-Typ-Emitterschicht 7, eine Anode 11, eine Kathode 12, eine n-Typ-Sourceschicht 72, einen Gate-isolierenden Film 73, eine Gate-Elektrode 74, und eine hochdotierte n⁺-Typ-Schicht 83 auf. Die n⁺-Typ-Schicht 83 ist der Bereich der Emitterschicht 7, der die p-Typ-Wan­ nenschicht 81 kontaktiert. Der Gate-isolierende Film 74 ist auf der Oberfläche der Basisschicht 1 und den p-Typ-Wannen­ schichten 81 und 82 gebildet. Die Gate-Elektrode 74 ist auf dem Bereich des isolierenden Films 73 gebildet, der auf den p-Typ-Wannenschichten 81 und 82 und dem Bereich der n-Typ- Basisschicht 1 gebildet ist, der zwischen den p-Typ-Wannen­ schichten 81 und 82 angeordnet ist. Die n-Typ-Sourceschicht 72 ist nicht geteilt, wie dies bei dem Thyristor der Fig. 43 der Fall ist, und ist streifenförmig gestaltet.

Um den in der Fig. 48 gezeigten Thyristor einzuschalten, wird eine, bezogen auf die Kathode 12 positive Spannung an die Gate-Elektrode 74 angelegt. Zwei n-Typ-Inversionskanäle bilden sich dadurch in den Oberflächen der jeweiligen Ober­ flächen der p-Typ-Wannenschichten 81 und 82. Damit werden die n-Typ-Emitterschicht 7 und die n-Typ-Sourceschicht 72 durch den n-Typ-Inversionskanal und die n-Typ-Basisschicht 1 kurzgeschlossen. Um den Thyristor auszuschalten, wird eine negative Spannung an die Gate-Elektrode 74 angelegt, wodurch die n-Typ-Emitterschicht 7 und die n-Typ-Sourceschicht 72 voneinander elektrisch getrennt werden.

Als Ergebnis hiervon sind die p-Typ-Basisschicht 45 und die p⁺-Typ-Schicht 71 durch den p-Typ-Inversionskanal, der in der Oberfläche der n-Typ-Basisschicht 1 gebildet ist und zwischen den p-Typ-Wannenschichten 81 und 81 angeordnet ist, wodurch ein Löcher abgebender Pfad gebildet ist, kurzge­ schlossen.

Die p-Typ-Wannenschichten 81 und 81 in denen der n-Kanal im Einschaltzustand gebildet ist, sind jeweils in der p-Typ-Ba­ sisschicht 45 und der p⁺-Typ-Schicht 71 gebildet. Sie können unterschiedliche Schwellenwerte haben. In dieser Ausfüh­ rungsform hat der Bereich der p⁺-Typ-Schicht 71 der unter der n-Typ-Sourceschicht 72 angeordnet ist, einer derart hohe Fremdstoffkonzentration, daß die p⁺-Typ-Schicht 72 bezogen auf die horizontale Richtung einen niedrigen Widerstand hat. Die Schicht 72 unterdrückt daher parasitäre Thyristoreffek­ te, wodurch Löcher von der n-Typ-Basisschicht 1 zu der Ka­ thode 12 mit hoher Geschwindigkeit freigegeben werden, wäh­ rend der Thyristor ausgeschaltet wird.

Fig. 49 zeigt eine Abwandlung des in Fig. 48 gezeigten Thy­ ristors. Dieser abgewandelte Thyristor hat eine Anzahl von n-Typ-Sourceschichten 72, die an Stelle der einzigen n-Typ- Sourceschicht treten, die bei dem Thyristor in der Fig. 48 verwendet wird. Dieser Thyristor hat eine höhere Ausschalt­ wirksamkeit als der Thyristor der Fig. 48.

Fig. 50 und 51 zeigen zwei Abwandlungen der in den Fig. 48 und 49 gezeigten Thyristoren, die beide Mittel zur Verbesse­ rung der Ausschaltwirksamkeit aufweisen. Wieder Thyristor der Fig. 44A, hat auch der Thyristor in der Fig. 50 eine p⁺- Typ-Schicht 75, die am Boden der p-Typ-Schicht 71 gebildet ist. Wie der Thyristor in Fig. 44B, hat auch der Thyristor in Fig. 51 eine Ladungsträger-Lebenszeit-verringernde Schicht 76, die in der Nähe des pn-Übergangs zwischen der n- Typ-Basisschicht 1 und der p-Typ-Basisschicht 45 gebildet ist.

Fig. 52 und 53 zeigen zwei Abwandlungen der in den Fig. 48 bzw. 49 gezeigten Thyristoren, der abgewandelte Thyristor der Fig. 52 hat einen Bereich 77 zum Kurzschließen des Emit­ ters der gleichen Art wie der in Fig. 45A gezeigte Thyri­ stor. Der abgewandelte Thyristor der Fig. 53 hat einen Bereich zum Kurzschließen des Emitters der gleichen Art wie der in Fig. 45B gezeigte Thyristor.

Gemäß der Erfindung kann der Thyristor der Fig. 52 eine La­ dungsträger-Lebenszeit-verringernde Schicht 76 der in der Fig. 51 gezeigten Art aufweisen; der Thyristor der Fig. 52 kann eine p⁺-Typ-Schicht 75 der in der Fig. 50 gezeigten Art haben; und der Thyristor der Fig. 53 kann eine p⁺-Typ- Schicht 75 der in der Fig. 50 gezeigten Art und eine La­ dungsträger-Lebenszeit-verringernde Schicht 76 der in der Fig. 51 gezeigten Art aufweisen.

Fig. 54 zeigt eine Abwandlung des in der Fig. 53 gezeigten Thyristors, der durch eine Ladungsträger-Lebenszeit-verrin­ gernde Schicht 76 charakterisiert ist, die zwischen der n- Typ-Basisschicht 1 und der P-Typ-Basisschicht 45 angeordnet ist. Auch dieser abgewandelte Thyristor hat eine hohe Aus­ schaltwirksamkeit.

Fig. 55 zeigt einen anderen Thyristor. Wie aus der Fig. 55 zu entnehmen ist, weist der Thyristor eine n-Typ-Basisschicht 1, eine n-Typ-Pufferschicht 2, eine p-Typ-Emitterschicht 3, eine n-Typ-Emitterschicht 7, eine Anode 11, eine Kathode 12, eine p-Typ-Basisschicht 45, eine p⁺-Typ-Schicht 71, eine n-Typ-Sourceschichte 72, und eine Gate-Elektrode 74 auf. Eine p-Kanal-Schicht 84 ist auf der p-Typ-Basisschicht und der p⁺-Typ-Schicht 71 gebildet. Die Schicht 84 hat eine Fremdstoffkonzentration, die niedriger ist als die der Schichten 45 und 71. Die n-Typ-Emitter­ schicht 7 ist in der Oberfläche der p-Typ-Basisschicht 45 gebildet. Der Bereich der n-Typ-Emitterschicht 7 der die Ka­ nalschicht 84 kontaktiert ist eine n⁺-Typ-Schicht 83. Die n- Typ-Sourceschicht 72 ist in der Oberfläche der p⁺-Typ- Schicht 71 gebildet. Die Sourceschicht 72 kontaktiert die Kanalschicht 84 und ist wie ein Streifen geformt und nicht in Stücke unterteilt.

Da die p-Kanal-Schicht 84 eine Fremdstoffkonzentration auf­ weist, die von der der p-Typ-Basisschicht 45 und der der p⁺- Typ-Schicht 71 abweicht, kann der MOS Transistor 15 zum Kurzschließen der n-Typ-Emitterschicht 7 den bestmöglichen Schwellenwert aufweisen. Weiterhin können sowohl die p-Typ- Basisschicht 45 als auch die p⁺-Typ-Schicht 71 eine ausrei­ chend hohe Fremdstoffkonzentration haben. Daher kann der Thyristor gemäß der Fig. 55 eine hohe Ausschaltwirksamkeit haben.

Die Fig. 56 und 57 zeigen jeweils eine Abwandlung des in der Fig. 55 gezeigten Thyristors. Der abgewandelte Thyristor der Fig. 56 ist dadurch charakterisiert, daß eine Anzahl von n- Typ-Sourceschichten 72 an Stelle einer einzigen n-Typ- Sourceschicht 72 verwendet werden. Der abgewandelte Thyri­ stor gemäß der Fig. 57 ist dadurch charakterisiert, daß die n-Typ-Basisschicht 1 Bereiche aufweist, die durch die p-Ka­ nal-Schicht 84 hindurchreichen und daher freiliegen. Die in den Fig. 56 und 57 gezeigten abgewandelten ESTen erzielen die selben Vorteile wie der in Fig. 55 gezeigte Thyristor.

Die Fig. 58, 59, 60, und 61 zeigen jeweils ein Abwandlung des in der Fig. 55 gezeigten Thyristors. Der abgewandelte Thyristor der Fig. 58 hat eine p⁺-Typ-Schicht 75 der in der Fig. 44A gezeigten Art. Der abgewandelte Thyristor der Fig. 59 hat eine Ladungsträger-Lebenszeit-verringernde Schicht 76 der in der Fig. 44B gezeigten Art. Der abgewandelte Thyri­ stor der Fig. 60 hat einen Bereich 77 zum Kurzschließen des Emitters der selben Art wie in Fig. 45A gezeigt. Der abge­ wandelte Thyristor der Fig. 61 hat eine anodenseitige Gate- Elektrode 80 der in der Fig. 46 gezeigten Art.

Der Thyristor der Fig. 60 kann eine p⁺- Typ-Schicht 75 der in der Fig. 44A gezeigten Art haben und der Thyristor der Fig. 61 kann eine Ladungsträger-Lebens­ zeit-verringernde Schicht 76 der in der Fig. 44B gezeigten Art haben.

Die in den Fig. 58 bis 61 gezeigten ESTen haben eine höhere Ausschaltwirksamkeit als der Thyristor, der in der Fig. 55 veranschaulicht ist.

Die Fig. 62 zeigt einen weiteren Typ eines Thyristors. Wie bereits erwähnt, ist bei allen der vor­ stehend beschriebenen ESTen das isolierte Ausschalt-Gate an dem Bereich der p-Typ-Basisschicht 45 vorgesehen, die zwi­ schen der n-Typ-Emitterschicht 7 und der n-Typ-Sourceschicht 72 angeordnet ist. Der Thyristor der Fig. 62 hat einen Ein­ schalt-MOS Transistor und einen Löcher vorbeileitenden MOS Transistor, die sich beide an die n-Typ-Sourceschicht 72 an­ schließen und auf der rechten Seite der n-Typ-Emitterschicht 7 angeordnet sind.

Genauer gesagt ist ein Endbereich der p-Typ-Basisschicht 45 eine schmale p-Typ-Wannenschicht 91. Eine n-Typ-Wannen­ schicht 92 ist in der Oberfläche der p-Typ-Wannenschicht 91 gebildet. Die n-Typ-Wannenschicht 92 ist mit der n-Typ- Sourceschicht 72 verbunden, die in der Oberfläche der p-Typ- Basisschicht 45 gebildet ist. Eine p-Typ-Sourceschicht 93 ist in der Oberfläche der n-Typ-Wannenschicht 92 gebildet. Eine Kathode 12 ist ausgebildet, die sowohl die n-Typ- Sourceschicht 72 als auch die p-Typ-Sourceschicht 93 kontaktiert. Ein Gate-isolierender Film 94 ist auf einem Teil der p-Typ-Wannenschicht 91, einem Teil der n-Typ- Wannenschicht 92, und auf einem Teil der p-Typ-Sourceschicht 93 gebildet. Eine Gate-Elektrode 95 ist auf dem Film 94 ist auf dem Film 94 gebildet und über den Schichten 91, 92 und 93 angeordnet.

Um den in Fig. 62 gezeigten Thyristor einzuschalten, wird ein positive Spannung an die Gate-Elektroden 94 und 95 ange­ legt, eine n-Typ-Inversionsschicht bildet sich in der Ober­ fläche der p-Typ-Wannenschicht 91, und eine p-Typ-Inver­ sionsschicht bildet sich in der Oberfläche der p-Typ-Basis­ schicht 45. Als Resultat davon wandern Elektronen von der n- Typ-Wannenschicht 92 durch die n-Typ-Inversionsschicht, die in der p-Typ-Wannenschicht 91 gebildet ist, in die n-Typ- Basisschicht 1, und die n-Typ-Sourceschicht 72 wird mit der n-Typ-Emitterschicht 7 durch die n-Typ-Inversionsschicht, die in der p-Typ-Basisschicht 45 gebildet ist, kurzgeschlos­ sen, wodurch die n-Typ-Emitterschicht 7 mit der Kathode 12 verbunden ist.

Um den Thyristor der Fig. 62 auszuschalten, wird eine nega­ tive Spannung an die Gate-Elektroden 74 und 95 angelegt. Die n-Typ-Emitterschicht 7 und die n-Typ-Sourceschicht 72 sind dadurch elektrisch von einander getrennt. Gleichzeitig wer­ den die p-Typ-Sourceschicht 93 und die p-Typ-Wannenschicht 91 durch eine p-Typ-Inversionsschicht kurzgeschlossen, die in der Oberfläche der n-Typ-Wannenschicht 92 gebildet wird. Dies ist die Arbeitsweise, mit der ein p-Kanal MOS Transi­ stor arbeitet, wobei die p-TypSourceschicht 93 die p-Typ- Sourceschicht 93 mit der Kathode 12 verbindet, was das Frei­ geben von Löchern zur Folge hat.

Solange der Thyristor der Fig. 62 angeschaltet bleibt, ent­ stehen keine Löcher freigebenden Ableitungen. Daher hat der Thyristor eine gute Einschaltcharakteristik. Weiterhin wir­ ken keine parasitären Thyristoreffekte gegen die Funktion des Thyristors, da die p-Typ-Basisschicht 45, die unter der n-Typ-Sourceschicht 72 angeordnet ist, ausreichend dick ist.

Fig. 63 zeigt eine Abwandlung des in der Fig. 62 gezeigten Thyristors. Bei diesem abgewandelten Thyristor ist die p- Typ-Wannenschicht, die mit einer p-Typ-Basisschicht 45 ver­ bunden ist, breit. Eine n-Typ-Sourceschicht 72, eine n-Typ- Wannenschicht 92, und eine p-Typ-Sourceschicht 93 sind in der Oberfläche der p-Typ-Wannenschicht 91 gebildet. Eine hochdotierte p⁺-Typ-Schicht 75 ist am Boden der p-Typ-Wan­ nenschicht 91 gebildet, wodurch der Widerstand der Schicht 91 in horizontaler Richtung verringert wird. Von diesen Merkmalen abgesehen, ist der Thyristor der Fig. 63 identisch mit dem Thyristor der Fig. 62.

Der Thyristor der Fig. 63 arbeitet in genau der gleichen Weise wie der Thyristor der Fig. 62. Obwohl die p-Typ-Wan­ nenschicht 91, die unter der n-Typ-Sourceschicht 72 ange­ ordnet ist, dünn ist, wirken keine parasitären Thyristor­ effekte gegen die Funktion des Thyristors. Dies liegt daran, daß p-Typ-Schicht 75 am Boden der p-Typ-Wannenschicht 91 gebildet ist.

Fig. 64 zeigt einen Thyristor, der durch geringfügiges Ab­ wandeln des in der Fig. 63. gezeigten Thyristor entworfen worden ist. Bei diesem Thyristor ist eine Öffnung in die n- Typ-Sourceschicht 72 eingearbeitet, wodurch ein Bereich der p-Typ-Wannenschicht 91 freiliegt und damit die Kathode 12 in dierektem Kontakt mit der p-Typ-Wannenschicht 91 steht. Dies ist eine Struktur zum Kurzschließen der Kathode.

Im Betrieb werden zu der Kathode 12 Löcher wirksamer freige­ geben als bei dem Thyristor der Fig. 63, während der Thyri­ stor ausgeschaltet wird. Daher kann der in Fig. 64 gezeigte Thyristor schneller ausgeschaltet werden als der in der Fig. 63 gezeigte.

Fig. 65 zeigt einen Thyristor, der durch geringfügiges Ab­ wandeln des in der Fig. 63, gezeigten Thyristor entworfen worden ist. Genauer gesagt hat der Thyristor einen Bereich 77 zum Kurzschließen des Emitters in der anodenseitigen Oberfläche. Fig. 66 veranschaulicht den Thyristor, der durch geringfügiges Abwandeln des in der Fig. 63 gezeigten Thyri­ stor entstanden ist. Dieser Thyristor hat einen MOS Transi­ stor zum Kurzschließen des Emitters, der in der anodenseiti­ gen Oberfläche gebildet ist. Sowohl der Thyristor aus der Fig. 65, als auch der Thyristor aus der Fig. 66 kann mit hoher Geschwindigkeit abgeschaltet werden.

Fig. 67 zeigt einen Thyristor, der durch dreidimensionales Weiterentwickeln des Thyristors der Fig. 62 entstanden ist. Fig. 68 zeigt einen Thyristor, der durch dreidimensionales Weiterentwickeln des Thyristors der Fig. 63 entstanden ist. Fig. 69 zeigt einen Thyristor, der durch dreidimensionales Weiterentwickeln des Thyristors der Fig. 64 entstanden ist. Fig. 70 zeigt einen Thyristor, der durch dreidimensionales Weiterentwickeln des Thyristors der Fig. 65 entstanden ist. Fig. 71 zeigt einen Thyristor, der durch dreidimensionales Weiterentwickeln des Thyristors der Fig. 66 entstanden ist. Fig. 72 veranschaulicht einen Thyristor, der im wesentlichen der gleiche Thyristor ist wie der in Fig. 71, und der eine p-Typ-Emitterschicht 3 und eine Gate-isolierte Transistor­ struktur hat, die die p-Typ-Emitterschicht 3 umgibt.

Andere ESTen, die zwei ähnliche MOS Transistoren jeweils in der anodenseitigen Oberfläche und in der kathodenseitigen Oberfläche gebildet haben, werden nachstehend unter Bezugnahne auf die Fig. 73 bis Fig. 80 be­ schrieben. Der in der kathodenseitigen Oberfläche gebildete MOS Transistor ist ein herkömmlicher MOS Transistor.

Der in der Fig. 73 gezeigte Thyristor hat eine p-Typ-Emit­ terschicht 3, die in einem ausgewählten Bereich einer n-Typ- Pufferschicht 2 gebildet ist. Wie in der Fig. 73 zu sehen ist, ist eine n⁺-Typ-Schicht 100 in einem anderen Bereich der n-Typ-Pufferschicht 2 gebildet und von der p-Typ-Emit­ terschicht 4 um einen vorbestimmten Wert beabstandet. Eine p-Typ-Sourceschicht 101 ist in dem Bereich der n⁺-Typ- Schicht 100 gebildet, der an der Schicht 3 dichter als alle anderen Bereiche liegt. Ein Gate-isolierender Film 102 ist auf dem Bereich der n-Typ-Pufferschicht 2 gebildet, die zwi­ schen der Emitterschicht 3 und der und der Sourceschicht 101 liegt. Eine Gate-Elektrode 103 ist auf dem Gate-isolierenden Film 102 gebildet. Die Schichten 2, 3, 100 und der Film 102 sowie die Gate-Elektrode 103 bilden einen p-Kanal MOS Tran­ sistor. Eine Anode 11 ist gebildet, die sowohl die n⁺-Typ- Schicht 100 als auch die p-Typ-Sourceschicht 102 kontak­ tiert, jedoch nicht die p-Typ-Emitterschicht 3 kontaktiert.

Um den in der Fig. 73 gezeigten Thyristor einzuschalten, wird eine bezogen auf die Katode 12 positive Spannung an die kathodenseitige Gate-Elektrode 74 angelegt, und eine bezogen auf die Anode 11 negative Spannung an die anodenseitige Gate-Elektrode 103 angelegt. Zwei Kanäle werden gebildet, die sich jeweils unter den Gate-Elektroden 74 und 103 befin­ den. Der unter der Elektrode 74 gebildete Kanal verbindet die n-Typ-Emitterschicht 7 mit der n-Typ-Sourceschicht 72, und der unter der Elektrode 103 gebildete Kanal verbindet die p-Typ-Emitterschicht 3 mit der p-Typ-Sourceschicht 101. Wenn ein Basisstrom von einem (nicht gezeigten) Einschalt- Gate an die p-Typ-Basis 45 gespeist wird, wird der Thyristor eingeschaltet.

Um den in Fig. 73 gezeigten Thyristor auszuschalten, wird an die kathodenseitige Elektrode 74 entweder eine negative oder keine Spannung, bezogen auf die Kathode 12 angelegt, und an die anodenseitige Elektrode 103 entweder eine positive oder keine Spannung bezogen auf die Anode 11 angelegt. Als Resul­ tat hiervon wird die n-Typ-Emitterschicht 7 elektrisch von der n-Typ-Sourceschicht getrennt, und die Elektronen hören auf, von der n-Typ-Emitterschicht 7 zu wandern, während die p-Typ-Emitterschicht 3 elektrisch von der p-Typ-Source­ schicht getrennt wird, und die Löcher aufhören, von der p- Typ-Emitterschicht 3 zu wandern. Da beide Gate-Elektroden 74 und 103 die Injektion von Ladungsträgern in die n-Typ- Basisschicht 1 steuern, wird der Thyristor gemäß der Fig. 73 mit hoher Geschwindigkeit ausgeschaltet. Der Thyristor kann sogar mit noch höherer Geschwindigkeit ausgeschaltet werden, wenn zuerst der MOS Transistor an der anodenseitigen Ober­ fläche und dann der MOS Transistor an der kathodenseitigen Oberfläche ausgeschaltet wird, wie dies in Zusammenhang mit der Fig. 47 erläutert wurde.

Fig. 74 zeigt einen Thyristor, der mit dem Thyristor aus der Fig. 73 bis auf die Tatsache identisch ist, daß in der ano­ denseitigen Oberfläche ein n-Kanal MOS Transistor gebildet ist. Wie in der Fig. 74 zu sehen ist, ist in der n-Typ-Puf­ ferschicht 2 eine p-Typ-Wannenschicht 104 gebildet. Die p- Typ-Wannenschicht 104 ist durchgehend bis zu der p-Typ-Emit­ terschicht 3 in der n-Typ-Pufferschicht 2 gebildet. Eine n- Typ-Drainschicht 105 ist in der Oberfläche der p-Typ-Wannen­ schicht 104 gebildet. eine n-Typ-Sourceschicht 106 ist teil­ weise aus der Emitterschicht 3 und teilweise aus der Wannen­ schicht 104 gebildet, und ist von der Drainschicht 105 um einen vorbestimmten Wert beabstandet. Ein Gate-isolierender Film 102 ist auf dem Bereich der p-Typ-Wannenschicht 104 ge­ bildet, die zwischen der Drainschicht 105 und der Source­ schicht 106 angeordnet ist. Eine Gate-Elektrode 103 ist auf dem Gate-isolierenden Film 102 gebildet. Die Schichten 3, 104, 105 und 106, der Gate-isolierende Film 102 und die Gate-Elektrode 103 bilden einen n-Kanal MOS Transistor. Eine Kurzschlußelektrode 107 ist teilweise auf der p-Typ- Emitterschicht 3 und teilweise auf der n-Typ-Sourceschicht 106. Diese Elektrode 107 ist entweder aus Metall oder hochdotiertem Polysilizium und schließt die n-Typ- Emitterschicht 3 und die n-Typ-Sourceschicht 106 kurz.

Um den in der Fig. 74 gezeigten Thyristor einzuschalten, wird eine, bezogen auf die Kathode 12 positive Spannung an die kathodenseitige Gate-Elektrode 74 angelegt, und es wird eine, bezogen auf die Anode 11 positive Spannung an die anodenseitige Gate-Elektrode 103 angelegt. Als Resultat hiervon wird die n-Typ-Emitterschicht 7 elektrisch mit der n-Typ- Sourceschicht 72 verbunden, wodurch Elektronen von der p- Typ-Basisschicht injiziert werden. Gleichzeitig werden die n-Typ-Drainschicht 105 und die n-Typ-Sourceschicht 106 elek­ trisch verbunden, und die Kurzschlußelektrode 107 schließt die p-Typ-Emitterschicht 3 mit der Anode 11 kurz, wodurch Löcher von der p-Typ-Emitterschicht 3 injiziert werden.

Um den Thyristor der Fig. 74 auszuschalten, wird keine, oder eine negative Spannung bezogen auf die Kathode 12 an die ka­ thodenseitige Gate-Elektrode 74 angelegt, und es wird keine, oder eine negative Spannung, bezogen auf die Anode 11 an die anodenseitige Gate-Elektrode 103 angelegt. Als Resultat hiervon wird die elektrische Verbindung der n-Typ-Emitter­ schicht 7 mit der n-Typ-Sourceschicht 72 unterbrochen, wo­ durch Elektronen aufhören von der p-Typ-Basisschicht zu wan­ dern. Gleichzeitig wird die elektrische Verbindung der n- Typ-Drainschicht 105 mit der n-Typ-Sourceschicht 106 unter­ brochen, gleichzeitig wird die p-Typ-Emitterschicht 3 von der Anode 11 elektrisch getrennt, wodurch die Löcher auf­ hören, von der p-Typ-Emitterschicht 3 zu wandern.

Wenn der Thyristor der abgeschaltet ist, hören die Löcher vollständig auf, von der n-Typ-Emitterschicht 3 zu wandern, während bei dem Thyristor nach der Fig. 73 die Löcher für einige Zeit von der p-Typ-Sourceschicht 101 weiterwandern, sogar nachdem die Löcher aufgehört haben, von der p-Typ- Emitterschicht zu wandern.

Offensichtlich kann der Thyristor der Fig. 74 schneller ausgeschaltet werden als der Thyristor gemäß der Fig. 73.

Fig. 75 zeigt einen Thyristor, der bis auf zweierlei Merk­ male mit dem Thyristor der Fig. 74 identisch ist. Zum einen ist eine hochdotierte p⁺-Typ-Schicht 75 in der Nähe des pn- Übergangs zwischen der n-Typ-Basisschicht 1 und der p-Typ- Basisschicht 45 gebildet, wie bei dem Thyristor nach Fig. 44A. Zum zweiten ist eine hochdotierte n⁺-Typ-Schicht 108 am Boden der n-Typ-Wannenschicht 100 gebildet. Eine der beiden hochdotierten Schichten 75 bzw. 108 ist dabei entbehrlich.

Die Fig. 76, 77 und 78 zeigen drei Abwandlungen des Thyri­ stor aus der Fig. 73. Der Thyristor der Fig. 76 hat eine La­ dungsträger-Lebenszeit-verringernde Schicht 76, die in der Nähe des pn-Übergangs zwischen der n-Typ-Basisschicht 1 und der p-Typ-Basischicht 54 angeordnet ist, wie bei dem Thyri­ stor nach der Fig. 44B. Der in der Fig. 77 gezeigte Thyri­ stor hat eine Ladungsträger-Lebenszeit-verringernde Schicht 109, die in der n-Typ-Basisschicht 1 gebildet ist und über der n⁺-Typ-Schicht 100 angeordnet ist. Der in der Fig. 78 gezeigte Thyristor hat eine Ladungsträger-Lebenszeit-ver­ ringernde Schicht 109, die im Mittelbereich der n-Typ- Basisschicht 1 längs des Hauptstrompfades des Thyristor gebildet ist und über der p-Typ-Emitterschicht 3 angeordnet ist.

Die in den Fig. 75, 76, 77 und 78 gezeigten, abgewandelten ESTen haben eine höhere Ausschaltwirksamkeit als der Thyristor, der in der Fig. 73 veranschaulicht ist.

Nachstehend werden mehrere Thyristoren, die alle vergrabene isolierte Gate-Elektroden haben, unter Bezugnahme auf die Fig. 79 bis 84 beschrieben.

Fig. 79 zeigt einen Gate-isolierten Thyristor der Art, die im wesentlichen der in Fig. 37A gezeigten Art entspricht. Wie in der Fig. 79 gezeigt ist, hat dieser Thyristor eine n- Typ-Emitterschicht 7, die zwischen zwei vergrabenen Gate- Elektroden gebildet 5 ist, eine p-Typ-Wannenschicht 61, die auf der p-Typ-Emitterschicht 7 gebildet ist, eine n⁺-Typ- Sourceschicht 62, die auf der Wannenschicht 61 gebildet ist. Er hat auch einen n-Typ-Pufferschicht 2, die zwischen der n- Typ-Basisschicht 1 und der anodenseitigen p-Typ-Emitter­ schicht 3 angeordnet ist. Eine Anode 11 ist auf der Emitterschicht 3 gebildet. Eine (nicht gezeigte) Kathode ist auf der oberen Oberfläche der Struktur gebildet.

Um diesen Thyristor einzuschalten, wird eine bezogen auf die (nicht gezeigte) Kathode positive Spannung an die Gate-Elek­ trode 5 angelegt. Dadurch werden n-Kanäle in der p-Typ-Wan­ nenschicht 61 und in der p-Typ-Basisschicht 45 gebildet. Da diese n-Kanäle sich längs der Elektroden 5 erstrecken, schließen sie die n⁺-Typ-Sourceschicht 62 mit der n-Typ- Emitterschicht 7, und die n-Typ-Emitterschicht 7 mit der n- Typ-Basisschicht 1 kurz. Als Ergebnis hiervon werden Elek­ tronen in die n-Typ-Basisschicht 1 injiziert.

Um den Thyristor auszuschalten, wird entweder keine oder ei­ ne negative Spannung bezogen auf die Kathode an beide iso­ lierten Gate-Elektroden 5 angelegt, wodurch die n-Typ-Emit­ terschicht 7 von der n⁺-Typ-Sourceschicht und von der n-Typ- Basisschicht 1 elektrisch getrennt wird. Elektronen hören auf, in die n-Typ-Basisschicht 1 zu wandern, und Löcher wer­ den von der n-Typ-Basisschicht 1 zu der (nicht gezeigten) Kathode durch die p⁺-Typ-Schicht 10 freigelassen, die an mit dem hinteren Ende der Gate-Elektroden 5 verbunden ist.

Die Fig. 80, 81 und 82 zeigen drei Abwandlungen des in der Fig. 79 gezeigten Thyristors, der abgewandelte Thyristor der Fig. 80 hat in der anodenseitigen Oberfläche einen Bereich 77 zum Kurzschließen des Emitters. Der abgewandelte Thyri­ stor der Fig. 81 hat eine sog. "Doppel-Gate Struktur". Er ist in dreierlei Hinsicht charakterisiert. Zum einen ist ei­ ne p-Typ-Emitterschicht 3 in einem ausgewählten Bereich der n-Typ-Pufferschicht 2 gebildet. Zum zweiten sind n⁺-Typ- Sourceschichten 78 in der Oberfläche der p-Typ-Emitterschicht 3 gebildet. Zum dritten sind Gate-isolierende Filme 79 auf diesen Bereichen der Schicht 3 gebildet, die jeweils zwi­ schen die n-Typ-Pufferschicht 2 und die n⁺-Typ-Sourceschicht 78 geschichtet sind, und Gate-Elektroden 80 sind auf diesen Gate-isolierenden Filmen 79 gebildet. Der abgewandelte Thy­ ristor der Fig. 82 hat einen Löcher vorbeileitenden vertikalen p-Kanal MOS Transistor 14 der in der Fig. 1 gezeigten Art. Der MOS Transistor 14 weist eine p-Typ-Schicht 8, eine n-Typ-Schicht 9 (das ist die Kanalschicht), die auf der Schicht 8 gebildet ist, und eine p⁺-Typ-Schicht 10 auf, die alle mit den hinteren Enden der isolierten Gate-Elektroden 5 verbunden sind. Die n-Typ-Schicht 9 wirkt als der Kanal des MOS Transistors.

Fig. 83 und 84 zeigen zwei Abwandlungen des in der Fig. 82 gezeigten Thyristors, der abgewandelte Thyristor hat in der anodenseitigen Oberfläche einen Bereich 77 zum Kurzschließen des Emitters, so wie der Thyristor der Fig. 80. Der abgewan­ delte Thyristor der Fig. 84 hat einen MOS Transistor in der anodenseitigen Oberfläche, so wie der Thyristor der Fig. 81.

Die in den Fig. 79 bis 84 gezeigten Thyristor haben alle ei­ ne hohe Ausschaltwirksamkeit.

Die Fig. 85 zeigt einen Thyristor der eine flache Gate-Elek­ trode anstelle der vergrabenen isolierten Gate-Elektroden der in dem Thyristor der Fig. 82 gezeigten Art. Wie in der Fig. 85 gezeigt, weist dieser Thyristor eine n-Typ-Basis­ schicht 1, eine n-Typ-Pufferschicht 2, eine p-Typ-Emitter­ schicht 3, eine ausreichend dicke und in der Oberfläche der Schicht gebildete p-Typ-Basisschicht 45, und eine in der Oberfläche der Schicht 45 gebildete n⁺-Typ-Emitterschicht 7 auf. Der Thyristor weist weiterhin eine in der Oberfläche der p-Typ-Basisschicht gebildete streifenförmige n⁺-Typ- Sourceschicht 72, und eine in der Oberfläche der n-Typ-Ba­ sisschicht 1 gebildete und sich längs der n⁺-Typ-Source­ schicht 72 erstreckende p⁺-Typ-Drainschicht 10 auf. Ein Gate-isolierender Film 73 ist auf der gesamten oberen Oberfläche gebildet, wo die Schichten 1, 7, 10, 45 und 72 freiliegen. Eine streifenförmige Gate-Elektrode ist auf dem Film 73 gebildet und oberhalb des Bereiches der Schicht 45 angeordnet, der zwischen den Schichten 7 und 72 liegt. Eine weitere streifenförmige Gate-Elektrode 74 ist auf dem Film 73 gebildet und über den Bereichen der Schichten 1 und 45 gebildet, die zwischen den Schichten 10 und 72 liegen. Eine Anode 11 ist auf der unteren Oberfläche der p-Typ-Emitter­ schicht 3 gebildet. Jeweils eine streifenförmige Kathode 12 ist auf den Schichten 10 und 72 gebildet.

Um diesen Thyristor einzuschalten, wird eine, bezogen auf die Kathoden 12 positive Spannung an die Gate-Elektroden 74 angelegt. Dadurch wird ein n-Kanal in der Oberfläche der p- Typ-Basisschicht 45 gebildet, der die n⁺-Typ-Emitterschicht 7 und die n⁺-Typ-Sourceschicht kurzschließt. Ein weiterer n- Kanal wird am Endbereich der p-Typ-Basisschicht 45 gebildet, und Elektronen wandern von der n⁺-Typ-Sourceschicht in die n-Typ-Basisschicht 1 durch den weiteren n-Kanal, wodurch der Thyristor eingeschaltet wird. Um den Thyristor auszuschal­ ten, wird eine, bezogen auf die Kathoden 12 negative Span­ nung an die Gate-Elektrodee 74 angelegt. Die n⁺-Typ-Emit­ terschicht 7 wird dadurch von der n⁺-Typ-Sourceschicht 72 elektrisch getrennt. Gleichzeitig wird eine Inversions­ schicht in der Oberfläche der n-Typ-Basisschicht 1 gebildet, die die p-Typ-Basisschicht 45 mit der p⁺-Typ-Drainschicht 10 elektrisch verbindet. Als Ergebnis hiervon werden Löcher von der Schicht 45 zu den Kathoden 12 freigegeben, wodurch der Thyristor ausgeschaltet wird.

Bei dem Thyristor der Fig. 85 ist der p-Kanal MOS Transi­ storbereich solange ausgeschaltet, wie der Thyristor einge­ schaltet bleibt. Der Thyristor hat keine Löcher-Ableitungen, und seine Einschaltcharakteristik wird in keiner Weise be­ einträchtigt. Da die unter der n-Typ-Sourceschicht 72 ge­ bildete p-Typ-Basisschicht ausreichend dick ist, gibt es nur einen kleinen parasitären (Thyristor- bzw.) Transistoref­ fekt. So werden, wenn der Thyristor ausgeschaltet wird, Lö­ cher durch die p-Typ-Basisschicht 1 (mit einem geringen Wi­ derstand in der horizontalen Richtung) und den p-Typ-Inver­ sionkanal freigegeben. Offensichtlich hat der Thyristor eine hohe Ausschaltwirksamkeit.

Fig. 86 zeigt eine Abwandlung des in der Fig. 85 veranschau­ lichten Gate-isolierten Thyristors. Dieser abgewandelte Thy­ ristor hat eine dünne p-Typ-Wannenschicht 91, die unter der n⁺-Typ-Sourceschicht 72 gebildet ist, und eine hochdotierte p⁺-Typ-Schicht 75, die am Boden der p-Typ-Wannenscicht 91 gebildet ist. Bei diesem abgewandelten Thyristor dient die unabhängig von der p-Typ-Basisschicht 45 gebildete p-Typ- Wannenschicht 91 dazu, die Schwellenspannung des MOS Transi­ stors auf einen optimalen Wert einzustellen. Weiterhin un­ terdrückt die p⁺-Typ-Schicht den parasitären Thyristoref­ fekt. Daher hat der in der Fig. 86 gezeigte Thyristor eine hohe Ausschaltwirksamkeit.

Die Fig. 87, 88, und 89 zeigen drei Abwandlungen des in der Fig. 86 gezeigten Thyristors. Der abgewandelte Thyristor der Fig. 87 hat in der anodenseitigen Oberfläche einen Bereich 77 zum Kurzschließen des Emitters. Der abgewandelte Thyri­ stor der Fig. 88 hat nicht nur in der kathodenseitigen Ober­ fläche, sondern auch in der anodenseitigen Oberfläche einen MOS Transistor, um wahlweise einen auch einen einen Bereich zum Kurzschließen des Emitters in der anodenseitigen Ober­ fläche zu bilden. Der abgewandelte Thyristor der Fig. 89 hat in der kathodenseitigen Oberfläche einen Bereich 96 zum Kurzschließen des Emitters. Die in den Fig. 87, 88 und 89 gezeigten Thyristoren können ebenfalls eine hohe Ausschalt­ wirksamkeit haben.

Fig. 90 zeigt eine Abwabdlung des in der Fig. 79 gezeigten Thyristors, der abgewandelte Thyristor hat eine flache Gate- Elektrode anstelle von vergrabenen Gate-Elektroden. Wie in der Fig. 90 gezeigt, weist dieser Thyristor eine in einem ausgewählten Bereich einer n-Typ-Basisschicht 1 gebildete p- Typ-Basisschicht 45, eine in einem ausgewählten Bereich der p-Typ-Basisschicht 45 gebildete n-Typ-Emitterschicht 7, eine in einem ausgewählten Bereich der n-Typ-Emitterschicht 7 ge­ bildete p-Typ-Wannenschicht 61, und eine in einem ausgewähl­ ten Bereich der p-Typ-Wannenschicht 61 gebildete n⁺-Typ- Sourceschicht 62 auf. Eine Kathode 12 ist gebildet, die sowohl die n⁺-Typ-Sourceschicht 62, als auch die p-Typ-Wannen­ schicht 61 kontaktiert. Ein Gate-isolierender Film 73 ist auf den freigelegten Bereichen der Schichten 1, 7, 45, 61 und 62 gebildet. Eine Gate-Elektrode 74 ist auf dem isolie­ renden Film 73 gebildet.

Um den Thyristor einzuschalten, wird eine, bezogen auf die Kathode 12 positive Spannung an die Gate-Elektroden 74 angelegt. Dadurch werden die n-Kanäle gebildet, wodurch die n⁺-Typ-Emitterschicht 7 und die n⁺-Typ-Sourceschicht 62, und die n⁺-Typ-Emitterschicht 7 und die n-Typ-Basisschicht kurzgeschlossen werden. Elektronen wandern von der n⁺-Typ- Sourceschicht 62 in die n-Typ-Basisschicht 1 durch die n- Kanäle, wodurch der Thyristor eingeschaltet wird. Um den Thyristor auszuschalten, wird eine, bezogen auf die Kathoden 12 negative Spannung an die Gate-Elektroden 74 angelegt. Die n⁺-Typ-Emitterschicht 7 wird dadurch von der n⁺-Typ-Source­ schicht 72 und auch von der n-Typ-Basisschicht 1 elektrisch getrennt. Daher hören die Elektronen auf, von der Source­ schicht 62 zu wandern. Gleichzeitig wird ein p-Kanal in der Oberfläche der n-Typ-Emitterschicht 7 gebildet, die die p- Typ-Basisschicht 45 mit der p-Typ-Wannenschicht 61 kurz­ schließt. Als Ergebnis hiervon werden Löcher von der Schicht 1 zu den Kathoden 12 durch die p-Typ-Basisschicht 45, den p- Kanal und die p-Typ-Wannenschicht 61 freigegeben, wodurch der Thyristor ausgeschaltet wird.

Der in der Fig. 90 gezeigte Thyristor hat keine Löcher-Ab­ leitungen während er eingeschaltet bleibt. Wenn der Thyri­ stor ausgeschaltet ist, ist die Injektion von Elektronen von der Kathode und dem Emitter unterdrückt, und Löcher werden von der Schicht 1 zu den Kathoden 12 durch die Löcher-Ablei­ tungen freigegeben. Offensichtlich hat der Thyristor eine gute Ausschaltwirksamkeit, die seine gute Einschaltcharakte­ ristik nicht beeinträchtigt.

Fig. 91 zeigt eine Abwandlung des in Fig. 90 gezeigten Thy­ ristors. Der abgewandelte Thyristor hat eine n-Typ-Basisschicht 1, eine in der Basisschicht 1 gebildete p-Typ-Basis­ schicht 45, eine in der gebildete p-Typ-Basisschicht 45 n- Typ-Emitterschicht 7, und eine n^--Typ-Epitaxieschicht 111. Die Epitaxieschicht 111 wurde gebildet nach der Bildung der p-Typ-Basisschicht 45 und der n-Typ-Emitterschicht 7 durch Fremdstoffdiffusion. Der Thyristor hat weiterhin eine p-Typ- Wannenschicht 61 und eine p-Typ-Wannenschicht 113, die gleichzeitig auf der Epitaxieschicht 111 gebildet wurden. Die p-Typ-Wannenschicht 113 kontaktiert die p-Typ-Basis­ schicht 45. Eine n-Typ-Wannenschicht 112 ist zwischen den p- Typ-Wannenschichten 61 und 113 gebildet.

Die p-Typ-Basisschicht 45, die n-Typ-Emitterschicht 7, die p-Typ-Wannenschicht 61, und die n⁺-Typ-Sourceschciht 62 des in der Fig. 90 gezeigten Thyristors wurden in dieser Reihen­ folge durch Fremdstoffdiffusion gebildet. Unvermeidbar hat die als erste gebildete Schicht 45 die geringste Fremdstoff­ konzentration, während die als letzte gebildete Schicht 62 die höchste Fremdstoffkonzentration hat. Es ist daher für jeden in dem Thyristor gebildeten MOS Transistor schwierig, einen optimalen Schwellenwert zu haben. Im Gegensatz dazu kann jeder in dem Thyristor der Fig. 91 gebildete MOS Tran­ sistor einen optimalen Schwellenwert haben. Dies liegt da­ ran, daß die p-Typ-Wannenschichten 61 und 113 und die n-Typ- Wannenschicht 112 gebildet werden, nachdem die n-Typ-Emit­ terschicht 7 und die Epitaxieschicht 111 gebildet wurden.

Fig. 92 zeigt einen Gate-isolierten Thyristor der identisch mit dem in der Fig. 90 gezeigten Thyristor ist, abgesehen davon, daß er zum Kurzschließen des Emitters in der anoden­ seitigen Oberfläche einen Bereich 77 hat. Fig. 93 zeigt ei­ nen Gate-isolierten Thyristor der identisch mit dem in der Fig. 90 gezeigten Thyristor ist, abgesehen davon, daß er zum Kurzschließen des Emitters in der anodenseitigen Oberfläche einen MOS Transistor hat. Beide in den Fig. 92 und 93 ge­ zeigten Thyristoren erzielen den selben Vorteil wie der in der Fig. 90 gezeigte Thyristor.

Fig. 94 zeigt einen Gate-isolierten Thyristor, der durch Verbessern des in der Fig. 43 gezeigten Thyristors ent­ wickelt wurde. Dieser Thyristor hat eine n⁺-Typ-Source­ schicht 72 die wie ein Kamm geformt ist und hat einen durch­ gehenden streifenförmigen Bereich, der sich längs der n-Typ- Emitterschicht 7 erstreckt, der sich nicht aus völlig dis­ kreten Teilen zusammensetzt wie die Ausführungsform der Fig. 43.

In dem Thyristor der Fig. 43 verringern die diskreten n⁺- Typ-Sourceschichten 72 den parasitären Thyristoreffekt, aber die effektive Gate-Breite des zwischen der n-Typ-Emitter­ schicht 7 und den n⁺-Typ-Sourceschichten 72 gebildeten MOS Transistors (d. h. die gesamte Seitenlänge der dem Emitter 7 gegenüberliegenden Schichten 72) ist klein, so daß die Ein­ schaltspannung des Thyristor unvermeidbar vergrößert wird. Im Gegensatz dazu hat der MOS Transistor in dem Thyristor der Fig. 94 eine ausreichende effektive Gate-Breite, da die n⁺-Typ-Sourceschicht 72 einen durchgehenden streifenförmigen Bereich, der sich längs der n-Typ-Emitterschicht 7 er­ streckt, und ein ausreichend großes Kathoden-Kurzschluß-Maß ist gewährleistet. Weiterhin kann der parasitäre Thyristor­ effekt verringert werden.

Fig. 95 ist eine Draufsicht auf einen weiteren Gate-isolier­ ten Thyristor, und Fig. 96 ist eine Schnittansicht entlang der Linie A-A' der Fig. 95. Wie in der Fig. 96 gezeigt ist, ist eine n-Typ-Basisschicht 1 an die p-Typ-Emitterschicht 3 angrenzend angeordnet. Eine p- Typ-Basisschicht 45 ist in der n-Typ-Basisschicht 1 durch Fremdstoffdiffusion gebildet, und eine n-Typ-Emitterschicht 7 ist in der p-Typ-Basisschicht 45 durch Fremdstoffdiffusion gebildet. Dadurch ist ein pnpn Thyristor gebildet. Eine n- Typ-Sourceschicht 72 ist in der p-Typ-Basisisschicht 45, der n-Typ-Emitterschicht 7 benachbart, gebildet. Ein Gate-iso­ lierender Film 73 ist auf dem Bereich CH1 der Schicht 45 ge­ bildet, der zwischen der Emitterschicht 7 und der Source­ schicht 72 angeordnet ist. Eine erste Gate-Elektrode 74 (G1) ist auf diesem Gate-isolierenden Film 73 gebildet. Daher ist durch die p-Typ-Basisschicht 45, die Emitterschicht 7, die Sourceschicht 72, den isolierenden Film 73, und die Gate- Elektrode 74 ein n-Kanal MOS Transistor gebildet, dessen Ka­ nalbereich der Bereich CH1 der Schicht 45 ist.

Wie aus der Fig. 96 ersichtlich ist, ist eine p-Typ-Source­ schicht 93 in dem Bereich der n-Typ-Sourceschicht 72 gebil­ det, die von der n-Typ-Emitterschicht T entfernt angeordnet ist. Ein Gate-isolierender Film ist auf dem Bereich CH2 der Sourceschicht 72 gebildet, der zwischen der p-Typ-Basis­ schicht 45 und der p-Typ-Sourceschicht 93 angeordnet ist. Eine Gate-Elektrode 95 (G2) ist auf diesem Gate-isolierenden Film gebildet.

Wenn an beide Gate-Elektroden G1 und G2 eine positive Span­ nung angelegt wird, wird der Kanalbereich CH1 leitend, wäh­ rend der Kanalbereich CH2 nichtleitend wird. Als Ergebnis hiervon besteht kein Bereich zum Kurzschließen des Emitters mehr. Dadurch werden Elektronen in einem hohen Maß von der n-Typ-Emitterschicht 7 in den pnpn Thyristor injiziert, wo­ durch der Thyristor eingeschaltet wird. Wenn an beide Gate- Elektroden G1 und G2 eine negative Spannung angelegt wird, wird der Kanalbereich CH1 nichtleitend, während der Kanal­ bereich CH2 leitend wird. Elektronen hören auf, von der n- Typ-Emitterschicht 7 zu wandern, und Löcher werden zu der Kathode 12 durch den Kanalbereich CH2 freigegeben. Als Er­ gebnis hiervon ist der Thyristor ausgeschaltet.

Der in den Fig. 95 und 96 gezeigte Thyristor hat keine ka­ thodenkurzschließenden Pfade während er eingeschaltet ist. Daher können Elektronen in einem hohen Maß in die pnpn Thy­ ristorstruktur injiziert werden.

Fig. 97 ist eine Draufsicht auf eine Abwandlung des in der Fig. 95 gezeigten Thyristors, und Fig. 98 ist eine Schnitt­ ansicht längs der Linie A-A' in der Fig. 97. Wie in der Fig. 98 zu sehen ist, ist eine hochdotierte Sourceschicht 72 direkt unter einer Seite einer Gate-Elektrode 74 gebildet, die nicht nur den Widerstand der Sourcheschicht verringert, son­ dern auch die Kanallänge mit hoher Genauigkeit steuert. Eine p-Typ-Wanne 91 ist gebildet, die eine Seite der p-Typ-Basis­ schicht 45 kontaktiert, eine n-Typ-Sourceschicht 72 ist ge­ bildet, die eine Seite einer n-Typ-Emitterschicht 7 kontak­ tiert, und eine dritte Gate-Elektrode 80 (G3) ist direkt über dem Kanalbereich CH3 gebildet, d. h. dem Bereich der p- Typ-Wanne 91, der zwischen eine n-Typ-Basisschicht 1 und die n-Typ-Sourceschicht 72 geschichtet ist. So ist ein Ein­ schalt-MOSFET an einer Seite der n-Typ-Emitterschicht 72 ge­ bildet. Der Thyristor wird bei diesem MOSFET beginnend eingeschaltet, der parasitäre Thyristor, dessen n-Typ-Emit­ ter eine n-Typ-Wannenschicht 92 ist, wird daran gehindert, zu speichern. In dieser Hinsicht ist der Thyristor der Fig. 97 und 98 vorteilhaft gegenüber dem Thyristor der Fig. 95 und 96.

Fig. 99 ist eine Draufsicht auf eine Abwandlung des in der Fig. 95 gezeigten Thyristors, und Fig. 100 ist eine Schnitt­ ansicht längs der Linie A-A' in der Fig. 99, und Fig. 101 ist eine Schnittansicht längs der Linie B-B' in der Fig. 99. Dieser abgewandelte Thyristor ist dadurch gekennzeichnet, daß sowohl eine n-Typ-Sourceschicht 72 und eine p-Typ- Sourceschicht 93 wie ein Kamm gestaltet sind, wobei ihre Elemente als Interdigitalstruktur angeordnet sind. Durch die Interdigitalstruktur kann das Kontaktloch 105 so klein sein, daß der Kontaktwiderstand der beiden Schichten 72 und 93 ausreichend klein ist. Außerdem hat wegen der Interdigital­ struktur der Bereich der beiden Schichten 72 und 93 nur ei­ nen geringen toten Raum.

Fig. 102 ist eine Draufsicht auf eine andere Ausgestaltung eines Gate-isolierten Thyristors, und Fig. 103 ist eine Schnittansicht längs der Linie A-A' in der Fig. 102. Bei dieser Ausführungsform ist eine p-Typ-Sourceschicht 93 in dem Bereich der n-Typ-Sourceschicht 72 gebildet, die der n-Typ-Emitterschicht 7 benachbart angeordnet ist. Daher können, wenn der Thyristor ausgeschaltet wird, Löcher wir­ kungsvoll durch einen Kanal CH2 freigegeben werden, der nahe dem Thyristorbereich ist. Der Thyristor der Fig. 102 und 103 kann daher mit hoher Geschwindigkeit ausgeschaltet werden.

Fig. 106 ist eine Draufsicht auf eine andere Ausgestaltung des in der Fig. 102 gezeigten Thyristors, Fig. 107 ist eine Schnittansicht längs der Linie A-A' in der Fig. 106, und Fig. 108 ist eine Schnittansicht längs der Linie B-B' in der Fig. 106. der Thyristor ist dadurch gekennzeichnet, daß sowohl eine n-Typ-Sourceschicht 72, als auch eine p-Typ- Sourceschicht 93 wie ein Kamm gestaltet sind, wobei ihre Elemente als Interdigitalstruktur angeordnet sind. Durch die Interdigitalstruktur kann der Sourcewiderstand der beiden Schichten 72 und 93 ausreichend klein sein. Daher kann der Thyristor eine kleine Einschaltspannung haben.

Fig. 109 ist eine Draufsicht auf eine andere Ausgestaltung eines Gate-isolierten Thyristors, und Fig. 110 ist eine Schnittansicht längs der Linie A-A' in der Fig. 109. Dieser Thyristor hat eine p-Typ-Sourceschicht 93, die in dem Bereich der n-Typ-Emitterschicht 7 gebildet ist, der der Gate-Elektrode G benachbart ist. Daher sind die Ka­ nalbereiche CH1 und CH2, wenn eine positive Spannung an die Gate-Elektrode G angelegt wird, leitend bzw. nichtleitend. Als Ergebnis hiervon hat der Thyristor keinen Bereich zum Kurzschließen des Emitters mehr. Daher werden Elektronen in hohem Mali von der n-Typ-Emitterschicht 7 zu dem Thyristor­ bereich injiziert. Als Ergebnis hiervon wird der Thyristor eingeschaltet. Andererseits sind die Kanalbereiche CH1 und CH2, wenn eine negative Spannung an die Gate-Elektrode G angelegt wird, nichtleitend bzw. leitend. Elektronen hören auf, von der n-Typ-Emitterschicht 7 zu wandern, und Löcher werden von der Kathode 12 durch den Kanalbereich CH2 frei­ gegeben. Als Ergebnis hiervon wird der Thyristor ausgeschal­ tet. Wenn der Thyristor eingeschaltet bleibt, werden Elek­ tronen in hohem Mali in den Thyristorbereich injiziert, da die Kathode 12 nicht kurzgeschlossen ist. Der Thyristor hat eine p-Typ-Schicht 71 zum Verhindern, daß der parasitäre Thyristor, dessen Emitter eine n-Typ-Sourceschicht 72 ist, speichert.

Fig. 111 ist eine Draufsicht auf eine andere Ausgestaltung des in der Fig. 109 gezeigten Thyristors, und Fig. 112 ist eine Schnittansicht längs der Linie A-A' in der Fig. 111. Der abgewandelte Thyristor ist durch Hinzufügen eines iso­ lierten Gate 80 zu dem Thyristor der Fig. 109 entstanden. Er kann daher mit höherer Geschwindigkeit als der in der Fig. 109 gezeigte Thyristor eingeschaltet werden.

Fig. 113 ist eine Draufsicht auf eine andere Ausgestaltung des in der Fig. 109 gezeigten Thyristors, Fig. 114 ist eine Schnittansicht längs der Linie A-A' in der Fig. 113, und Fig. 115 ist eine Schnittansicht längs der Linie B-B' in der Fig. 113. Diese Abwandlung hat eine hochdotierte n-Typ- Sourceschicht 72. diese n-Typ-Sourceschicht 72 verringert den Widerstand der Sourceschicht, und verleiht so dem Thyri­ stor eine niedrige Einschaltspannung.

Fig. 116 ist eine Draufsicht auf eine andere Ausgestaltung des in der Fig. 109 gezeigten Thyristors, und Fig. 117 ist eine Schnittansicht längs der Linie A-A' in der Fig. 116. Der abgewandelte Thyristor ist dadurch gekennzeichnet, daß eine hochdotierte p-Typ-Sourceschicht 93 im wesentlichen auf der gesamten Oberfläche der n-Typ-Emitterschicht 7 gebildet ist. Daher deckt die Kathode 12, die aus Metall gebildet ist, und eine hohe thermische Leitfähigkeit hat, im wesent­ lichen die gesamte Oberfläche des Thyristorbereichs ab, durch die mehr Strom fließt, als in jedem anderen Bereich des Thyristors. Die in dem Thyristor erzeugte Wärme kann daher nach außen durch die Kathode 12 mit einem hohen Wir­ kungsgrad abgestrahlt werden. Als Ergebnis hiervon kann der Thyristor eine hohe Betriebsfrequenz haben.

Fig. 118 ist eine Draufsicht auf eine andere Ausgestaltung eines Gate-isolierten Thyristors. Fig. 119 ist eine Schnittansicht längs der Linie A-A' in der Fig. 118, Fig. 120 ist eine Schnittansicht längs der Linie B-B' in der Fig. 118, und Fig. 121 ist eine Schnittansicht längs der Linie C-C' in der Fig. 118. Diese Ausführungsform ist in zweierlei Hinsicht gekennzeichnet. Zum einen hat sie eine einzige Elektrodenschicht, die aus den Gate-Elektroden 80 und der Gate-Elektrode 95 gebildet ist, die jeweils eine Gate-Elektrode 80 kreuzt. Zum zweiten hat sie n-Typ-Emitter­ schichten 7 und n-Typ-Sourceschichten 72, die jeweils als Rechteck gebildet sind. Soweit es Fig. 119 betrifft, sehen diese Thyristoren wie herkömmliche Thyristoren aus. Nichts­ destoweniger kann die Elektroneninjektionswirksamkeit hoch sein, weil die p-Typ-Basisschicht 45 die Kathode 12 nicht kontaktiert. Weiterhin kann dieser Thyristor mit hoher Ge­ schwindigkeit eingeschaltet werden, weil Elektronen non der n-Typ-Emitterschicht 7 in die n-Typ-Basisschicht 1 durch den Kanalbereich CH3 wandern. Wie aus den Fig. 120 und 121 zu verstehen ist, ist, jeweils gesehen längs der Linien B-B' und C-C', eine p-Typ-Sourceschicht 93 im Randbereich der n- Typ-Emitterschicht 7 und im Randbereich der n-Typ-Source­ schicht 72 gebildet. So werden, wenn das Gate G2 vorgespannt wird, Löcher zu der Kathode 12 durch den Kanalbereich frei­ gegeben. Damit wird der Thyristor mit hoher Geschwindigkeit ausgeschaltet, da die p-Typ-Sourceschicht 93 weit entfernt von der n-Typ-Sourceschicht 72 angeordnet ist, ist der Sour­ cewiderstand niedriger als anders. Daher kann der Thyristor eine niedrige Einschaltspannung haben. Weiterhin können die Länge und die Breite der n-Typ-Emitterschicht 7 verändert werden, und die Längen der Kanalbereiche CH1 und CH2 können damit unabhängig voneinander eingestellt werde, so daß der Thyristor eine optimale Einschaltspannung und eine hohe Aus­ schaltwirksamkeit haben kann.

Bei dem Gate-isolierten Thyristor der Fig. 118 sind drei Arten von Gate-Elektroden integriert. Statt dessen können dies getrennte Elektroden sein, so daß der Thyristor effi­ zienter angesteuert werden kann, oder leichter hergestellt werden kann. Weiterhin genügt es, die p-Typ-Sourceschicht 93 in einem der Randbereiche der n-Typ-Emitterschicht 7 oder der n-Typ-Sourceschicht 72 zu bilden, und nicht in den Rand­ bereichen beider Schichten 7 und 72.

Bei der Ausführungsform der Fig. 118 hat die p-Typ-Source­ schicht 93 die Funktion einer Anode einer Zenerdiode, nicht als Sourceschicht eines Gate-isolierten Thyristors, falls sie weit entfernt von der Gate-Elektrode 93 angeordnet ist. In diesem Fall hat der Thyristor der Fig. 118 auch keinen Be­ reich zum Kurzschließen der Kathode und kann eine hohe Elek­ troneninjektionswirksamkeit haben.

Fig. 122 zeigt eine andere Ausgestaltung eines Gate-isolier­ ten Thyristors, Fig. 123 ist eine Schnittansicht längs der Linie A-A' in der Fig. 122, Fig. 124 ist eine Schnittansicht längs der Linie B-B' in der Fig. 122, und Fig. 125 ist eine Schnittansicht längs der Linie C- C' in der Fig. 122. Bei diesem Thyristor ist eine n-Typ- Basisschicht 1 auf einer p-Typ-Emitterschicht 3 gebildet. Eine p-Typ-Basisschicht 45 ist in der n-Typ-Basisschicht 1 durch Fremdstoffdiffusion gebildet. Eine n-Typ-Emitter­ schicht 7 ist in der p-Typ-Basisschicht 45 gebildet. Die Schichten 3, 1, 45 und 7 bilden einen pnpn Thyristor. Eine Anode 11 ist auf der p-Typ-Emitterschicht 3, und eine Katho­ de 12 ist auf der n-Typ-Emitterschicht 7 gebildet. Die n- Typ-Emitterschicht 7 ist in eine Anzahl von streifenförmigen Bereichen unterteilt. Die Kathode 12 ist in ohmschen Kontakt mit den streifenförmigen Emitterbereichen 7 gebracht.

Wie aus den Fig. 123 und 124 ersichtlich ist, ist eine dritte Gate-Elektrode 80 mit der Gestalt eines Kamms ge­ bildet, die sich entlang der Längsseiten jeder der n-Typ- Emitterschichten 7 und entlang einer ihrer kurzen Sieten erstreckt. Eine n-Typ-Wannenschicht 92 und eine p-Typ- Sourceschicht 93 sind selbstjustiert mit den Enden der dritten Gate-Elektrode 80 gebildet, um so den Kanalbereich CH2 eines Ausschalt MOSFET zu bilden. Wie am besten in der Fig. 122 zu sehen ist, ist die p-Typ-Sourceschicht 93 wie eine Leiter gestaltet. Fig. 124 zeigt einen Querschnitt, bei dem die n-Typ-Emitterschicht 7 die Kathode 12 kontaktiert. Fig. 125 zeigt einen Querschnitt bei dem die p-Typ-Source­ schicht 93 die Katode 12 kontaktiert. Der Einfachheit halber ist ein Teil der leiterförmigen p-Typ-Sourceschicht 93 in der Fig. 123 nicht gezeigt.

Aufgrund der speziellen Gestalt der p-Typ-Sourceschicht 93 kann die Kathode 12 mit der Sourceschicht 93 verbunden sein, auch wenn die n-Typ-Emitterschicht 7 ein sehr kleines Kon­ taktloch hat. Daher kann der Thyristor der Fig. 122 sehr klein sein und einen Löcher freigebenden Pfad mit geringem Widerstand haben. Als Ergebnis hiervon kann der Thyristor einen großen Spitzenausschaltstrom haben.

Wie in den Fig. 122 und 123 gezeigt ist, sind eine erste Gate-Elektrode 74 und eine zweite Gate-Elektrode 95 strei­ fenförmig gestaltet und erstrecken sich entlang der anderen kurzen Seite de n-Typ-Emitterschicht 7. Der Bereich der p- Typ-Basisschicht 45, die zwischen die n-Typ-Sourceschicht 72 und die n-Typ-Basisschicht 1 geschichtet ist wirkt als Ka­ nalbereich CH1. Ein Gate-isolierender Film 73 ist auf dem Kanalbereich CH1 gebildet, und die erste Gate-Elektrode 74 ist auf diesem Film 73 gebildet. Die Schichten 1, 45, 72, der Film 73 und die Gate-Elektrode 74 bilden einen Ein­ schalt-MOSFET. Der Bereich der n-Typ-Wannenschicht 92, der zwischen der p-Typ-Basisschicht 45 und der p-Typ-Source­ schicht 93 angeordnet ist, wirkt als Kanalbereich CH2. Der Bereich der Basisschicht 45, der zeichen der n-Typ-Source­ schicht 72 und der n-Typ-Wannenschicht 92 angeordnet ist, wirkt als Kanalbereich CH3. Ein Gate-isolierender Film 73 ist auf diesen Kanalbereichen CH2 und CH3 gebildet, und eine zweite Gate-Elektrode 95 ist auf diesem isolierenden Film 73 gebildet. Die Schichten 45, 72, 92, 93, der isolierende Film 73, und die zweite Gate-Elektrode 95 bilden einen Ausschalt- MOSFET und einen verbindenden MOSFET. Die n-Typ-Source­ schicht 72 und die n-Typ-Wannenschicht 92 sind gleichzeitig durch Fremdstoffdotiertung gebildet, so daß sich der Herstellungsprozeß dieses Gate-isloierten Thyristors verein­ facht.

Um den in den Fig. 122 bis 125 gezeigten Thyristor einzu­ schalten, wird eine positive Spannung and die erste Gate- Elektrode 74 und an die zweite Gate-Elektrode 95 angelegt. Die Kanalbereiche CH1 und CH2 werden dadurch leitend, so daß Elektronen von der n-Typ-Wannenschicht 92 zu der n-Typ-Ba­ sisschicht 1 durch den Kanalbereich CH1, die n-Typ-Source­ schicht 72 und den Kanalbereich CH1 injiziert werden. Gleichzeitig werden Löcher in der gleichen Anzahl wie die Elektronen von der p-Typ-Emitterschicht 3 in die n-Typ- Basisschicht 1 injiziert. Als Ergebnis hiervon wird der Thyristor eingeschaltet.

Um den Thyristor auszuschalten, wird eine negative Spannung an die zweite Gate-Elektrode 95 und die dritte Gate-Elektro­ de 80 angelegt. Der Kanalbereich CH2 wird dadurch leitend, wodurch Löcher von der p-Typ-Basisschicht 45 zu der Kathode durch den Kanalbereich CH2 und die p-Typ-Sourceschicht 93 freigegeben werden. Durch diesen Schritt wird das Potential der n-Typ-Emitterschicht 7 gleich dem Potential der p-Typ- Basisschicht 45. Als Ergebnis hiervon hören die Elektronen auf, von der n-Typ-Emitterschicht 7 zu wandern, und der Thy­ ristor wird ausgeschaltet.

In dieser Ausführungsform ist der Kanalbereich CH1 des Einschalt-MOSFETs von dem Kanalbereich CH2 des Ausschalt- MOSFETs isoliert. Daher wird der Widerstand der Diffusions­ schicht, die einen Ladungsträger freigebenden Pfad bildet, kleiner wenn der Thyristor ausgeschaltet wird. Der Kanal­ bereich CH2 kann eine Ausschaltwirksamkeit haben, die so hoch ist wie die des Kanalbereiches CH2, die durch das isolierte Gate 80 betätigt wird. Die n-Typ-Sourceschicht 72, die ein Bestandteil des Einschalt-MOSFETs ist, ist von jeder anderen Schicht isoliert wenn der Kanalbereich CH3 nicht­ leitend gemacht wird, d. h. wenn der Thyristor ausgeschaltet wird. Daher speichert der parasitäre Thyristor, dessen Emitter die n-Typ-Sourceschicht 72 ist, nicht, um die Ausschalt­ charakteristik des Thyristors zu verschlechtern.

Der in den Fig. 122 bis 125 gezeigte Thyristor kann auch auf andere Weise ausgeschaltet werden. Genauer gesagt kann eine negative Spannung an die dritte Gate-Elektrode 80 angelegt werden, und, nach Verstreichen einer vorbestimmten Zeit, wird an die erste Gate-Elektrode 74 und an die zweite Gate- Elektrode 80 eine negative Spannung angelegt. Bei dieser Me­ thode wird der Thyristor ausgeschaltet, nachdem überschüssi­ ge Ladungsträger aus der n-Typ-Basisschicht 1 ausgetreten sind. Damit können, wenn der Thyristor mit dieser Methode ausgeschaltet wird, die Ausschaltverluste minimiert werden.

Da die Gate-Elektroden voneinander getrennt angeordnet sind, kann der Thyristor sicher arbeiten, gleichgültig, wie stark die Kanalbereiche CH1, CH2 und CH3 in ihren Schwellenspan­ nungen voneinander abweichen.

Fig. 126 zeigt eine Abwandlung des in der Fig. 122 gezeigten Thyristors. Die Querschnitte, gesehen längs der Linien A-A', B-B', und C-C' sind mit denen der Fig. 123, 124 und 125 identisch. Dieser abgewandelte Thyristor hat eine Gate-Elek­ trode, die anstelle der ersten und der zweiten Gate-Elektro­ den 74 und 95 verwendet wird, und eine dritte Gate-Elektrode 80. Genauer gesagt hat die den Gate-Elektroden 74 und 95 entsprechende Gate-Elektrode Anschlußbereiche, die achsen­ parallel zu den Verzweigungsbereichen einer dritten Gate- Elektrode 80 angeordnet sind.

Der abgewandelte Thyristor der Fig. 126 ist vorteilhaft in­ soweit, als eine einzige Elektrode die Ein- und Ausschalt­ vorgänge des Triggerbereiches steuern kann, der an einem En­ de der streifenförmigen n-Typ-Emitterschicht 7 gebildet ist. Weiterhin werden die Kanalbereiche CH1 und CH2 nacheinander leitend, wenn der Thyristor eingeschaltet wird, und nachein­ ander nichtleitend, wenn der Thyristor ausgeschaltet wird, da der Kanalbereich CH1 eine geringere Schwellenspannung als der Kanalbereich CH2 hat.

Fig. 127 zeigt eine weitere Abwandlung des in der Fig. 122 gezeigten Thyristors. Die Querschnitte, gesehen längs der Linien A-A', B-B', und C-C' sind mit denen der Fig. 123, 124 und 125 identisch. Der Thyristor hat eine erste Gate-Elek­ trode 74 und eine weitere Gate-Elektrode, die anstelle der zweiten und der dritten Gate-Elektroden 95 und 80 verwendet wird.

Der abgewandelte Thyristor der Fig. 127 ist vorteilhaft in­ soweit, als eine einzige Elektrode den Ausschalt-MOSFET steuern kann, der die streifenförmigen-Typ-Emitterschicht 7 umgebend gebildet ist. Um den Thyristor einzuschalten, ist es notwendig, eine positive Spannung an die Gate-Elektroden anzulegen, wodurch Elektronen in die n-Typ-Basisschicht 1 durch die Kanalbereiche CH3 und CH1 injiziert werden. Um den Thyristor abzuschalten, ist es ausreichend, eine negative Spannung an die Gate-Elektroden anzulegen. Wenn eine nega­ tive Spannung an die Gate-Elektroden angelegt ist, wird die n-Typ-Sourceschicht 72 von der n-Typ-Wannenschicht 92 elek­ trisch getrennt, wodurch Löcher durch den Kanalbereich CH2 freigegeben werden.

Fig. 128 zeigt eine weitere Abwandlung des in der Fig. 122 gezeigten Thyristors. Die Querschnitte, gesehen längs der Linien A-A', B-B', und C-C' sind mit denen der Fig. 123, 124 und 125 identisch. Der Thyristor hat eine einzige Gate-Elek­ trode, die eine Kombination der ersten, der zweiten und der dritten Gate-Elektroden 74, 95 und 80 ist, die in dem Thyristor der Fig. 122 verwendet werden.

Der abgewandelte Thyristor der Fig. 128 ist vorteilhaft in­ soweit, als eine einzige Elektrode dazu verwendet werden kann, den Thyristor ein- und auszuschalten. Die Schwellen­ spannungen der Kanalbereiche CH1, CH2 und CH3 dieses Thyri­ stors haben die Beziehung CH3 < CH2 < CH1. Daher wird der Thyristor eingeschaltet, wenn eine Spannung an die Gate- Elektrode angelegt wird, die höher ist als die Schwellen­ spannung des Kanalbereiches CH3, und er wird ausgeschaltet, wenn eine Spannung an die Gate-Elektrode angelegt wird, die niedriger ist als die Schwellenspannung des Kanalbereiches CH2. Genauer gesagt, wird der Kanalbereich CH2 des Aus­ schalt-MOSFETs nichtleitend und der Kanalbereich CH1 des Einschalt-MOSFETs und der Kanalbereich des Verbindungs- MOSFETs werden nacheinander leitend, wenn eine Spannung an die Gate-Elektrode angelegt wird, die höher ist als die Schwellenspannung des Kanalbereiches CH3. Bei einer Span­ nung, die niedriger ist als die des Kanalbereiches CH2, wird der Kanalbereich CH3 nichtleitend, dann wird der Kanalbe­ reich CH1 nichtleitend, und dann wird der Kanalbereich CH2 leitend.

Fig. 129 zeigt eine weitere Abwandlung des in der Fig. 122 gezeigten Thyristors. Der Querschnitt dieses Thyristors entspricht den Querschnitten, gesehen längs der Linien A-A', B-B' von in den Fig. 122, 126, 127 und 128 gezeigten Draufsichten. Der Querschnitt kann durch Fig. 123 ersetzt werden. Der Thyristor ist dadurch gekennzeichnet, daß eine p-Typ-Wannenschicht 91 neben einer p-Typ-Basisschicht 45 gebildet ist. Diese p-Typ-Wannenschicht 91 dient als Wan­ nenschicht für den Einschalt-MOSFET.

Mit dieser Ausführungsform ist es möglich, die Fremdstoff­ konzentration der p-Typ-Wannenschicht 91 auf den bestmög­ lichen Wert zu setzen, unabhängig von der Fremdstoffkonzen­ tration der p-Typ-Basisschicht 45. Damit kann der Einschalt- MOSFET eine gewünschte Schwellenspannung haben. Bei diesem Thyristor ist es wichtig, wo die Kante der p-Typ-Basis­ schicht 45 angeordnet ist. Der Ort der Kante der Schicht 45 ist eine wichtige Kenngröße für die Thyristoreingeschaften. Die p-Typ-Basisschicht 45 sollte ihre Kante in der Nähe der n-Typ-Sourceschicht 72 haben, nicht in der Nähe der n-Typ- Emitterschicht 7. Der Anodenstrom würde sich sonst auf die Kante der p-Typ-Basisschicht 45 konzentrieren. Außerdem muß die Kante der p-Typ-Basisschicht 45 näher an der n-Typ- Sourceschicht 72 angeordnet sein, als an der zweiten Gate- Elektrode 95, so daß die Diffusionsschicht, die als als Löcher freigebender Pfad wirkt, einen niedrigen Widerstand hat, so daß der Thyristor eine hohe Ausschaltwirksamkeit hat.

Fig. 130A zeigt schematisch einen MCT gemäß der Erfindung, Fig. 130B zeigt eine Schnittansicht, gesehen längs der Linie A-A' in der Fig. 130A, und Fig. 131 zeigt die Diffusions­ schichten, die jedes der identischen Elemente des MCT bil­ den. Wie in der Fig. 130A gezeigt ist, sind diese Elemente auf einem Halbleiterkörper in Zeilen und Spalten angeordnet und jeweils durch einen Einschaltkanal umgeben. Genauer ge­ sagt sind die Elemente A, die eine Schwellenspannung Vth1 haben, und die Elemente B, die eine andere Schwellenspannung Vth2 haben, abwechselnd sowohl in der Zeilen- als auch in der Spaltenrichtung angeordnet.

Der MCT wird nachstehend unter Bezugnahme auf die Fig. 130B genauer beschrieben. Wie in dieser Figur zu sehen ist, weist jedes Element eine in der Oberfläche einer n-Typ-Basis­ schicht 201 gebildete p-Typ-Basisschicht 202, eine in der Oberfläche der p-Typ-Basisschicht 202 gebildete n-Typ-Emit­ terschicht 203, eine in der Oberfläche der n-Typ-Emitter­ schicht 203 gebildete ringförmige p⁺-Typ-Diffusionsschicht 204 (d. h. die Source eines Ausschalt-MOSFETs), und eine Ka­ thode 205 auf, die größtenteils auf der Emitterschicht 203 und teilweise auf der Diffusionsschicht 204 gebildet ist. Zwei Randbereiche der n-Typ-Emitterschicht 203 sind Aus­ schaltkanalbereiche 208a und 208b. Der Randbereich der p- Typ-Basisschicht 202, die zwischen die n-Typ-Basisschicht 201 und die n-Typ-Emitterschicht 203 geschichtet ist, ist ein Einschaltkanalbereich 209. Ein Gate-isolierender Film 206 ist auf den Kanalbereichen 208a, 208b und 209 gebildet, und eine Gate-Elektrode 207 ist auf diesem Gate-isolierenden Film 206 gebildet.

Der Ausschaltbereich 208a jedes Elements A hat die Schwellen­ spannung Vth1, und der Ausschaltbereich 208b jedes Elements B hat die Schwellenspannung Vth2. Der Ausschaltbereich 209, der jedes der Elemente A bzw. B umgibt hat eine vorbestimmte Schwellenspannung.

Eine n^--Typ-Pufferschicht 210 ist auf der unteren Oberfläche der n-Typ-Basisschicht 201 gebildet, eine p-Typ-Emitter­ schicht 211 ist auf der n^--Typ-Pufferschicht 210 gebildet. Eine Anode 212 ist auf der p-Typ-Emitterschicht 211 gebil­ det.

In der Fig. 130B ist der Einfachheit halber eine n-Typ-Emit­ terschicht für jedes Element gezeigt. Bei einem tatsächli­ chen Leistungsschaltelement hat jedoch jedes Element eine Vielzahl von n-Typ-Emitterschichten und daher auch eine Vielzahl von Ausschaltkanälen.

Da zweierlei Ausschaltkanäle auf dem MCT-Körper angeordnet sind, von denen jeder eine bestimmte Schwellenspannung hat, hat der MCT eine breite dig/dt-Steuergrenze, wie dies aus der Fig. 132B deut 80891 00070 552 001000280000000200012000285918078000040 0002004143612 00004 80772lich wird. Offensichtlich ist beim Abschalten des MCT dif/dt kleiner als bei herkömmlichen Thyristoren. Die Stromkonzentration ist besser unterdrückt als bei herkömmlichen MCTen, und der MCT gemäß der Erfindung hat eine höhere Ausschaltwirksamkeit. Die Verwendung von MCT-Elementen mit zweierlei unterschiedlichen Schwellenspan­ nungen Vth1 und Vth2 verringert den nachteiligen Einfluß der Schwellenspannungsunterschiede zwischen den Elementen, die bei der Herstellung von MCT unweigerlich auftreten. Dies hilft ebenfalls, die Stromkonzentration zu unterdrücken. Als Ergebnis hiervon haben die in den Fig. 130A und 130B nicht nur eine hohe Einschaltwirksamkeit, sondern auch eine hohe Ausschaltwirksamkeit.

Die Fig. 133 und 134 zeigen zwei MCTs (MOS-gesteuerter Thyristor), die in der Musteranordnung von MCT-Bauelemen­ ten auf einem MCT-Körper voneinander abweichen. Bei dem in Fig. 133 gezeigten MCT sind die Elemente A und B derart angeordnet, daß jedes Element A durch acht Elemen­ te B umgeben ist. In dem MCT von Fig. 134 sind Spalten von Elementen A und diejenigen von Elementen B abwech­ selnd angeordnet. Beide in den Fig. 133 und 134 gezeig­ ten MCTs können den gleichen Vorteil erzielen wie der in den Fig. 130A und 130B dargestellte MCT.

Die Fig. 135A zeigt eines der identischen Elemente eines erfindungsgemäßen MCT, Fig. 135B ist ein Schnitt entlang einer Linie A-A' in Fig. 135A, und Fig. 135C ist ein Schnitt entlang einer Linie B-B' in Fig. 135A. In diesen Figuren sind die gleichen Bauteile wie diejenigen in den Fig. 130A und 130B mit den gleichen Bezugszeichen versehen. In diesem MCT haben die Abschalt-Kanalbereiche jedes Elementes zwei verschiedene Schwellenwertspannun­ gen, wohingegen diejenigen jedes Elementes lediglich eine Schwellenwertspannung in dem MCT der Fig. 130A und 130B aufweisen. Das heißt, wie am besten aus der Fig. 135A ersehen werden kann, weisen von den Abschalt-Kanalberei­ chen, die eine geschlossene Schleife bilden, die vertika­ len Bereiche 208a eine Schwellenwertspannung Vth1 und die horizontalen Bereiche 208b eine Schwellenwertspannung Vth2 auf.

Fig. 136A zeigt eines der identischen Elemente eines MCT, Fig. 136B ist ein Schnitt entlang einer Linie A-A' in Fig. 136A und Fig. 136C ist ein Schnitt entlang einer Linie B-B' in Fig. 136A. In den Fig. 136A, 136B und 136C sind die gleichen Bauteile wie diejenigen in den Fig. 130A und 130B mit den gleichen Bezugszeichen versehen. In diesem MCT haben die Ab­ schalt-Kanalbereiche jedes Elementes zwei verschiedene Schwellenwertspannungen. Das heißt, wie am besten aus der Fig. 136A zu ersehen ist, haben von den Abschalt-Kanalbe­ reichen, die eine geschlossene Schleife bilden, einige vertikale Bereiche 208a eine Schwellenwertspannung Vth1, während die anderen vertikalen Bereiche 208b eine Schwel­ lenwertspannung Vth2 aufweisen und die horizontalen Bereiche 208b eine Schwellenwertspannung Vth2 haben.

Fig. 137A zeigt eines der identischen Elemente eines erfindungsgemäßen MCT, Fig. 137B ist ein Schnitt entlang einer Linie A-A' in Fig. 137A und Fig. 137C ist ein Schnitt entlang einer Linie B-B' in Fig. 137A. In diesen Figuren sind die gleichen Bauteile wie die in den Fig. 130A und 130B gezeigten Bauteile mit den gleichen Bezugs­ zeichen versehen. In dem MCT haben die Abschalt-Kanalbe­ reiche jedes Elementes drei verschiedene Schwellenwert­ spannungen. Das heißt, wie am besten aus der Fig. 137A zu ersehen ist, haben von den Abschalt-Kanalbereichen, die eine geschlossene Schleife bilden, die ersten vertikalen Bereiche 208a eine Schwellenwertspannung Vth1, während der zweite vertikale Bereich 208b eine Schwellenwert­ spannung Vth2 hat und die horizontalen Bereiche 208c eine Schwellenwertspannung Vth3 aufweisen.

Fig. 138A zeigt eines der identischen Elemente eines MCT, Fig. 138B ist ein Schnitte entlang einer Linie A-A' in Fig. 138A, und Fig. 138C ist ein Schnitt entlang einer Linie B-B' in Fig. 138A. In diesen Figuren sind die gleichen Bauteile wie die in den Fig. 130A und 130B gezeigten Bauteile mit den gleichen Bezug­ szeichen versehen. Dieser MCT ist dadurch gekennzeichnet, daß Einschalt-Kanalbereiche, die eine geschlossene Schleife bilden, welche die Elemente umgibt, verschiedene Schwellenwertspannungen haben. Das heißt, einige Ein­ schalt-Kanalbereiche 209a haben eine Schwellenwertspan­ nung Vth3, und die übrigen Einschalt-Kanalbereiche 200b weisen eine Schwellenwertspannung Vth4 auf. Vorzugsweise können die Abschalt-Kanalbereiche 208a und 208b drei oder mehr verschiedene Schwellenwertspannungen unter diesen aufweisen. Es braucht jedoch nicht betont zu werden, daß die Abschalt-Kanalbereiche 208 die gleiche Schwellenwert­ spannung haben können.

Die in den Fig. 135A, 136A, 137A und 138A gezeigten MCTs erzielen den gleichen Vorteil wie das Ausführungsbeispiel der Fig. 130A und 130B. Das heißt, eine Stromkonzentra­ tion kann unterdrückt werden, wenn die MCTs abgeschaltet sind, in dem lediglich die Abschalt-Kanäle eingeschaltet werden und dann eine Gate-Ansteuerspannung mit einer speziellen Wellenform angelegt wird, um so zu verschiede­ nen Zeiten die Abschalt-Kanäle mit verschiedenen Schwel­ lenwertspannungen abzuschalten. Die Gate-Ansteuerspannung wird weiter unten näher erläutert werden.

Die Fig. 139A zeigt alle beide der identischen Elemente eines MCT, Fig. 139B ist ein Schnitt entlang einer Linie A-A' in Fig. 139A, und Fig. 139C ist ein Schnitt entlang einer Linie B-B' in Fig. 139A. Dieser MCT ist dadurch von demjenigen der Fig. 138A, 138B und 138C verschieden, daß der Einschaltkanal für jedes Element eine einheitliche Schwellenwertspannung hat, wobei jedoch die Einschalt-Kanalbereiche für alle zwei benachbarten Elemente unterschiedliche Schwellenwertspan­ nungen aufweisen. Das heißt, der Einschalt-Kanalbereich 209a von einem Element weist eine Schwellenwertspannung Vth3 auf, wohingegen der Einschalt-Kanalbereich 209b des benachbarten Elementes eine Schwellenwertspannung Vth4 hat. Der MCT mit einem Halbleiterkörper und MCT-Elementen von zwei Arten, die auf dem Halbleiterkörper in Zeilen und Reihen angeordnet sind, erzielt den gleichen Vorteil wie das Ausführungsbeispiel der Fig. 130A und 130B.

Fig. 140 zeigt einen anderen MCT, wobei jedes Element zwei isolierte Gateelektroden aufweist, die jeweils in der kathodenseitigen und der anodenseitigen Oberfläche angeordnet sind. In der anodenseitigen Ober­ fläche jedes MCT-Elementes ist eine p-Typ-Emitterschicht 211 in einem ausgewählten Teil einer n^--Typ-Puffer­ schicht 210 ausgebildet und eine n⁺-Typ-Schicht 213 ist in dem p-Typ-Emitter 211 geformt. Eine Anode 212 kontakt­ iert die p-Typ-Emitterschicht 211 und die n⁺-Schicht 213. Die Randkante oder -zone der p-Typ-Emitterschicht 211 dient als ein Kanalbereich 216. Ein Gate-Isolierfilm 214 ist auf dem Kanalbereich 216 gebildet, und eine Gateelek­ trode 215 ist auf dem Isolierfilm 214 vorgesehen. Auch in diesem MCT haben die Kanalbereiche 208, 209 und 216 jedes Elementes verschiedene Schwellenwertspannungen, oder jedes Element weist eine Schwellenwertspannung auf, die von derjenigen des entsprechenden Kanalbereiches irgend­ eines anderen Elementes verschieden ist. Der MCT, von dem ein Teil in Fig. 140 gezeigt ist, hat den gleichen Vorteil wie die obigen beschriebenen MCTs.

Um eine hohe Abschaltwirksamkeit für jeden oben beschrie­ benen MCT zu vermitteln, ist es wünschenswert, daß die n^--Typ-Basisschicht 201 eine derartige Fremdstoffkonzen­ tration NB (cm^-3) und eine solche Dicke W (cm) aufweist, daß die folgende Beziehung erfüllt ist:

1,5 × 10¹⁴ < NB/W < 2,5 × 10¹⁴.

Um jedem oben beschriebenen MCT eine hohe Einschaltwirk­ samkeit zu übertragen, ist es wünschenswert, daß die n^--Typ-Basisschicht 201 eine derartige Fremdstoffkonzen­ tration NB (cm^-3) und eine solche Dicke W (cm) hat, daß die folgende Beziehung erfüllt ist:

NB/W < 2,5 × 10¹⁴.

Die Fig. 141, 142 und 143 zeigen drei MCTs, die bessere Betriebscharakteristiken bzw. -kenn­ linien als die oben beschriebenen MCTs aufweisen.

Der MCT der Fig. 141 zeichnet sich in drei Gesichtspunk­ ten aus. Zunächst ist eine Anode auf der oberen Oberseite eine dicken p^--Typ-Basisschicht gebildet. Zweitens ist eine p⁺-Typ-Schicht auf der unteren Seite der p^--Typ- Basisschicht ausgeführt. Drittens ist eine Vielzahl von streifenförmigen Kathoden auf der p⁺-Typ-Schicht gebil­ det. Jedes MCT-Element hat einen Einschaltkanal CH1 und zwei Abschaltkanäle CH2 und CH3.

Der in Fig. 142 gezeigt MCT zeichnet sich in den folgen­ den Gesichtspunkten aus. Zunächst ist eine erste Gate­ elektrode 207a zum Steuern des Einschalt-Kanalbereiches 209 unabhängig von zweiten Gateelektroden 207b zum Steuern der Abschalt-Kanalbereiche 208 vorgesehen. Zweitens ist die erste Gateelektrode 207a in einer gewöhnlichen, isolierten Ebene vorgesehen, wohingegen die zweiten Gateelektroden 207b in Gräben gebildet sind, die in der n-Typ-Emitterschicht 203 ausgeführt sind und sich in die p-Typ-Basisschicht 202 erstrecken. Drittens sind p⁺-Typ-Diffusionsschichten 204 in der Oberfläche der n-Typ-Emitterschicht 203 gebildet und erstrecken sich entlang der Gräben.

Die Fig. 143 zeigt eine Abwandlung des in Fig. 142 gezeigten MCT. Wie in dem Ausführungsbeispiel von Fig. 142 sind Gräben in der n-Typ-Emitterschicht 203 ausge­ führt und erstrecken sich in die p-Typ-Basisschicht 202, und zweite Gateelektroden 207b mit einem Streifenmuster sind jeweils in diesen Gräben gebildet. N-Typ-Emitter­ schichten 203 und p-Typ-Diffusionsschichten 204 sind abwechselnd unter den zweiten Gateelektroden 207b gebil­ det, und die Randkante oder -zone der n-Typ-Emitterschicht 203 dient als ein Kanalbereich 208. Mit anderen Worten, der vertikale Abschalt-Kanalbereich 208 ist in demjenigen Teil des Bereiches mit der p-Typ- Diffusionsschicht 204 gebildet, der durch die zweiten Gateelektroden 207b umgeben ist.

Der MCT von Fig. 142 hat vergrabene Gateelektroden, er ist jedoch insoweit dem herkömmlichen Bauelement ähnlich, als die n-Typ-Emitterschicht 203 und der Abschalt-Kanal­ bereich 208 zum Kurzschließen der Schicht 203 zu der p-Typ-Basisschicht 202 in dem gleichen Bereich ausgeführt sind.

In dem MCT von Fig. 143 sind die n-Typ-Emitterschichten 203, die mit der Kathode 205 verbunden sind, um Ladungs­ träger zu injizieren, und die Abschalt-Kanalbereiche 208 zum Kurzschließen der p-Typ-Emitterschicht 204 mit der p-Typ-Basisschicht 202 voneinander beabstandet und abwechselnd durch die vergrabene Gateelektrode 207 angeordnet. Da die n-Typ-Emitterschichten 203 in kurzen Intervallen von beispielsweise 10 µm vorgesehen sind, können sie Ladungsträger mit hoher Wirksamkeit injizieren und auch zur Unterdrückung einer Stromkonzentration dienen.

Weiterhin sind in dem MCT von Fig. 143 dritte Gateelek­ troden 215 in der anodenseitigen Oberfläche ebenfalls vergraben. Das heißt, eine p-Typ-Emitterschicht 211 ist auf der unteren Oberfläche bzw. Oberseite der n^--Typ- Basisschicht 210 ausgebildet. Gräben sind in der p-Typ- Emitterschicht 211 vorgesehen und erstrecken sich jeweils in die Basisschicht 210. Ein Gate-Isolierfilm 214 ist in den Oberflächen jedes Grabens gebildet und eine Gateelek­ trode 215 ist in jedem Graben vorgesehen. Eine n-Typ-Dif­ fusionsschicht 213 ist in der Oberfläche der p-Typ-Emit­ terschicht 211 gebildet, welche in jedem anderen Spalt zwischen den Gateelektroden 215 liegt. Ein Abschalt-Ka­ nalbereich 216 ist in dem Bereich der p-Typ-Emitter­ schicht 211 vorgesehen, auf dem die n-Typ-Diffusionsschi­ cht 213 vorliegt, und erstreckt sich entlang der Gateele­ ktrode 215.

Die Fig. 144 zeigt einen erfindungsgemäßen MCT, der eine verbesserte vergrabene Gatestruktur hat. Dieser MCT zeichnet sich dadurch aus, daß die erste Gateelektrode 207a zum Steuern des Einschalt-Kanalbereiches in der kathodenseitigen Oberfläche vergraben ist, wie dies gerade für die zweite Gateelektrode 207b zum Steuern der Abschalt-Kanalbereiche gilt. Dieser MCT ist insoweit vorteilhaft, als jedes MCT-Element selbst für größere Ströme eine kleine Fläche einnimmt.

Auch in den Ausführungsbeispielen der Fig. 141 bis 144 können die Kanalbereiche verschiedene Schwellenwertspan­ nungen haben. Wenn dies der Fall ist, können die in diesen Fign. gezeigten MCTs den gleichen Vorteil erzielen wie die in den Fig. 130A und 130B dargestellten Bau­ elemente. Die in den Fig. 143 und 144 gezeigten MCTs können eine verbesserte Abschaltwirksamkeit aufweisen, wobei dies nicht auf Kosten von deren hoher Einschalt­ wirksamkeit geht, selbst wenn die Kanalbereiche nicht verschiedene Schwellenwertspannungen aufweisen. Dies ist darauf zurückzuführen, daß sich die Kanalbereiche senk­ recht erstrecken und kleine Emitter in dem Halbleiterkör­ per ausgeführt und in kurzen Intervallen von etwa 10 µm angeordnet sind, um so eine hohe Emitter-Injektionswirk­ samkeit zu gewährleisten und eine Stromkonzentration zu unterdrücken, wenn der MCT abgeschaltet wird.

Fig. 145 ist ein Zeitdiagramm, das den Verlauf der Gatespannung zeigt, die am Abschaltgate des MCT der obigen Ausführungsbeispiele anliegt, wobei die Abschaltkanäle zwei verschiedene Schwellenwertspannungen VthA und VthB haben und auch der Verlauf des Gatestromes entsprechend der Gatespannung dargestellt ist. Wie aus der Fig. 145 zu ersehen ist, nimmt die Gatespannung in zwei Schritten zu, wobei ein erster Schritt über die Schwellenwertspannung VthB führt und dann ein zweiter Schritt über die Schwellenwertspannung VthA geht. Damit werden die Abschaltkanäle mit der Schwellenwertspannung VthB eingeschaltet, und die Abschaltkanäle mit der Schwellenwertspannung VthA werden einige Zeit später eingeschaltet. Als Ergebnis nimmt der Gatestrom nicht schnell zu und eine Stromkonzentration ist gemildert, was von dem Fall verschieden ist, in welchem alle in dem Körper gebildeten Abschaltkanäle zur gleichen Zeit eingeschaltet werden. Eine Stromkonzentration kann damit offenbar erfolgreich unterdrückt werden.

Fig. 146 ist ein Zeitdiagramm, das den Verlauf der am Abschaltgate der in den Fig. 138A und 139A gezeigten MCTs anliegenden Gatespannung zeigt, um dadurch die MCTs abzuschalten, wobei die Einschaltkanäle zwei verschiedene Schwellenwertspannung VthA und VthB aufweisen. Wie aus der Fig. 146 zu ersehen ist, liegt eine Abschaltspannung VB (OFF bzw. Aus) an der Abschalt-Gateelektrode, während der Einschaltkanal offen ist, um dadurch einen Hauptstrom konzentriert in den Einschaltkanälen fließen zu lassen. Danach nimmt, wie in der Fig. 146 gezeigt ist, die an den Einschaltkanälen liegende Gatespannung VG (ON bzw. Ein) in zwei Schritten ab, nämlich in einem ersten Schritt unter die Spannung VthA und dann in einem zweiten Schritt unter die Spannung VthB. Als Ergebnis werden die Ein­ schaltkanäle mit der Schwellenwertspannung VthA abge­ schaltet, und die Einschaltkanäle mit der Schwellenwert­ spannung VthB werden einige Zeit später abgeschaltet. Somit wird eine Stromkonzentration unterdrückt, wenn die MCTs der Fig. 138A und 139B abgeschaltet werden.

Es wurde nicht beschrieben, wie die Kanalbereiche auf verschiedene Schwellenwertspannungen eingestellt werden. Die auf dem Gebiet MOS-Technologie bekannten Methoden können verwendet werden, um die Kanalbereiche auf ver­ schiedene Schwellenwerte einzustellen. Beispielsweise sind, wie in Fig. 147 gezeigt ist, zwei Diffusionsschich­ ten 203a und 203b mit verschiedenen Fremdstoffkonzentra­ tionen überlappt, um dadurch eine einzige n-Typ-Emit­ terschicht zu bilden und damit Kanalbereichen 208a und 208b verschiedene Schwellenwertspannungen zu vermitteln. Jede andere Methode kann benutzt werden, wie beispiels­ weise ein Einwirken von Strahlungen auf einen gewählten Teil einer Schicht oder ein Erstellen eines Gate-Isolier­ filmes, der aus Teilen mit verschiedenen Dicken besteht.

Fig. 148 ist ein Diagramm, das den Abschaltverlust eines erfindungsgemäßen MCT im Vergleich mit dem Abschaltver­ lust eines herkömmlichen MCT zeigt. Fig. 149 ist ein Diagramm, das die größte Abschaltstromdichte des MCT im Vergleich mit derjenigen des herkömmlichen MCT darstellt.

Fig. 150A zeigt einen MCT einer anderen Art gemäß der Erfindung, welcher einen licht-getriggerten bzw. licht- angesteuerten Gate-Ansteuerteil 20 hat, der auf einem Körper ausgebildet ist, und Fig. 150B ist ein Schnitt entlang einer Linie A-A' in Fig. 150A. Der Hauptstrom dieses MCT ist durch ein Gatesignal gesteuert, das ein extern anliegendes Lichtsignal ist.

Fig. 151 zeigt einen anderen MCT der Erfindung, dessen kathodenseitige Struktur und anodenseitige Struktur identisch zu denjenigen des in der Fig. 142 bzw. 143 dargestellten MCT ist.

Fig. 152 zeigt einen IGBT (Isolierschicht-Buried-Thyri­ stor bzw. "vergrabener" Isolierschicht-Thyristor) gemäß der Erfindung, der vergrabene Gateelektroden der gleichen Art hat, welche in dem MCT von Fig. 143 enthalten sind. Gräben sind in der kathodenseitigen Oberfläche gebildet. Sie erstrecken sich abwärts durch eine p-Typ-Basisschicht 202 in die n-Typ-Basisschicht 201, auf der die p-Typ-Ba­ sisschicht 202 gebildet ist. Ein Gate-Isolierfilm 206 ist auf den Oberflächen jedes Grabens ausgebildet, und eine Gateelektrode 207 ist in dem Graben vergraben. Damit teilen die Gateelektroden 207 die p-Typ-Basisschicht 202 in eine Vielzahl von p-Typ-Bereichen 202. Eine n-Typ- Emitterschicht 203 ist in der Oberfläche von jedem anderen p-Typ-Bereich 202 ausgebildet. Wenn jeder p-Typ- Bereich 202, auf dem eine n-Typ-Emitterschicht 203 (d. h. eine Source-Schicht) gebildet ist, durch die Gateelekt­ rode 207 gesteuert ist, so arbeiten deren Seiten als Kanalbereich 221, um den MCT ein- und auszuschalten. Eine Kathode 205 (d. h. eine Source-Elektrode) ist auf den p-Typ-Basisbereichen 202 und auch auf den n-Typ-Emitter­ schichten 203 gebildet.

Auch in diesem IGBT können dünne streifenförmige Emitter in großen Zahlen in kurzen Intervallen angeordnet sein. Der IGBT hat daher eine hohe Abschaltwirksamkeit sowie eine hohe Einschaltwirksamkeit. Seine Abschaltwirksamkeit kann verbessert werden, in dem verschiedene Schwellen­ wertspannungen den Kanalbereichen 221 wie bei den MCTs der Fig. 143 und 144 mitgeteilt wird.

Fig. 153 zeigt einen IGBT, der zu dem IGBT von Fig. 152 mit der Ausnahme identisch ist, daß vergrabene Gateelekt­ roden in der anodenseitigen Oberfläche und nicht in der kathodenseitigen Oberfläche wie bei dem Ausführungsbei­ spiel von Fig. 152 ausgebildet sind. Das heißt, eine n-Typ-Basisschicht 201 ist in der Oberfläche einer p-Typ- Basisschicht 202 vorgesehen. Streifenartige Gräben sind in kurzen Abständen gebildet und erstrecken sich durch die n-Typ-Basisschicht 201 in die p-Typ-Basisschicht 202. Ein Gate-Isolierfilm 206 ist auf den Oberflächen jedes Grabens gebildet, und eine Gateelektrode 207 ist in dem Graben vergraben. Damit teilen die Gateelektroden 207 die n-Typ-Basisschicht 201 in eine Vielzahl von n-Typ-Be­ reichen 201. Eine p-Typ-Emitterschicht 211 (Drainschicht) ist in der Oberfläche jedes anderen n-Typ-Bereiches 201 ausgebildet. Die Seiten jedes n-Typ-Bereiches 201, auf denen eine p-Typ-Emitterschicht 211 gebildet ist, arbei­ ten als Kanalbereiche 222. Eine Anode 212 (d. h. die Drain-Elektrode) ist auf den n-Typ-Basisbereichen 201 und auch auf den p-Typ-Emitterschichten 211 gebildet.

Offenbar werden mit dem IGBT der Fig. 153 die gleichen Vorteile wie mit dem IGBT erzielt, der in Fig. 152 dargestellt ist.

Fig. 154 zeigt eines der identischen Elemente eines IGBT, deren jedes eine verbesserte Kathoden-Emitter-Übergang- Abschlußstruktur hat. Wie aus der Fig. 154 zu ersehen ist, ist eine n-Typ-Emitterschicht 203 in einem gewählten Teil einer p-Typ-Basisschicht 202 gebildet, die ihrer­ seits auf der Oberfläche einer n-Typ-Basisschicht 201 ausgeführt ist. Derjenige Oberflächenteil der p-Typ-Ba­ sisschicht 202, der zwischen der Basisschicht 201 und der Emitterschicht 203 gelegen ist, ist ein Kanalbereich 221. Ein Gate-Isolierfilm 206 ist auf diesem Kanalbereich 221 ausgeführt. Eine Gateelektrode 207 ist auf dem Isolier­ film 206 gebildet. Eine Kathode 205 ist vorgesehen, welche die p-Typ-Basisschicht 202 und die n-Typ-Emitter­ schicht 203 beide kontaktiert. Die Schichten 201, 202 und 203, die Kathode 205, der Film 206 und die Elektrode 207 bilden den Hauptabschnitt des IGBT-Elementes, der zu dem Hauptabschnitt des herkömmlichen IGBT-Elementes identisch ist. Das IGBT-Element der Fig. 154 zeichnet sich dadurch aus, daß ein Isolierfilm 223 in die p-Typ-Basisschicht 202 vergraben ist, wobei er denjenigen Teil des durch die Schichten 202 und 203 gebildeten pn-Überganges kontakt­ iert, der von dem Kanalbereich 221 entfernt ist. Mit anderen Worten, der vergrabene Isolierfilm 223 umgibt die n-Typ-Emitterschicht 203.

Eine Anzahl IGBT-Elementen der in Fig. 154 gezeigten Art, deren jedes eine oben beschriebene kleine Kathoden-Emit­ ter-Struktur hat, ist auf einem Körper angeordnet. Vorzugsweise haben deren Kanalbereiche wenigstens zwei verschiedene Schwellenwertspannungen, wodurch der sich ergebende IGBT somit eine hohe Abschaltwirksamkeit und eine hohe Einschaltwirksamkeit zeigt, wobei ein Stromver­ lust in kleiner Größe von dem Übergang zwischen dem n-Typ-Emitter und der p-Typ-Basisschicht auftritt.

Eine Struktur ähnlich zu der Struktur von Fig. 154 kann auf einen Thyristor oder einen MOSFET (Metall-Oxyd-Halb­ leiter-Feldeffekttransistor) angewandt werden. Fig. 155 zeigt einen derartigen Thyristor. Eine n-Typ-Emitter­ schicht 203 ist in der Oberfläche einer p-Typ-Basis­ schicht 202 ausgebildet. Eine p⁺-Diffusionsschicht 224 ist in der Oberfläche n-Typ-Emitterschicht 203 vorgese­ hen, um die Emitterschicht 203 mit der p-Typ-Basisschicht 202 kurzzuschließen. Ein Isolierfilm 223 ist in der Emitterschicht 203 vergraben und umgibt die p⁺-Typ-Diffusionsschicht 224.

Fig. 156 zeigt einen MOSFET mit einer Struktur, die zu derjenigen der Fig. 154 ähnlich ist. In Fig. 156 sind die gleichen Bauteile mit den gleichen Bezugszeichen verse­ hen, wie diese in der Fig. 154 verwendet sind. Jedoch arbeiten die n-Typ-Basisschicht 201 und die n-Typ-Emit­ terschicht 203 als Drainbereich bzw. Sourcebereich und die Kathodenelektrode 205 und die Anodenelektrode 212 arbeiten als Source-Elektrode bzw. als Drain-Elektrode.

Dieser MOSFET ermöglicht den gleichen Vorteil wie der in Fig. 154 gezeigte IGBT.

Fig. 157 zeigt einen MCT, der zu dem MCT von Fig. 143 mit der Ausnahme identisch ist, daß vergrabene Isolierfilme 223 anstelle der Gateelektroden 215 verwendet werden, welche in der anodenseitigen Oberfläche ausgebildet sind. Offenbar hat dieser MCT einen Emitter-Kurzschlußab­ schnitt, der in der anodenseitigen Oberfläche gebildet ist, ohne die Emitter-Injektionswirksamkeit zu vermin­ dern.

Andere Ausführungsbeispiele der Erfindung werden im folgenden beschrieben, welche eine hohe Abschaltwirksam­ keit und eine hohe Einschaltwirksamkeit aufgrund der Verwendung streifenförmiger vergrabener Gateelektroden, die in kurzen Intervallen angeordnet sind, und ebenfalls aufgrund der Verwendung von Emitterschichten und Basis­ schichten, die spezifische Fremdstoffkonzentrationen aufweisen und abwechselnd unter bzw. zwischen den Gate­ elektroden vorgesehen sind, haben. Die isolierten Gate­ elektroden, die in einem Körper gebildet sind, können verschiedene Schwellenwertspannungen wie bei den oben beschriebenen Ausführungsbeispielen aufweisen.

Fig. 158 zeigt einen MCT mit derartigen streifenförmigen vergrabenen Gateelektroden 207, die in einer p-Typ-Basis­ schicht 202 gebildet sind. Diese Elektroden 207 sind Abschaltelektroden. Eine n-Typ-Emitterschicht 203 ist zwischen jedem anderen Paar von Gateelektroden 207 ausgeführt. Eine Kathode 205 ist vorgesehen und kontak­ tiert die p-Typ-Basisschicht 202 sowie die n-Typ-Emitter­ schicht 203. Der MCT hat ebenfalls Einschalt-Gateelek­ troden, obwohl diese Gates in Fig. 158 nicht gezeigt sind.

Der Spalt zwischen jeden zwei benachbarten vergrabenen Gateelektroden 207 beträgt 10 mµ oder weniger. Die p-Typ-Basisschicht 202 hat eine Fremdstoffkonzentration von 10¹⁷/cm³ oder weniger mit Ausnahme der Teile, die die Kathodenelektroden 205 kontaktieren. Vorzugsweise er­ streckt sich jede Gateelektrode 207 tiefer als der Spalt von 10 µm oder weniger.

Mit dem in Fig. 158 gezeigten MCT ist es möglich, stark den Widerstandswert derjenigen Teile der p-Typ-Basis­ schicht 202 zu steuern, die unter den vergrabenen Gatee­ lektroden 207 zwischenliegen, indem eine Spannung an die vergrabenen Gateelektroden 207 angelegt wird. Als Ergeb­ nis hat der MCT eine hohe Abschaltwirksamkeit und eine hohe Einschaltwirksamkeit. Anhand der Fig. 159 und 160 wird erläutert werden, wie dieser Widerstandswert stark gesteuert wird.

Wenn, wie aus der Fig. 159 hervorgeht, eine positive Spannung an die Gateelektroden 207 angelegt wird, um den MCT einzuschalten, werden Inversionsschichten in der p-Typ-Basisschicht 202 gebildet und erstrecken sich entlang der Gateelektroden 207. Elektronen werden in diesen Inversionsschichten gesammelt. Diejenigen Teile der p-Typ-Basisschicht 202, die unter den Elektroden 207 dazwischenliegen, um so einen hohen Widerstandswert zu haben, machen es für Löcher schwierig, sich von einer p-Typ-Emitterschicht 211 zu einer Kathode 205 durch die p-Typ-Basisschicht 202 zu bewegen. Somit nimmt die Wirksamkeit des Emitter-Kurzschlußabschnittes auf eine Hälfte ab, wohingegen die Wirksamkeit des Injizierens von Elektronen aus der n-Typ-Emitterschicht anwächst.

Wenn eine negative Spannung an die Gateelektroden 207 angelegt wird, um den MCT abzuschalten, werden Löcher- Sammelschichten gebildet, welche sich entlang der Gateelektroden 207 erstrecken, wie dies in Fig. 160 gezeigt ist. Der Widerstandswert jedes dieser Teile der p-Typ-Basisschicht 202, die unter den Elektroden 207 zwischenliegen, nimmt ab, wodurch Löcher rasch von der n^--Typ-Basisschicht 201 zur Kathode 205 durch die p-Typ- Basisschicht 202 freigegeben werden. Gleichzeitig werden Löcher-Sammelschichten auch in der n-Typ-Emitterschicht 203 gebildet, um so eine Injektion von Elektroden aus der n-Typ-Emitterschicht 203 zu unterdrücken. Damit wird der MCT mit hoher Geschwindigkeit abgeschaltet.

Fig. 161 zeigt eine Abwandlung des in Fig. 158 darge­ stellten MCT, wobei vergrabene isolierte Gates 215 vorgesehen sind, die in der anodenseitigen Oberfläche ausgebildet sind. Das heißt, eine n-Typ-Pufferschicht 210 ist auf der unteren Oberfläche n^--Typ-Basisschicht 201 ausgebildet. Gräben streifenförmiger Gestalt sind in der unteren Oberfläche der n-Typ-Pufferschicht 210 ausgeführt und in kurzem Abstand vorgesehen. Isolierte Gateelekt­ roden 215 sind in diesen Gräben angeordnet. Eine p-Typ- Emitterschicht 211 liegt zwischen jedem anderen Paar der Gateelektroden 215. Eine Anode 212 ist vorhanden, welche die p-Typ-Emitterschicht 211 und diejenigen Teile der n-Typ-Pufferschicht 210 kontaktiert, die unter den Gateelektroden 215 zwischenliegen.

Der abgewandelte MCT von Fig. 161 ist in zwei Gesichts­ punkten vorteilhaft. Erstens können Ladungsträger mit hoher Rate von der Anode 212 injiziert werden, wenn der MCT eingeschaltet ist. Zweitens wird der Emitter wirksam in der anodenseitigen Oberfläche kurzgeschlossen, wenn der MCT abgeschaltet ist.

Fig. 162 zeigt eine Abwandlung des in Fig. 161 darge­ stellten MCT. Dieser abgewandelte MCT hat Einschalt- Gateelektroden 207a in der kathodenseitigen Oberfläche und Einschalt-Gateelektroden 215a in der anodenseitigen Oberfläche zusätzlich zu Abschalt-Elektroden 207b und 215b, die identische zu denjenigen sind, welche in den MCT von Fig. 161 eingebaut sind. Einschalt-Gateelektroden 207a erstrecken sich durch die p-Typ-Basisschicht 202 in die n^--Typ-Basisschicht 201. N-Typ-Sourceschichten 230 sind in denjenigen Oberflächenteilen der Basisschicht 202 gebildet, die sich entlang der isolierten Gateelektrode 207a erstrecken. Diese n-Typ-Sourceschichten 230 arbeiten als Einschaltkanäle. Die Einschalt-Gateelektroden 215a erstrecken sich durch die n-Typ-Pufferschicht 210 in die n^--Typ-Basisschicht 201. P-Typ-Sourceschichten 235 sind in denjenigen Oberflächenteilen der Pufferschicht 210 gebildet, die sich entlang der isolierten Gateelektrode 215a erstrecken. Diese p-Typ-Sourceschichten 235 arbeiten als Einschaltkanäle.

Fig. 163 zeigt einen MCT, der grundsätzlich gleich aufgebaut ist wie der MCT von Fig. 158 und sich von diesem nur dadurch unterscheidet, daß er eine Ebene bzw. planare Einschalt-Isolier-Gateelektrode aufweist. Wie aus Fig. 163 zu ersehen ist, ist eine n-Typ-Source­ schicht 230 in dem Randteil einer p-Typ-Basisschicht 202 gebildet, welche auf einer n^--Typ-Basisschicht 210 vorgesehen ist. Diese Schicht 230 wird zu der n-Typ-Emit­ terschicht 203 kurzgeschlossen werden, die in demjenigen Teil der Schicht 202 gebildet ist, der zwischen jedem anderen Paar von isolierten Gateelektroden 207b liegt. Eine Einschalt-Isolier-Gateelektrode 207a ist über demjenigen Teil der p-Typ-Basisschicht 202 gebildet, der zwischen n^--Typ-Basisschicht 201 und der n-Typ-Source­ schicht 230 liegt.

Fig. 164 zeigt eine andere Abwandlung des in der Fig. 158 dargestellten MCT, welche sich in zwei Gesichtspunkten auszeichnet. Erstens sind p^--Typ-Kanalschichten 231 unter bzw. zwischen den isolierten Gateelektroden 207 gebildet, welche in der Oberfläche einer p-Typ-Basisschicht 202 vorgesehen sind. Zweitens sind n-Typ-Emitterschichten 203 und p⁺-Typ-Schichten 232 abwechselnd unter den Elektroden 207 gebildet und auf den p^--Typ-Kanalschichten 231 gelegen. Die p^--Typ-Kanalschichten 231 haben eine Fremd­ stoffkonzentration von 10¹⁵/cm³ oder weniger.

Dieser MCT ist gegenüber dem MCT von Fig. 158 in zwei Gesichtspunkten vorteilhaft. Erstens wird die Injektion von Löchern aus der p-Typ-Basisschicht zur Kathode wirksamer unterdrückt, und Elektronen werden aus dem n-Typ-Emitter mit hoher Wirksamkeit injiziert, wenn der MCT eingeschaltet wird. Zweitens werden Löcher mit hoher Wirksamkeit freigegeben, und die Injektion von Elektronen aus der Emitterschicht ist wirksamer unterdrückt, wenn der MCT abgeschaltet wird.

Fig. 165 zeigt eine Abwandlung des in der Fig. 161 dargestellten MCT mit vergrabenen isolierten Gateelekt­ roden, die in der kathodenseitigen Oberfläche und der anodenseitigen Oberfläche gebildet sind, und Kanalschich­ ten von hohem Widerstand in beiden Seiten. Wie aus der Fig. 165 zu ersehen ist, hat dieser MCT die gleiche kathodenseitige Struktur der MCT von Fig. 164. In der anodenseitigen Oberfläche liegen Hochfremd­ stoff-n^--Typ-Kanalschichten 233 unter isolierten Gateele­ ktroden 215, und p-Typ-Emitterschichten 211 sowie n⁺-Typ-Schichten 234 sind auf den n^--Typ-Kanalschichten 233 gebildet und abwechselnd angeordnet. Der in Fig. 165 gezeigte MCT hat nicht nur eine hohe Einschaltwirksamkeit sondern auch eine große Abschaltwirksamkeit.

Fig. 166 zeigt einen MCT, der eine Kombination der MCTs von Fig. 162 und 165 ist.

Fig. 167 zeigt einen Transistor mit vergrabenen isolier­ ten Gateelektroden. Dieses Ausführungsbeispiel ist identisch zu dem MCT von Fig. 164 mit der Ausnahme, daß eine p^--Typ-Basisschicht 237 anstelle der n^-Typ-Basis­ schicht 201 verwendet wird und eine n⁺-Typ-Drainschicht 238 anstelle der p-Typ-Emitterschichten 211 vorgesehen ist. Obwohl die n^--Typ-Basisschicht 201 ohne Abwandlung verwendet wird, arbeitet die in Fig. 167 gezeigte Vor­ richtung als ein Transistor.

Fig. 168 zeigt einen SI-Thyristor (SI = statische Induk­ tion), wobei vergrabene isolierte Gateelektroden 207 in einer n^--Typ-Basisschicht 210 ausgebildet sind und n⁺-Typ-Emitterschichten 203 sowie p⁺-Typ-Basisschichten 202 unter den Gateelektroden 207 vorgesehen und abwech­ selnd angeordnet sind.

Fig. 169 zeigt eine Abwandlung des in der Fig. 168 dargestellten SI-Thyristors, welche zusätzliche vergrabe­ ne isolierte Gateelektroden 215 aufweist, die in der anodenseitigen Oberfläche gebildet sind und sich durch eine p-Typ-Emitterschicht 211 in eine n^--Typ-Basisschicht 201 erstrecken.

Fig. 170 zeigt einen anderen MCT gemäß der Erfindung, wobei vergrabene isolierte Gateelektroden sich durch eine p-Typ-Basisschicht 202 in eine n^--Typ-Basisschicht 201 erstrecken. N-Typ-Emitterschichten 203 und p⁺-Typ-Basis­ schichten 232 sind unter den Gateelektroden 207 und auf der p-Typ-Basisschicht 202 gebildet und abwechselnd angeordnet.

Die Ausführungsbeispiele der Fig. 166 bis 170 können eine hohe Abschaltwirksamkeit haben, welche nicht auf Kosten von ihrer guten Einschalt-Kennlinien bzw. Chara­ kteristiken geht.

Fig. 171 zeigt eine MCT mit einer Anordnung von paralle­ len Abschalt-Isolier-Gateelektroden und zwei Einschalt- Isolier-Gateelektroden, welche jeweils auf gegenüberlie­ genden Seiten der Anordnung liegen. Die Fig. 172, 173, 174 und 175 sind jeweils Schnitte entlang der Linie A-A', der Linie B-B', der Linie C-C' bzw. der Linie D-D'.

Wie in der Fig. 171 gezeigt ist, hat dieser MCT streifen­ förmige isolierte Gateelektroden, die parallel und in kurzen Intervallen angeordnet sind. Die Abschalt-Gateele­ ktroden 207b sind in einer p-Typ-Basisschicht 202 gebil­ det, wie dies in Fig. 172 gezeigt ist.

P^--Typ-Kanalschichten 231 sind unter diesen Gateelekt­ roden 207b ausgeführt. N-Typ-Emitterschichten 203 und p⁺-Typ-Basisschichten 232 sind jeweils auf den p-Typ-Ka­ nalschichten 231 ausgebildet und abwechselnd angeordnet. Der MCT umfaßt außerdem zwei Einschalt-Isolier-Gateelekt­ roden 207a, die in der p-Typ-Basisschicht 202 gebildet sind, jeweils nahe der ganz links bzw. ganz rechts liegenden Elektrode 207b angeordnet sind und sich in ein n^--Typ-Basisschicht 201 erstrecken. Wie aus der Fig. 174 zu ersehen ist, liegen die Einschalt-Gateelektroden 207a und die Abschalt-Gateelektroden 207b an beiden Enden auf den entgegengesetzten Seiten des Körpers frei. Eine Kathode 205 ist auf der gesamten oberen Oberseite der Struktur gebildet. Wie aus der Fig. 173 zu ersehen ist, kontaktiert die Kathode 205 n-Typ-Emitterschichten 203, die unter den vergrabenen isolierten Gateelektroden 207b zwischenliegen. Weiterhin kontaktiert die Kathode 205 die n⁺-Typ-Basisschichten 232, wie dies in Fig. 175 gezeigt ist.

Fig. 176 zeigt den Aufbau eines erfindungsgemäßen Iso­ lierschicht-Thyristors, und die Fig. 177, 178, 179 und 180 sind Schnitte jeweils entlang einer Linie A-A', einer Linie B-B', einer Linie C-C' bzw. einer Linie D-D' in Fig. 176.

Wie aus der Fig. 177 zu ersehen ist, ist eine n-Typ-Puf­ ferschicht 302 auf einer Hauptfläche einer n-Typ-Basis­ schicht 301 gebildet, und eine p-Typ-Emitterschicht 303 ist auf der n-Typ-Pufferschicht 302 angeordnet. Eine p-Typ-Basisschicht 304 ist durch Fremdstoffdiffusion in die andere Hauptfläche der n-Typ-Basisschicht 301 er­ zeugt.

Streifenförmige Gräben 305 sind in der p-Typ-Basisschicht 304 gebildet und voneinander in regelmäßigen Intervallen beabstandet. Eine Gate-Isolierfilm 306 ist in den Ober­ flächen jedes Grabens vorgesehen, und eine Gateelektrode 307 ist in jedem Graben 305 angeordnet. Eine n-Typ-Ab­ schalt-Kanalschicht 308 ist in dem Spalt zwischen den Gateelektroden 307 jedes anderen Paares gebildet. Eine p-Typ-Drainschicht 309 ist auf der Abschalt-Kanalschicht 308 gebildet. Vertikale p-Kanal-MOS-Transistoren sind dadurch erzeugt, wobei die Gateelektrode 307 die Seiten der n-Typ-Abschalt-Kanalschicht 308 steuert. Eine n-Typ- Emitterschicht 310, die tiefer ist als die n-Typ-Ab­ schalt-Kanalschichten 308, ist in dem Spalt zwischen den Gateelektroden 307 jedes anderen Paares gebildet.

Einschaltkanäle liegen an einem Rand bzw. einer Kante der n-Typ-Basisschicht 304. Das heißt, eine n-Typ-Sourceschi­ cht 311 ist in demjenigen Teil der p-Typ-Basisschicht 304 gebildet, der in einem vorbestimmten Abstand von deren Rand bzw. Kante ist, wie dies in Fig. 177 gezeigt ist. Ein Gate-Isolierfilm 312 ist auf demjenigen Teil der Basisschicht 304 gebildet, der zwischen der n-Typ-Basis­ schicht 301 und der n-Typ-Sourceschicht 311 liegt, und eine Gateelektrode 307 ist auf diesem Isolierfilm 312 ausgeführt. Die Gateelektrode 307 ist einheitlich mit der vergrabenen Gateelektrode 307. Die Schichten 301, 304, die Elektrode 307, die Schicht 311 und der Film 312 bilden einen n-Kanal-IGBT.

Eine Kathode 313, d. h. die Hauptelektrode, ist vorgesehen und kontaktiert die n-Typ-Emitterschichten 310, die p-Typ-Drainschichten 309 und die n-Typ-Sourceschicht 311. Eine Anode 324, d. h. die zweite Hauptelektrode, ist auf der p-Typ-Emitterschicht 303 gebildet.

Die n-Typ-Basisschicht 301 ist aus einer n-Typ-Scheibe hergestellt, welche eine Dicke von 450 µm hat. Die Pufferschicht 302 hat eine Dicke von 15 µm, und die p-Typ-Basisschicht 304 weist eine Dicke von 15 µm auf. Die Gräben 305, die in der Schicht 304 ausgeführt sind, sind 1 µm breit und 2 µm tief und derart beabstandet, daß ein Spalt von 1 µm unter ihnen gebildet wird. Der Gate- Isolierfilm 306 ist durch thermische Oxydation herge­ stellt und weist eine Dicke von 0,1 µm auf. Die n-Typ-Ab­ schalt-Kanalschichten 308, die jeweils eine p-Typ-Drain­ schicht 309 an ihrer Oberseite haben, weisen eine Kanal­ länge von 0,5 µm auf. Die n-Typ-Emitterschichten 310 und die p-Typ-Emitterschicht 303 sind durch Fremdstoffdiffu­ sion erzeugt und haben eine Dicke von etwa 2 µm.

Um den Isolierschicht-Thyristor in Fig. 177 einzuschal­ ten, liegt eine bezüglich der Kathode 313 positive Spannung an den Gateelektroden 307. Der in dem Rand der p-Typ-Basisschicht 304 gebildete Einschaltkanal wird dadurch eingeschaltet, wodurch Elektronen aus der n-Typ- Sourceschicht 311 in die n-Typ-Basisschicht 301 injiziert werden. Als Ergebnis wird der Isolierschicht-Thyristor durch den IGBT-Betrieb eingeschaltet. Zum Abschalten des Thyristors liegt eine negative Spannung an den Gateelek­ troden 307. Beide Seiten jeder n-Typ-Abschalt-Kanalschicht 308 sind invertiert, wodurch der p-Kanal-MOS-Transistor arbeitet, wobei die Ladungsträger aus der p-Typ-Basis­ schicht 304 zu der Kathode 313 durch die p-Typ-Drainschi­ cht 309 freigegeben werden. Als Ergebnis wird der Iso­ lierschicht-Thyristor abgeschaltet.

Der Thyristor von Fig. 177 hat Einheitszellen mit einer Größe oder Abmessung von 4 µm. (Der vergrabene Gate­ abschnitt, eine p-Typ-Drainschicht, ein anderer vergra­ bener Gateabschnitt und eine n-Typ-Emitterschicht, die jede Einheitszelle bilden, haben die gleiche Breite oder Weite von 1 µm.) Trotz dieser kleinen Einheitszelle hat der Thyristor eine Hochstrom-Abschaltwirksamkeit. Zusätz­ lich weist der Thyristor eine hohe Emitter-Injektions­ wirksamkeit auf und kann daher eine gewünschte Thyristor­ operation durchführen, da die n-Typ-Emitterschichten 310 auf der entgegengesetzten Seite der Gräben 305 bezüglich der Abschalt-Kanalschichten 308 angeordnet und so tief wie die Gräben 305 sind. Überdies liegen die n-Typ-Emit­ terschichten 310 in dem Spalt zwischen den isolierten Gateelektroden 307 jedes anderen Paares und sind mit den Gateelektroden 307 selbstjustiert. Die p-Typ-Drainschicht 309 ist ebenfalls selbstjustiert mit der Gateelektrode 307. Damit sind die Einheitszellen korrekt angeordnet, obwohl sie klein sind.

Fig. 181 zeigt den Aufbau eines Isolier­ schicht-Thyristors, und die Fig. 182, 183 und 184 sind jeweils Schnitte entlang einer Linie A-A', einer Linie B-B' bzw. einer Linie C-C' in Fig. 181. Die gleichen Bauteile wie diejenigen des in den Fig. 181 bis 184 gezeigten Thyristors sind mit den gleichen Bezugszeichen in den Fig. 176 bis 180 versehen und werden nicht näher beschrieben.

Wie aus der Fig. 182 hervorgeht, erstrecken sich Gräben 305 abwärts durch eine p-Typ-Basisschicht 304 in eine n-Typ-Basisschicht 301. Sie sind voneinander in regelmä­ ßigen Intervallen beabstandet. Die p-Typ-Basisschicht 304 hat eine Dicke von etwa 3 µm, und die Gräben 305 weisen eine Tiefe von etwa 6 µm auf. Wie bei dem Thyristor der Fig. 181 bis 184 ist ein Gate-Isolierfilm 306 in den Oberflächen jedes Grabens 305 gebildet, und eine Gate­ elektrode 307 ist auf dem Gate-Isolierfilm 306 ausge­ führt. Der Spalt zwischen beliebigen zwei benachbarten Gräben 305 ist breiter als bei dem in den Fig. 176 bis 180 dargestellten Thyristor und beträgt beispielsweise 3 µm. Eine n-Typ-Abschalt-Kanalschicht 308 ist zwischen den Gräben 305 jedes Paares gebildet, und eine p-Typ-Drain­ schicht 309 ist auf der n-Typ-Abschalt-Kanalschicht 308 gebildet. Eine n-Typ-Emitterschicht 310 ist vorgesehen und erstreckt sich durch die Schichten 309 und 308, die beide zwischen beliebigen zwei benachbarten isolierten Gateelektroden 307 liegen, in die p-Typ-Basisschicht 304. Damit liegen die Schichten 310 unter den Gateelektroden 307. Die n-Typ-Emitterschichten 310 erstrecken sich tiefer als die n-Typ-Abschalt-Kanalschichten 308 wie bei dem Thyristor der Fig. 176 bis 180.

In dem Thyristor der Fig. 181 bis 184 arbeiten beiden Seiten jeder p-Typ-Basisschicht 304, die zwischen den isolierten Gateelektroden 307 jedes Paares liegen, als Einschaltkanäle. Mit anderen Worten, jede Gateelektrode 307 dient zum Einschalten und Abschalten des Thyristors, und ein Abschalt-p-Kanal-MOS-Transistor sowie ein Ein­ schalt-n-Kanal-MOS-Transistor sind aufeinander erzeugt.

Um den Isolierschicht-Thyristor der Fig. 181 bis 184 einzuschalten, liegt eine positive Spannung an den Gateelektroden 307. N-Typ-Kanäle werden dadurch in den Seiten der p-Typ-Basisschichten 304 erzeugt, wodurch der Thyristor eingeschaltet wird. Zu dieser Zeit werden Elektronen aus den n-Typ-Emitterschichten 310 in die n-Typ-Basisschicht 301 durch die n-Typ-Abschalt-Kanal­ schichten 308 injiziert. Wenn eine negative Spannung an den Gateelektroden 307 anliegt, wird der Thyristor in genau der gleichen Weise wie der in den Fig. 176 bis 180 dargestellte Thyristor abgeschaltet. Offenbar wird mit diesem Thyristor der gleiche Vorteil wie mit dem Thyri­ stor der Fig. 176 bis 180 erzielt.

Fig. 185 zeigt einen anderen Thyristor, welcher isolierte Gateelektroden in der kathoden­ seitigen Oberfläche und der anodenseitigen Oberfläche hat. Wie aus der Fig. 185 zu ersehen ist, ist dieser Thyristor gewissermaßen eine Kombination der in den Fig. 176 und 181 dargestellten Thyristoren. Das heißt, Gräben 305 werden in einer p-Typ-Basisschicht 304 in der glei­ chen Weise wie bei dem Thyristor von Fig. 176 erzeugt. Ein Gate-Isolierfilm 306 wird in den Oberflächen jedes Grabens 305 gebildet, und eine Gateelektrode 307 ist in dem Graben 305 erzeugt. N-Typ-Abschalt-Kanalschichten 308 und p-Typ-Drainschichten 309 sowie eine n-Typ-Emitter­ schicht 310 sind zwischen den Elektroden 307 in genau der gleichen Weise wie bei dem Thyristor von Fig. 181 gebil­ det.

Eine n-Typ-Sourceschicht 311 ist in einem Randteil der p-Typ-Basisschicht 304 gebildet, welche ihrerseits in einer n-Typ-Basisschicht 301 ausgeführt ist. Derjenige Oberflächenteil der Basisschicht 304, der zwischen der Sourceschicht 311 und der n-Typ-Basisschicht 301 liegt, arbeitet als ein Einschalt-Kanalbereich. Eine isolierte Gateelektrode 307 ist auf dem Einschalt-Kanalbereich gebildet.

Eine Niederfremdstoff-p-Typ-Oberseiten- bzw. -Resurf- Schicht 321 ist in der n-Typ-Basisschicht 301 ausge­ führt. Wie in der Fig. 185 gezeigt ist, kontaktiert diese Schicht 321 den anderen Rand der p-Typ-Basisschicht 304. Eine Hochfremdstoff-n-Typ-Schicht 322 ist in der n-Typ- Basisschicht 301 gebildet und liegt in einem vorbestimm­ ten Abstand von der Schicht 321. Ein Isolierfilm 323 ist auf der p-Typ-Resurf-Schicht 321, der n-Typ-Basisschicht 301 und der n-Typ-Schicht 322 vorgesehen. Ein Hochwider­ standsfilm 324, der beispielsweise durch bzw. aus SIPOS hergestellt ist, bedeckt den Isolierfilm 323 und verbin­ det die p-Typ-Basisschicht 304 mit der n-Typ-Schicht 322. Eine Elektrode 325 ist auf der n-Typ-Schicht 322 gebildet und kontaktiert den Hochwiderstandsfilm 324.

In der anodenseitigen Oberfläche ist eine p-Typ-Emitter­ schicht 326 ausgeführt. Gräben 327 sind in der p-Typ- Schicht 326 erzeugt. Ein Gate-Isolierfilm 328 ist auf den Oberflächen jedes Grabens 327 gebildet, und eine Gate­ elektrode 329 ist in dem Graben 327 erzeugt. N-Typ-Kanal­ schichten 330 sind unter den isolierten Gateelektroden 239 ausgeführt. Zwei p-Typ-Schichten 331 sind auf jeder n-Typ-Schicht 330 gebildet. Diese p-Typ-Schichten 331 sind voneinander beabstandet und kontaktieren die entge­ gengesetzten Seiten von zwei benachbarten Gräben 327. Eine n-Typ-Schicht 332 ist auf jeder n-Typ-Schicht 330 gebildet und liegt zwischen den p-Typ-Schichten 331.

Eine Niederfremdstoff-p-Typ-Resurf-Schicht 333 ist in der n-Typ-Basisschicht 301 gebildet. Diese Schicht 333 kontaktiert einen Rand der p-Typ-Emitterschicht 326. Eine Hochfremdstoff-n-Typ-Schicht 334 ist in dem Randteil der n-Typ-Basisschicht 301 gebildet. Ein Isolierfilm 337 ist auf der p-Typ-Resurf-Schicht 333, der n-Typ-Basisschicht 301 und der n-Typ-Schicht 334 gebildet. Ein Hochwider­ standsfilm 336 bedeckt den Isolierfilm 337 und verbindet die p-Typ-Emitterschichten 326 mit der n-Typ-Schicht 334. Eine Elektrode 335 ist auf der n-Typ-Schicht 334 erzeugt und kontaktiert den Hochwiderstandsfilm 336.

Um den Isolierschicht-Thyristor von Fig. 185 einzuschal­ ten, liegt eine bezüglich der Anode negative Spannung an den Gateelektroden 328. P-Typ-Kanäle werden dadurch in den Seiten der n-Typ-Schichten 330 erzeugt. Der p-Typ-Ka­ nal verbindet die p-Typ-Emitterschicht 326 mit der Anode 314. Somit wirkt die p-Typ-Emitterschicht als eine Anodenschicht. Um den Thyristor abzuschalten, liegt eine Spannung, die entweder den Wert 0 hat oder positiv bezüglich der Anode 314 ist, an den Gateelektroden 328, wodurch die p-Typ-Emitterschicht 326 elektrisch von der Anode 314 getrennt wird.

Der in der Fig. 185 gezeigte Thyristor erzielt den gleichen Vorteil wie die anhand der Fig. 176 und 181 beschriebenen Thyristoren.

Die Fig. 186 zeigt einen anderen Isolierschicht-Thyristor, und die Fig. 187 sowie 188 sind Schnitte entlang einer Linie A-A' bzw. einer Linie B-B' in Fig. 186. Dieser Thyristor zeichnet sich unter zwei Gesichtspunkten aus. Zunächst sind Gräben 305 gebildet, welche sich in eine n-Typ-Basisschicht 301 erstrecken. Diese Gräben 305 sind in Spalten angeordnet, wie dies in Fig. 186 gezeigt ist, und die Gräben 305, die jeweils eine Spalte bilden, sind miteinander zusammenhängend, um so streifenförmige p-Typ-Schichten 304 zu definieren. Zweitens sind Gate-Isolierfilme 306 in den Oberflächen jedes Grabens 305 gebildet, und eine Gateelektrode 307 ist in dem Graben 305 vorgesehen.

Wie aus der Fig. 188 zu ersehen ist, ist eine n-Typ- Abschalt-Kanalschicht 308 in jeder streifenförmigen p-Typ-Basisschicht 304 erzeugt. P-Typ-Drainschichten 309 und n-Typ-Emitterschichten 310 sind abwechselnd in der horizontalen Richtung angeordnet. Die p-Typ-Drain­ schichten 309 sind in der Oberfläche n-Typ-Abschalt- Kanalschicht 308 erzeugt. Die n-Typ-Emitterschichten 310 sind durch Fremdstoffdiffusion gebildet und erstrecken sich tiefer als die n-Typ-Abschalt-Kanalschicht 308.

Bei dem Thyristor der Fig. 186 bis 188 dienen die Seiten jeder p-Typ-Basisschicht 304, die unter dem n-Typ-Emitter 310 liegen, welcher sich entlang der Gateelektroden 307 erstreckt, als Einschaltkanäle. Die Seiten jeder n-Typ- Abschalt-Kanalschicht 308, die unter der p-Typ-Drain­ schicht 309 liegt, welche sich entlang der Gateelektroden 307 erstreckt, dienen als Abschaltkanäle. Somit arbeiten bei dem Thyristor von Fig. 181 die Gateelektroden 307 beim Einschalten des Thyristors und beim Abschalten des Thyristors.

Wenn eine positive Spannung an den isolierten Gateelek­ troden 307 liegt, werden n-Kanäle in den p-Typ-Basis­ schichten 304 erzeugt. Diese n-Kanäle erstrecken sich entlang den Gateelektroden 307. Der Thyristor ist daher eingeschaltet. Wenn eine negative Spannung an den Gate­ elektroden 307 liegt, wird ein p-Kanal in den n-Typ-Ab­ schalt-Kanalschichten 308 erzeugt. Diese p-Kanäle er­ strecken sich entlang den Gateelektroden 307. Damit wird der Thyristor abgeschaltet.

Der in den Fig. 186 bis 188 gezeigte Thyristor hat den gleichen Vorteil wie der anhand der Fig. 176 bis 181 beschriebene Thyristor. Um eine hohe Durchbruchspannung durch die vergrabenen Gateelektroden aufrechtzuerhalten, können zusätzlich die p-Typ-Basisschichten 304 Schichten solche mit einer niedrigen Fremdstoffkonzentration sein. Wenn die p-Typ-Basisschichten 304 eine so niedrige Spitzen-Fremdstoffkonzentration von 1 × 10/¹⁶ cm³ aufwei­ sen, dann sollten die n-Typ-Abschalt-Kanalschichten 308 eine Spitzen-Fremdstoffkonzentration von etwa 1 × 10¹⁷/cm³ besitzen. Als Ergebnis kann die Schwellenwertspannung zum Erzeugen von p-Typ-Kanälen in den Abschalt- Kanalschichten 308 auf einen niedrigen Wert von etwa 5 V eingestellt werden. Mit anderen Worten, der Thyristor kann mit einer niedrigen Gatespannung abgeschaltet werden.

Fig. 189 zeigt einen anderen Aufbau des Isolierschicht-Thyristors, und die Fig. 190 und 191 sind Schnitte entlang einer Linie A-A' bzw. B-B' in Fig. 189.

Dieser Thyristor unterscheidet sich von dem in Fig. 186 gezeigten Thyristor lediglich dadurch, daß er keine Bauteile hat, die den p-Typ-Basisschichten 304 gleichwer­ tig sind. Mit anderen Worten, der Thyristor ist ein SI-Thyristor. Mit diesem Thyristor ist es für die vergra­ benen Gateelektroden 307 möglich, das gesamte Potential der n-Typ-Basisschichten 301, die unter den Elektroden 307 liegen, zu steuern, wenn nur die Schichten 301 eine geeignete Fremdstoffkonzentration und eine gewünschte Breite haben. (Die Breite der n-Typ-Basisschichten 301 ist, wie in Fig. 190 gezeigt ist, durch den Spalt bzw. Abstand der Gräben 305 bestimmt.)

Wenn eine positive Spannung an den Gateelektroden 307 liegt, um so das Potential jeder n-Typ-Basisschicht 301 zu erhöhen, die zwischen den isolierten Gateelektroden 307 vorgesehen ist, werden Elektronen aus den n-Typ-Emit­ terschichten 310 injiziert. Als Ergebnis wird der Thyri­ stor eingeschaltet. Wenn eine negative Spannung an den Gateelektroden 307 liegt, entwickeln sich p-Typ-Kanäle, die sich entlang den isolierten Gateelektroden 307 erstrecken, in n-Typ-Abschalt-Kanalschichten 308. La­ dungsträger werden dadurch aus den n-Typ-Basisschichten 301 durch die p-Typ-Drainschichten 309 zu einer Kathode 313 freigegeben. Damit wird der Thyristor abgeschaltet.

Fig. 192 zeigt einen weiteren Aufbau des Isolierschicht-Thyristors, und die Fig. 193 und 194 sind Schnitte entlang einer Linie A-A' bzw. einer Linie B-B' in Fig. 192. Dies ist ein Thyristor, der durch leichtes Abwandeln des in Fig. 186 dargestellten Ausfüh­ rungsbeispiels aufgebaut ist. Insbesondere sind Gräben 305 voneinander beabstandet und durch eine tiefe p-Typ- Basisschicht 304a umgeben. N-Typ-Abschalt-Kanalschichten 308, p-Typ-Drainschichten 309 und eine n-Typ-Emitter­ schicht 310, die alle in denjenigen Teilen einer n-Typ- Basisschicht 301 ausgebildet sind, welche durch die Gräben 305 geteilt sind, liegen in der gleichen Weise vor wie bei dem Thyristor von Fig. 186 und haben die gleichen Tiefen wie die darin enthaltenen Teile.

Fig. 195 zeigt den Aufbau des Isolier­ schicht-Thyristors, und die Fig. 196 und 197 sind jeweils Schnitte entlang einer Linie A-A' und einer Linie B-B' in Fig. 195. Dieser Thyristor ist durch Abwandeln des Ausführungsbeispiels von Fig. 189 in der gleichen Weise aufgebaut, wie das Ausführungsbeispiel von Fig. 186 in den Thyristor abgewandelt ist, welcher in Fig. 192 gezeigt ist.

Die in den Fig. 189, 192 und 195 dargestellten Thyristo­ ren ermöglichen den gleichen Vorteil wie die anhand der Fig. 176 und 181 beschriebenen Thyristoren.

Fig. 198 zeigt einen anderen Aufbau des Isolierschicht-Thyristors und die Fig. 199, 200 und 201 sind jeweils Schnitte entlang einer Linie A-A', einer Linie B-B' und einer Linie C-C' in Fig. 198. Dies ist ein Thyristor, der erhalten ist, indem das Ausführungsbei­ spiel der Fig. 181 bis 184 abgewandelt wird, oder indem die vergrabenen Gateelektroden weniger tief als die p-Typ-Basisschicht 304 gemacht werden.

Fig. 202 zeigt einen Thyristor, der durch Vereinfachen der anodenseitigen Struktur des in der Fig. 185 darge­ stellten Thyristors erhalten ist und bei dem in der anodenseitigen Oberfläche vergrabene Gateelektroden von dem Typ gebildet sind, welcher in der kathodenseitigen Oberfläche des in der Fig. 185 gezeigten Thyristors vorhanden ist. Das heißt, isolierte Gateelektroden der in der Fig. 185 gezeigten Art sind in einer n-Typ-Puffer­ schicht 302 erzeugt. P-Typ-Kanalschichten 340 sind unter diesen Gateelektroden 324 vorgesehen, und n⁺-Typ-Sour­ ceschichten 341 sind in den Oberflächen der p-Typ-Kanal­ schichten 340 gebildet. Weiterhin sind p⁺-Typ-Emitterschichten 342 vorgesehen, deren jede sich durch die Schichten 341 und 340 in die n-Typ-Puffer­ schicht 302 erstreckt.

Der in den Fig. 198 bis 201 gezeigte Thyristor und der in der Fig. 202 dargestellte Thyristor erlauben die Erzielung des gleichen Vorteiles wie die anhand der Fig. 176 und 181 beschriebenen Thyristoren.

Fig. 203 ist eine perspektivische Darstellung, die den Hauptteil eines Abschalt-Thyristors zeigt, und Fig. 204 ist eine Draufsicht, welche den Aufbau der Kathoden-Elektroden erläutert.

Wie aus der Fig. 203 hervorgeht, bilden eine p-Typ-Emit­ terschicht 401, eine n-Typ-Pufferschicht 402, eine n-Typ-Basisschicht 403, eine p-Typ-Basisschicht 404 und eine n-Typ-Emitterschicht 405 eine pnpn-Struktur. Die p-Typ-Basisschicht 404 ist wie ein Streifen geformt und durch Fremdstoffdiffusion in einen ausgewählten Teil der n-Typ-Basisschicht 403 gebildet. Der n-Typ-Emitter 405 ist durch Fremdstoffdiffusion in einen gewählten Teil der p-Typ-Basisschicht 404 gebildet. Eine Hochfremdstoff-n- Typ-Schicht 406 ist in dem zentralen Teil der n-Typ-Emitterschicht 405 gebildet. Eine Kathode 407 ist auf der n-Typ-Schicht 406 vorgesehen. Ein p-Typ-Schicht 407 ist durch Fremdstoffdiffusion in die Oberfläche der n-Typ-Emitterschicht 405 erzeugt. Diese Schicht 407 umgibt bei Projektion auf eine waagerechte Ebene die Kathode 409. Die Kathode 409 kontaktiert auch die p-Typ- Schicht 407.

Ein erster Gate-Isolierfilm 410 ist auf der p-Typ-Schicht 407 der n-Typ-Emitterschicht 405, der p-Typ-Basisschicht 404 und der n-Typ-Basisschicht 403 gebildet. Eine erste Gateelektrode 411 ist auf dem ersten Gate-Isolierfilm 410 erzeugt. Derjenige Teil der p-Typ-Basisschicht 404, der zwischen der n-Typ-Emitterschicht 405 und der n-Typ-Ba­ sisschicht 403 liegt, ist ein Einschalt-Kanalbereich CH1. Derjenige Oberflächenbereich der n-Typ-Emitterschicht 405, der den Einschalt-Kanalbereich CH1 kontaktiert, ist ein Abschalt-Kanalbereich CH2. Damit arbeitet die erste Gateelektrode 411 als eine Einschaltelektrode und als eine Abschaltelektrode.

Derjenige Oberflächenbereich der n-Typ-Emitterschicht 405, der zwischen der p-Typ-Schicht 407 und der p-Typ-Ba­ sisschicht 404 liegt, ist ein anderer Kanalbereich CH3. Ein zweiter Gate-Isolierfilm 412 ist auf der p-Typ- Schicht 407, dem Kanalbereich CH3 und der p-Typ-Basis­ schicht 404 gebildet. Eine zweite Gateelektrode 413 ist auf dem zweiten Gate-Isolierfilm 412 erzeugt. Diese Elektrode 413 arbeitet lediglich als eine Abschaltelek­ trode.

Der zweite Gate-Isolierfilm 412 ist dünner als der erste Gate-Isolierfilm 410. Damit hat der Kanalbereich CH3, der unter dem Film 412 liegt, eine Schwellenwertspannung, die niedriger ist als diejenige des Kanalbereiches CH2, der unter dem ersten Gate-Isolierfilm 410 vorgesehen ist.

Eine Anode 408 ist auf der p-Typ-Emitterschicht 401 gebildet.

Wenn eine positive Spannung an die erste Gateelektrode 411 angelegt ist, wird der Einschalt-Kanalbereich CH1 invertiert. Elektronen werden dadurch aus der n-Typ-Emit­ terschicht 405 in die n-Typ-Basisschicht 403 injiziert. Als Ergebnis wird der Thyristor eingeschaltet. Wenn eine negative Spannung an der ersten Gateelektrode 411 und auch an der zweiten Gateelektrode 413 liegt, so werden beide Abschalt-Kanäle CH2 und CH3 invertiert, wodurch die p-Typ-Basisschicht 404 zur Kathode 409 kurzgeschlossen wird. Als Ergebnis wird der Thyristor abgeschaltet.

Das Ausführungsbeispiel der Fig. 203 und 204 hat zwei Abschalt-Gateelektroden, d. h. eine erste Gateelektrode 411, die auch als Einschaltelektrode arbeitet, und eine zweite Gateelektrode 413, die lediglich als eine Ab­ schaltelektrode arbeitet. Die Schwellenwertspannung des Kanalbereiches CH3 unter der zweiten Gateelektrode 413 kann unabhängig von derjenigen des Kanalbereiches CH2 eingestellt werden, welcher unter der ersten Gateelek­ trode 411 vorgesehen ist. Daher kann der Thyristor eine hohe Abschaltwirksamkeit haben. Darüberhinaus kann die Größe dig/dt über einer breiten Spanne gesteuert werden, indem lediglich die an den ersten und zweiten Gateelek­ troden 411 und 413 liegenden Spannungen verändert werden.

Fig. 205 ist ein Diagramm, das den Zeitverlauf der an den ersten und zweiten Gateelektroden 411 und 413 anliegenden negativen Spannungen VG1 und VG2 darstellt, um den in den Fig. 203 und 204 gezeigten Thyristor abzuschalten. Wie aus der Fig. 205 zu ersehen ist, wird die Spannung VG1 an die erste Gateelektrode 411 angelegt, und die zweite Spannung VG2 liegt an der zweiten Gateelektrode 413 einige Zeit später. Diese zweistufige Steuerung der Gateelektroden begünstigt eine Reduzierung des Leistungs­ verlustes bei Abschalten des Thyristors.

Einige weitere Ausführungsbeispiele werden im folgenden anhand der Fig. 206 bis 217 beschrieben, wobei einander entsprechende Bauteile mit dem gleichen Bezugszeichen wie in Fig. 203 versehen sind.

Fig. 206 zeigt einen anderen Abschaltthyristor mit isolierten Gateelektroden. Die p-Typ-Emitterschicht 401 hat eine Öffnung 421, durch die sich ein Teil der n-Typ- Pufferschicht 402 erstreckt und zur Anode 408 kurzge­ schlossen ist. Dieser Thyristor wird allgemein als "Emitter-Kurzschluß-Thyristor" bezeichnet.

Der Thyristor von Fig. 206 erzielt die gleichen Vorteile wie das anhand der Fig. 203 beschriebene Ausführungsbei­ spiel. Da weiterhin der Emitter kurzgeschlossen ist, hat dieser Thyristor eine höhere Abschaltwirksamkeit. Wenn die zweistufige Steuerung der Elektroden durchgeführt wird, ist der Leistungsverlust wie in dem Ausführungsbei­ spiel von Fig. 203 verringert.

Fig. 207 zeigt einen anderen Abschaltthyristor mit isolierten Gateelektroden. Dieser Thyristor zeichnet sich dadurch aus, daß eine p-Typ-Emitterschicht 401 in einem ausgewählten Oberflächenbereich der n-Typ-Pufferschicht 402 vorgesehen ist und ein Teil 422 der Schicht 402 freiliegt. Auch ist eine Hochfremdstoff-n-Typ-Schicht 423 in der Oberfläche der p-Typ-Emitterschicht 401 ausgebil­ det. Derjenige Oberflächenbereich der p-Typ-Emitter­ schicht 401, der zwischen der n-Typ-Schicht 423 und dem freiliegenden Teil 422 der n-Typ-Pufferschicht 402 liegt, wird als Kanalbereich CH4 verwendet. Ein Gate-Isolierfilm 424 ist auf dem Kanalbereich CH4 gebildet, und eine dritte Gateelektrode 425 ist auf diesem Isolierfilm 424 vorgesehen, um den Thyristor abzuschalten. Eine Anode 408 ist vorgesehen, welche die p-Typ-Emitterschicht 401 und die Hochfremdstoff-n-Typ-Schicht 423 kontaktiert.

Der in der Fig. 207 gezeigte Abschalt-Thyristor weist die gleichen Vorteile wie das Ausführungsbeispiel der Fig. 203 auf. Er hat eine höhere Abschaltwirksamkeit, da die Gateelektrode 425 auf der der anodenseitigen Oberfläche zusätzlich zu den ersten und zweiten Gateelektroden 411 und 413 vorgesehen ist, welche auf der kathodenseitigen Oberfläche gebildet sind.

Fig. 208 zeigt einen weiteren Abschaltthyristor. Dieser Thyristor hat einen Bereich 426 mit geringer Lebensdauer der Ladungsträger, der in der n-Typ-Basisschicht 403 gebildet ist und nahe der p-Typ-Emitterschicht 401 liegt. Dieser Bereich 426 ist entweder durch Fremdstoffdiffusion oder durch Einwir­ kung durch Strahlung erzeugt. Dieser Abschalt-Thyristor weist die gleichen Vorteile wie das Ausführungsbeispiel von Fig. 203 auf. Der Thyristor kann mit höherer Ge­ schwindigkeit als der Thyristor von Fig. 203 abgeschaltet werden. Dies beruht darauf, daß der Bereich 426 mit geringer Lebensdauer der Ladungsträger, der in der n-Typ-Basisschicht 403 gebildet ist, überschüssige Ladungsträger aus der n-Typ-Basisschicht 403 mit hoher Rate freisetzt, wenn der Thyristor abgeschaltet wird.

Fig. 209 zeigt einen Isolierschicht-Abschalt-Thyristor. Obwohl dieser Thyristor in der Grundstruktur identisch zu dem Ausführungsbeispiel von Fig. 207 ist, zeichnet er sich dadurch aus, daß die zweiten und dritten Gateelektroden 413 und 424, die auf der Kathodenseite bzw. der Anodenseite vorgesehen sind, Graben- bzw. Rillenstruktur haben. Mit anderen Worten, die Elektrode 413 steuert einen Kanalbereich CH3, der sich entlang der Seite einer Rille erstreckt, welche in der kathodenseitigen Oberfläche gebildet ist, und die Elektrode 424 steuert einen Kanalbereich CH4, der sich entlang einer Rille erstreckt, welche in der anodenseiti­ gen Oberfläche gebildet ist.

Der in der Fig. 209 gezeigte Thyristor hat die gleichen Vorteile wie der Thyristor von Fig. 203. Zusätzlich kann er mit höherer Geschwindigkeit abgeschaltet werden. Dies beruht darauf, daß die Kanalbereiche CH3 und CH4 in den relativ tiefen Teilen der n-Typ-Emitterschicht 405 bzw. der p-Typ-Emitterschicht 401 ausgebildet sind, welche vergleichsweise niedrige Fremdstoffkonzentrationen haben, und die Kanalbereiche CH3 und CH4 haben daher geringere Schwellenwertspannungen als in dem Fall, in welchem sie näher bei den Hauptflächen der Vorrichtung ausgebildet sind.

Fig. 210 zeigt einen Isolierschicht-Abschalt-Thyristor, der eine Abwandlung des in Fig. 209 dargestellten Ausfüh­ rungsbeispieles ist. Dieser Thyristor zeichnet sich dadurch aus, daß in der kathodenseitigen Oberfläche eine erste Gateelektrode 411 auf lediglich einer n-Typ-Emit­ terschicht 405 ausgebildet ist, um den Thyristor abzu­ schalten, und daß keine Gateelektroden zum Einschalten des Thyristors vorgesehen sind. Stattdessen wird ein Einschalt-Kanalbereich CH1, d. h. der obere Teil einer p-Typ-Basisschicht 404 als ein lichtgetriggerter Gateab­ schnitt 427 verwendet.

Der Thyristor von Fig. 210 hat die gleichen Vorteile wie der Thyristor von Fig. 209. Insbesondere kann er eine sehr hohe Abschaltwirksamkeit haben, da die ersten, zweiten und dritten Gateelektroden 411, 413 und 424 alle zum Abschalten des Thyristors arbeiten.

Fig. 211 zeigt einen Isolierschicht-Abschalt-Thyristor. Obwohl dieser Thyristor in der Grundstruktur ähnlich dem Ausführungsbeispiel von Fig. 206 ist, zeichnet er sich dadurch aus, daß eine anti­ parallele Diode vorgesehen ist. Wie aus der Fig. 211 zu ersehen ist, ist eine Hochfremdstoff-p-Typ-Anodenschicht 428 auf einer n-Typ-Basisschicht 403 gebildet. Diese Schicht 428 ist von einer p-Typ-Basisschicht 404 ge­ trennt, welche ebenfalls in der n-Typ-Basisschicht 403 gebildet ist. Eine Anode 429 ist vorgesehen, welche die Hochfremdstoff-p-Typ-Anodenschicht 428 kontaktiert. Eine p-Typ-Emitterschicht 401 hat eine Öffnung 421, um so einen Teile der n-Typ-Basisschicht 402 freizulegen. Damit ist dieser Teil der Schicht 402 mit einer Anode 408 verbunden, um den pn-Übergang der antiparallelen Diode zu erzeugen.

Der Abschalt-Thyristor von Fig. 211 weist die gleichen Vorteile wie das in der Fig. 206 dargestellte Ausfüh­ rungsbeispiel auf. Weiterhin begünstigt dieser Thyristor ein kompaktes System, da er eine Diode hat, was eine damit verbundene externe Schaltung vereinfacht.

Fig. 212 zeigt einen anderen Isolierschicht-Abschalt-Thy­ ristor, der grundsätzlich dem anhand der Fig. 203 beschriebenen Thyristor entspricht. In diesem Thyristor verbindet ein Widerstand 430 die ersten und zweiten Gate- bzw. Steuerelektroden 411 und 413, und die erste Gateelektrode 411 ist an eine Gate-Spannungs­ quelle angeschlossen. Der Widerstand 430, der als ein Ersatzschaltungselement gezeigt ist, kann innerhalb oder außerhalb des Abschaltthyristors vorgesehen sein.

Der Abschaltthyristor in Fig. 212 weist die gleichen Vorteile wie das Ausführungsbeispiel von Fig. 203 auf. Zusätzlich ist es möglich, Spannungen an die ersten und zweiten Gateelektroden 411 und 413 zu verschiedenen Zeiten während einer Abschaltoperation zu legen, um dadurch die Kanalbereiche CH2 und CH3 zu verschiedenen Zeiten zu steuern. Diese zweistufige Gate-Steuerung vermindert den vorliegenden Leistungsverlust, wenn der Thyristor abgeschaltet wird.

Fig. 213 ist ein Diagramm, das ein System mit einem Abschaltthyristor der in Fig. 207 gezeigten Art zeigt und insbesondere zur Erläuterung des in diesem System enthal­ tenen Thyristor-Steuerabschnittes dient. Eine Detektor­ schaltung 432 zum Erfassen des Stromes oder der Spannung einer Hauptschaltung 431 ist mit dieser Hauptschaltung 431 verbunden, die durch den Abschaltthyristor gesteuert ist. Der Ausgang der Detektorschaltung 432 liegt an einer Gate- bzw. Gatterschaltung 433, um dadurch diese zu steuern. Die Detektorschaltung 432 und die Gateschaltung 433 können getrennt von oder zusammen mit dem Abschalt­ thyristor vorgesehen sein. Weiterhin kann jedes Bauteil einheitlich mit dem Thyristor entweder teilweise oder insgesamt ausgebildet werden.

Im Betrieb speist die Gateschaltung 433 ein Aus-Steuer­ signal zu einer oder zwei der Gateelektroden 411, 413 und 424, um so das Abschalten des Thyristors zu beginnen. Dann erfaßt die Detektorschaltung 432 Änderungen im Strom oder in der Spannung an der Hauptschaltung 431. Aufgrund der so erfaßten Strom- oder Spannungsänderung speist die Gateschaltung 433 ein Aus-Steuersignal an die verbleiben­ de Gateelektrode oder -elektroden, um so diese zu steu­ ern. In diesem System sind die Zeiten der Einspeisung des Aus-Steuersignales zu den Gateelektroden automatisch durch die Änderungen im Strom oder in der Spannung festgelegt, die an der Hauptschaltung 431 liegen. Daher kann der Thyristor unter der bestmöglichen Steuerung abgeschaltet werden.

Fig. 214 zeigt eine perspektivische Darstellung mit dem Abschaltthyristor, der eine Vielzahl von Gateelektroden hat, welche ausschließlich zum Ab­ schalten des Thyristors vorgesehen sind, und Fig. 215 ist eine Draufsicht der Kathodenseite des Thyristors, welche den Aufbau der Abschalt-Gateelektroden darstellt. Wie aus der Fig. 214 zu ersehen ist, hat dieser Thyristor eine streifenförmige n-Typ-Emitterschicht 405. Derjenige Oberflächenbereich der p-Typ-Basisschicht 404, der an einem Ende der n-Typ-Emitterschicht 405 liegt, arbeitet als ein Abschalt-Kanalbereich CH1. Ein Gate-Isolierfilm ist auf dem Abschalt-Kanalbereich CH1 gebildet, und eine erste Gateelektrode 411 liegt auf diesem Film. Derjenige Oberflächenbereich der Schicht 405, der sich längs erstreckt und zwischen der p-Typ-Basisschicht 404 und der p-Typ-Schicht 407, die in einem ausgewählten Teil der Schicht 405 gebildet ist, liegt, arbeitet als ein Ab­ schalt-Kanalbereich CH3. Ein Gate-Isolierfilm 412 ist auf dem Abschalt-Kanalbereich CH3 gebildet, und drei zweite Gateelektroden 413 sind auf dem Isolierfilm 412 vorgese­ hen und entlang des Abschalt-Kanalbereiches CH3 beabstan­ det.

Da der Einschalt-Kanalbereich CH1 und der Abschalt-Kanal­ bereich CH3 voneinander getrennt sind, können deren Kennlinien bzw. Charakteristiken unabhängig eingestellt werden. Dies ist der Vorteil des Abschalt-Thyristors der Fig. 214 und 215.

Fig. 216 zeigt einen anderen Abschalt-Isolierschicht-Thy­ ristor, und Fig. 217 ist eine Drauf­ sicht dieses Thyristors. Wie bei dem Ausführungsbeispiel von Fig. 209 hat dieser Thyristor Abschalt-Gateelektroden von Rillenstruktur. Wie aus der Fig. 216 zu ersehen ist, weist der Thyristor einen Abschalt-Kanalbereich CH1 und Abschalt-Kanalbereiche CH2 auf, die alle durch eine erste Gate- bzw. Steuerelektrode 411 gesteuert sind. Er hat andere Abschalt-Kanalbereiche CH3, die durch eine zweite Gateelektrode 413 gesteuert sind. Die Bereiche CH2 und die Bereiche CH3 sind abwechselnd angeordnet.

Da die Abschalt-Kanalbereiche CH2 und die Abschalt-Kanal­ bereiche CH3 in Rillenstruktur gebildet und abwechselnd angeordnet sind, kann der Thyristor kompakt gestaltet werden und daher eine stark verbesserte Abschaltwirksam­ keit zeigen.

Claims (10)

1. Isolierschicht-Halbleiterleistungsvorrichtung mit:
einer Thyristorstruktur mit einer ersten Basisschicht (201, 210) eines ersten Leitfähigkeitstyps mit ersten und zweiten Oberflächen, einer zweiten Basisschicht (202) eines zweiten Leitfähigkeitstyps, die die erste Oberfläche der ersten Basisschicht berührt, einer ersten Emitterschicht (211) des zweiten Leitfähigkeitstyps, die die zweite Oberfläche der ersten Basisschicht (201, 210) berührt, und einer zweiten Emitterschicht (203) des ersten Leitfähigkeitstyps, die die zweite Basisschicht berührt,
einer Anodenelektrode (212), die die erste Emitterschicht (211) berührt,
einer Kathodenelektrode (205), die die zweite Emitterschicht (203) berührt,
einer ersten isolierten Einschalt-MOS-Grabengatestruktur (207a), die auf der Kathodenseite vorgesehen ist,
einer ersten isolierten Abschalt-Grabengatestruktur (207b) mit einem Abschaltkanal, der auf der Kathodenseite vorgesehen ist, wobei die erste isolierte Einschalt-MOS- Grabengatestruktur (207a) und die erste isolierte Abschalt- Grabengatestruktur (207b) unabhängig gesteuert sind, und
einer Anoden-Kurzschlußstruktur (210, 211), die auf der Anodenseite vorgesehen ist.

2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die erste isolierte Einschalt-MOS-Grabengatestruktur (207a) ein Einschalt-MOSFET ist.

3. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass in der ersten Emitterschicht (211) eine Halbleiterschicht des ersten Leitfähigkeitstyps vorgesehen ist, die dünner als die erste Emitterschicht (211) ist.

4. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die erste isolierte Abschalt-Grabengatestruktur (207b) in der zweiten Emitterschicht (203) vorgesehen ist.

5. Vorrichtung nach Anspruch 1, gekennzeichnet durch:
eine zweite isolierte Einschalt-MOS-Grabengatestruktur (215a), die auf der Anodenseite vorgesehen ist und einen Einschalt-MOSFET bildet, und
eine zweite isolierte Abschalt-Grabengatestruktur (215b) mit einem Abschaltkanal, die auf der Anodenseite vorgesehen ist.

6. Vorrichtung nach Anspruch 5, dadurch gekennzeichnet, dass die ersten und zweiten Emitterschichten (203, 211) als Sources jeweils der ersten und zweiten isolierten Einschalt- MOS-Grabengatestruktur dienen.

7. Vorrichtung nach Anspruch 1, gekennzeichnet durch eine zwischen der ersten Basisschicht (201) und der ersten Emitterschicht (211) vorgesehenen Pufferschicht (210).

8. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die zweite Emitterschicht (203) flacher als die erste isolierte Abschalt-Grabengatestruktur (207b) ist.

9. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass eine Zeitsteuerung der ersten isolierten Einschalt-MOS- Grabengatestruktur (207a) verschieden von einer Zeitsteuerung der ersten isolierten Abschalt-Grabengatestruktur (207b) ist.

10. Vorrichtung nach Anspruch 1, gekennzeichnet durch eine lichtangesteuerte Gateansteuerschaltung (220), die integral mit dem Thyristor vorgesehen ist.