DE4124005C2 - - Google Patents
Info
- Publication number
- DE4124005C2 DE4124005C2 DE19914124005 DE4124005A DE4124005C2 DE 4124005 C2 DE4124005 C2 DE 4124005C2 DE 19914124005 DE19914124005 DE 19914124005 DE 4124005 A DE4124005 A DE 4124005A DE 4124005 C2 DE4124005 C2 DE 4124005C2
- Authority
- DE
- Germany
- Prior art keywords
- output
- flip
- ring counter
- shift register
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R25/00—Arrangements for measuring phase angle between a voltage and a current or between voltages or currents
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
- G01R23/02—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage
Description
Die Erfindung bezieht sich auf eine elektronische Schaltung
zur Messung der Phasen- und Frequenzdifferenz zweier periodi
scher Signale, mit einem Komparator, der zwei Eingänge für die
periodischen Signale sowie einen Ausgang für ein Phasendif
ferenzsignal aufweist.
Ein Phasen-Frequenzkomparator hat die Aufgabe, die Phasendif
ferenz zweier periodischer Signale in einen Puls zu wandeln,
dessen Breite eine monotone Funktion der Phasendifferenz ist.
Als Phasendifferenz ist dabei der zeitliche Abstand der Flanke
des ersten periodischen Signals zur zeitlich folgenden Flanke
des zweiten periodischen Signals zu verstehen.
Eine Phasen-Frequenz-Komparatorschaltung, wie sie beispiels
weise aus IEEE Journal of Solid-state Circuit, Vol. 25, No. 4,
August 1990, S. 1019 bis 1022, insbesondere
Fig. 1 auf Seite 1020, Mehmet Soyuer, Rober G.Meyer bekannt
ist, weist zwei flankengetriggerte Flipflops mit Takteingang,
Logikeingang D, zwei Ausgängen Q, /Q sowie einen
Rücksetzeingang R auf. Im Ruhezustand der Flipflops sind deren
Q-Ausgänge auf logischem 0-Pegel. Haben die an die
Takteingänge der beiden Flipflops angeschlossenen,
periodischen Signale FREQ1 und FREQ2 einen phasenverschobenen
Verlauf, so setzt die positive Flanke des periodischen
Signales FREQ1 den logischen Pegel am D-Eingang des Flipflops
an dessen Q-Ausgang. Dazu braucht das Flipflop die
Durchlaufzeit t1.
Der Ausgang der Komparatorschaltung hat dann den logischen
Wert 1. Der Ausgang ist gleichzeitig an einen Eingang eines
NAND-Gatters angeschlossen. Dieses hat am Ausgang, der auch an
die Rücksetzeingänge R der beiden Flipflops angeschlossen ist,
den logischen Wert 0, wenn die Gatter-Eingänge beide den
logischen Wert 1 annehmen.
Dieser wird erreicht, wenn auch der Ausgang Q des zweiten
Flipflops nach einer positiven Flanke des Signals FREQ2 den
logischen Wert 1 annimmt. Nach Erreichen dieses Zustands
braucht das NAND-Gatter die Zeit t2, bis sein Ausgang logisch
0 wird. Wenn am Ausgang des mit den Rücksetzeingängen R der
Flipflops verbundenen NAND-Gatters logisch 0 ansteht, wird der
Rücksetzvorgang bewirkt. Dieser braucht die Zeit t3, bis die
Flipflop-Ausgänge Q wieder den logischen Wert 0 angenommen
haben.
Damit die Schaltung sicher arbeitet, muß der Rücksetzvorgang
beendet sein, bevor die nächste Signalflanke eintrifft, d. h.
auch, daß die Periodenlänge der periodischen Signale FREQ1 und
FREQ2 eine Mindestlänge haben müssen. Die Minimallänge der Si
gnale FREQ1 und FREQ2 hat daher folgende Ungleichung zu erfül
len:
Minimale Periodenlänge größer als (t1+t2+t3).
Ein weiterer Nachteil der Schaltung besteht darin, daß trotz
zeitgleich identischer und somit phasengleicher periodischer
Signale an den Ausgängen kurze Pulse der Breite t2+t3
auftreten.
Aus der EP 04 10 022 ist ein phasen- und frequenzempfindlicher
Detektor mit zwei symmetrischen Signalverarbeitungskanälen,
die jeweils einen Takttreiber, einen Zähler, mehrere
Logikschaltungen und eine gemeinsame bistabile Kippstufe in
Form eines RS-Flipflops haben, bekannt. Dieser Detektor hat
einen aufwendigen Schaltungsaufbau und es besteht die Gefahr
einer Metastabilität des RS-Flipflops in Form von
Fehlsignalen, wenn R- und S-Eingänge des Flipflops am
Schaltungsausgang gleichzeitig einen Logisch-1-Pegel
empfangen, was durch Koinzidenzen der Signaländerung am
Dateneingang mit der Taktflanke erfolgen kann und so die
Kippstufe in undefinierte oszillierende Zustände am Q-Ausgang
geraten kann. Derartige Metastabilitäten, die zu Fehlsignalen
führen können, sind in der Fachliteratur beschrieben (T.
Kacprzak, "Analysis of Oscillatory Metastable Operation of an
RS Flip-Flop", IEEE Journal of Solid-State Circuits, Vol. 23,
No. 1, February 1988, S. 260-266). Zudem wird in der
Schaltung ein modifizierter Zähler eingesetzt, bei dem in die
natürliche Zählfolge des Zählers eingegriffen wird, indem der
Dateneingang eines Flipflops des Zählers von mehreren
Logikschaltungen gesteuert wird. Die Signallaufzeit in der
Schaltung wird deshalb durch die Anzahl der verwendeten
Logikgatter begrenzt. Daraus folgt, daß die Periodenlänge des
Eingangssignals größer als die durch die Anzahl der Gatter
bestimmten Durchlaufzeiten plus der Schaltzeit des Ausgangs-
Flip-Flops sein muß, damit der Dateneingang des Flip-Flops
korrekt an den Ausgang Q getaktet wird. Bei entsprechend
kurzen Periodenlängen der Eingangssignale ist deshalb die
Phasenvergleichsfunktion nicht mehr sicher zu erfüllen.
Aus der DE 31 21 970 ist eine Phasendiskriminator-Schaltung
bekannt, bei der ein analoges Ausgangssignal als Maß für die
Phasendifferenz erzeugt wird. Wegen seiner analogen Form ist
das Ausgangssignal nicht TTL-kompatibel und deshalb nicht
unmittelbar digital weiterverarbeitbar. Die Schaltung dient
somit lediglich der Ansteuerung eines spannungsgesteuerten
Oszillators.
Aus der DE 35 23 713 ist eine Schaltung zum Detektieren von
Phasensynchronitäten bekannt, die einen Impuls abgibt, wenn
die Flanken zweier Signale zusammenfallen. Die Schaltung ist
nicht zur quantitativen Messung der Phasenverschiebung
geeignet.
Aufgabe der vorliegenden Erfindung ist es, einen Phasen-Fre
quenz-Komparator zu schaffen, der die vorerwähnten Nachteile
vermeidet, dabei insbesondere wesentlich schneller arbeitet
und somit auch bei kürzeren Periodenlängen bzw. sehr hohen
Frequenzen der Eingangssignale einsetzbar ist. Außerdem sollen
auch sehr kleine Phasenverschiebungen der periodischen Signale
sicher und eindeutig auswertbar sein.
Zur Lösung dieser Aufgabe wird erfindungsgemäß insbesondere
vorgeschlagen, daß der Komparator einen zyklisch und seriell
arbeitenden Ringzähler mit wenigstens zwei Zuständen aufweist,
die einen Takteingang für das erste periodische Signal FREQ1
sowie einen Ausgang aufweist, an dem die inneren Zustände der
Maschine als periodische Pulsfolge ausgegeben werden, daß
dieser Ausgang Q2 des Ringzählers mit einem Dateneingang D3
eines Schieberegisters verbunden ist, daß das Schieberegister
einen Takteingang für das zweite periodische Signal FREQ2 zur
zeitlich um die Phasendifferenz der Signale FREQ1 und FREQ2
versetzten Einspeicherung des Ausgangszustandes des
Ringzählers und an das Schieberegister aufweist, daß an den
Ringzähler und an das Schieberegister Zustandsdekoder
angeschlossen sind, durch die die inneren Zustände des
Ringzählers und die dazu zeitlich verschobenen inneren
Zustände des Schieberegisters miteinander auf vorher
festlegbare Zustandsgruppen verglichen werden und daß an die
Zustandsdekoder ein Digital-Komparator angeschlossen ist,
dessen Ausgang den Komparatorausgang bildet.
Bei dieser Schaltung erfolgt ein Vergleich der inneren Zu
stände des Ringzählers einerseits und des Schieberegisters
andererseits. Die inneren Zustände des Ringzählers werden
zeitlich versetzt in dem Schieberegister abgebildet, wobei
sich bei Phasengleichheit eine gleiche Zuordnung der
jeweiligen Zustände ergibt, was durch die Zustandsdekoder
erkannt und über den Digitalkomparator als gleichbleibendes
Signal ("Phasengleichheit") ausgegeben wird.
Ist eine Phasenverschiebung vorhanden, so erreicht das Schie
beregister seinen dem Ringzähler zugeordneten Zustand erst
zeitlich um die Phasenverschiebung versetzt, so daß für die
Zwischenzeit zwischen Zustandsänderung des Ringzählers und der
Zustandsänderung des Schieberegisters am Ausgang der
Digitalkomparator bzw. des Komparators ein der Phasen
verschiebung in seiner Länge proportionaler Ausgangssignalim
puls ansteht.
Da bei dieser Schaltung nur zyklisch durchlaufende Zustände
verglichen werden, tritt als Verzögerungszeit nur die jewei
lige Durchlaufzeit eines Flipflops auf und nicht wie bisher
zusätzlich noch in einem sonst vorhandenen
"Rückkopplungszweig" zum Rücksetzen erforderliche Durchlauf-
und Rücksetzzeiten, so daß der Komparator mehr als doppelt so
schnell ist als der eingangs zum Stand der Technik
beschriebene Komparator.
Weiterhin liefert der Ausgang des Komparators eindeutige Aus
gangssignale und insbesondere auch bei zeitgleich identischen
Signalen ein zeitlich konstantes Ausgangssignal. Dies ist
nützlich für eine einfache, störsichere digitale Weiterverar
beitung des Zustandes der Phasengleichheit.
Beim Erfindungsgegenstand wird ein unmodifizierter zyklischer
Zähler (Ringzähler) verwendet, der nicht durch zusätzliche
Logikgatter-Laufzeiten begrenzt ist wie bei der Schaltung aus
der EP 04 10 022, und für den auch nicht deren
Metastabilitätsproblem besteht. Daraus resultiert eine höhere
maximale Eingangsfrequenz für die Schaltung. Zusätzlich hat
die Schaltung den Vorteil eines digitalen - TTL kompatiblen -
Ausganges, wodurch eine direkte Weiterverarbeitung mit einer
nachfolgend angeordneten Digitalschaltung möglich ist.
Eine Weiterbildung der Erfindung sieht vor, daß der Ringzähler
für vier Zustände ausgebildet ist und daß das Schieberegister
zum Zwischenspeichern von vorzugsweise bis zu vier
Zuständen, insbesondere von einem Zustand ausgebildet ist.
Weist der Ringzähler zwei Zustände auf, so läßt sich damit
eine Phasenverschiebung bis 180° messen, während bei vier
Zuständen des Ringzählers eine Phasenverschiebung der beiden
periodischen Signale von mehr als 180°, zum Beispiel auch
360° erfaßt werden können.
Eine praktische Ausführungsform sieht vor, daß der Ringzähler
vorzugsweise durch zwei Flipflops, insbesondere durch D-Flipflops
oder dergleichen Ein-Takt-Speicher realisiert ist.
Weiterhin ist bevorzugt vorgesehen, daß das Schieberegister
vorzugsweise durch zwei Flipflops, insbesondere durch D-Flipflops
oder dergleichen Ein-Takt-Speicher realisiert ist.
Ein solcher erfindungsgemäßer Phasen-Frequenz-Komparator ist
mit gängigen Mitteln einfach zu realisieren.
Eine Weiterbildung der Erfindung sieht vor, daß der Ausgang
der mit dem Ringzähler verbundenen Zustandsdekoder sowie der
Ausgang der Digitalkomparator mit einer Torschaltung verbunden
ist, daß an den Eingang des Komparators vorzugsweise ein
Exclusiv-Oder-Gatter als Phasenkomparator angeschlossen ist,
dessen Ausgang mit der Torschaltung verbunden ist, und daß der
Ausgang der Torschaltung das Phasendifferenzsignal liefert.
Durch diese Zusatzbeschaltung können auch Phasendifferenzen
der periodischen Signale erfaßt werden, die kleiner als die
Durchlaufzeit des Ringzählers bzw. des Schieberegisters sind.
Zusätzliche Ausgestaltungen der Erfindung sind in den weiteren
Unteransprüchen aufgeführt.
Nachstehend ist die Erfindung mit
ihren wesentlichen Einzelheiten anhand der Zeichnungen noch
näher erläutert.
Es zeigt
Fig. 1 ein Blockschaltbild eines erfindungsgemäßen Phasen-
Frequenzkomparators,
Fig. 2 eine Ausführungsform einer erfindungsgemäßen Kompara
torschaltung,
Fig. 3 ein Zeitdiagramm mit zwei periodischen, zueinander
phasenverschobenen Signalen sowie wie einem Phasen-
Ausgangssignal,
Fig. 4 eine Tabelle mit logischen Zuständen der einzelnen
Ausgänge der in Fig. 1 gezeigten Baugruppen und
Fig. 5 die in Fig. 1 gezeigte Schaltung mit einer Erweite
rung zur Erfassung auch kleiner Phasendifferenzen.
Der in Fig. 1 als Blockschaltbild dargestellte Phasen-Fre
quenzkomparator 1 besteht im wesentlichen aus einem Ringzähler
12, einem Schieberegister 3, zwei Zustandsdekodern 4 und 5
sowie einem Digitalkomparator 6. Ein Takteingang 7 für ein
erstes periodisches Signal ist an den Ringzählker 12 und ein
zweiter Takteingang 8 für ein zweites periodisches Signal ist
an das Schieberegister 3 angeschlossen. Am Ausgang 9 des
Komparators 1 wird ein Phasenausgangssignal in Abhängigkeit
der Phasenverschiebung der beiden periodischen Signale
geliefert oder aber ein dazu unterschiedliches Phasen
ausgangssignal bei Phasengleichheit.
Fig. 2 zeigt eine mögliche Ausführungsform des Phasen-Fre
quenzkomparators 1, bei dem die in Fig. 1 gezeigten Funktions
blöcke strichliniert umgrenzt und auch entsprechend bezeichnet
sind.
Der Ringzähler 12 ist hier durch zwei D-Flipflops 10 und 11
gebildet. An den beiden Ausgängen Q1 und Q2 der beiden
Flipflops 10 und 11 stehen durch Takten der Clock- (CLK)
Eingänge nacheinander die in Fig. 4 aufgelisteten
Logikzustände an. Es ist hier erkennbar, daß nacheinander sich
paarweise gleiche und paarweise ungleiche Zustände abwechseln,
bis schließlich nach vier Takten der Startzustand wieder
erreicht ist.
Das Schieberegister 3 ist ebenfalls mit zwei D-Flipflops 13
und 14 aufgebaut. Deren Takt-Eingänge CLK sind an den Eingang
8 für das zweite periodische Signal angeschlossen. Der D-Ein
gang des Flipflops 13 ist an den Ausgang-Q2 des Flipflops 11
des Ringzählers 12 angeschlossen, so daß bei phasengleichem
Takten an den Eingängen 7 und 8 die Logikzustände an den Aus
gängen Q1 und Q2 der beiden Flipflops 10 und 11 jeweils um
zwei Takte verschoben auch an den Ausgängen Q3 und Q4 der
Flipflops 13 und 14 anstehen. Auch dies ist gut aus der Ta
belle gemäß Fig. 4 ersichtlich.
Die für die Weiterverarbeitung verwendeten Zustände werden bei
dem Ringzähler 12 an dem /Q1-Ausgang des Flipflops 10 und dem
Q2-Ausgang des Flipflops 11 abgegriffen und stehen an den
Eingängen der Zustandsdekoder 4 an.
Bei dem Schieberegister 3 sind die Ausgänge Q3 bzw. Q4 der
Flipflops 13 bzw. 14 mit den Eingängen des Zustandsdekoders 5
verbunden.
Die Ausgänge X1 und X2 der Zustandsdekoder 4 und 5 sind an die
beiden Eingänge des Digital-Komparators 6 angeschlossen,
dessen Ausgang X3 auch den Ausgang 9 des Komparators bildet.
Die Zustandsdekoder 4 und 5 sowie der Digital-Komparator 6
sind im Ausführungsbeispiel jeweils durch Exclusiv-Oder-Gatter
XOR1, XOR2 und XOR3 gebildet.
Die beiden Flipflops 10 und 11 des Ringzählers 12 werden ge
meinsam durch das erste periodische Signal FREQ1 getaktet.
Durch die Verbindung zwischen dem /Q1-Ausgang des Flipflops 11
mit dem D1-Eingang des Flipflops 10 können die logischen
Werte an den Ausgängen Q1 und Q2 in zeitlicher Reihenfolge nur
die in der Tabelle gemäß Fig. 4 angegebenen Zustände
einnehmen. Es ist hierbei erkennbar, daß nach vier
Signalflanken des Eingangssignales FREQ1 der Startzustand
wieder erreicht ist. In jedem Zustand sind die logischen Werte
von Q1 und Q2 entweder paarweise gleich oder paarweise un
gleich, wobei sich diese Zustände abwechseln.
Das an den /Q1- und den Q2-Ausgang angeschlossene Gatter XOR1
zeigt entsprechend an seinem Ausgang X1 den Wert logisch 1,
wenn Q1 und Q2 logisch gleich sind. Somit ergibt sich am
Ausgang X1 eine Wechselfolge zwischen logisch 1 und logisch 0.
Der Ausgang Q2 des Flipflops 11 des Ringzählers 12 ist mit dem
Eingang D3 des zum Schieberegister 3 gehörenden Flipflops 13
verbunden.
Wird nun davon ausgegangen, daß die an den Takteingängen 7 und
8 des Komparators anstehenden Signale FREQ1 und FREQ2 zeitlich
identisch sind, ihre Phasendifferenz somit 0 ist, so befinden
sich die Ausgänge Q3 und Q4 des Schieberegisters 3 nach zwei
Signalflanken in dem Zustand, in dem der Ringzähler 12 vor den
zwei Signalflanken war. War der Ringzähler 12 in einem Zustand
- paarweise gleich - so ist jetzt auch das Schieberegister 3
im Zustand - paarweise gleich -. Entsprechendes gilt für den
Zustand - paarweise ungleich -.
Das mit den Ausgängen Q3 und Q4 des Schieberegisters 3 verbun
dene Gatter XOR2 zeigt an seinem Ausgang X2 den Wert logisch
0, wenn Q3 und Q4 paarweise gleich sind. Das Ausgangssignal X1
des an den Ringzähler 12 angeschlossenen Gatters XOR1 sowie
das Ausgangssignal X2 des an das Schieberegister 3 angeschlos
senen Gatters XOR2 sind mit dem dritten Gatter XOR3, welches
den Digitalkomparator 7 bildet, verbunden.
Wie auch Fig. 4 entnehmbar, ist das Ausgangssignal X3 hinter
dem Gatter XOR3 bei Phasengleichheit der Eingangssignale FREQ1
und FREQ2 logisch 1.
Tritt nun eine Phasenverschiebung zwischen den beiden periodi
schen Signalen FREQ1 und FREQ2 auf, wie dies in Fig. 3 darge
stellt ist, so werden die Takteingänge CLK des Ringzählers 12
und des Schieberegisters 13 nicht mehr synchron angesteuert.
Bei der in Fig. 3 gezeigten Phasenverschiebung erfolgt das
Takten des Ringzählers 12 mit den Signalflanken F1 des peri
odischen Signales FREQ1, während das Schieberegister mit den
Signalflanken F2 des periodischen Signales FREQ2 getaktet
wird. Dies bedeutet, daß auch nicht mehr die in Fig. 4 darge
stellte Zuordnung der Zustände des Ringzählers und des Schie
beregisters vorhanden ist.
Ausgehend von dem in Fig. 4 gezeigten ersten Zustand des Ring
zählers 12, wo seine beiden Ausgänge Q1 und Q2 paarweise
gleich sind, würde mit der nächsten Signalflanke F1 des peri
odischen Signales FREQ1 eine Zustandsänderung nach paarweise
ungleich erfolgen. Da die Signalflanke F2 nicht synchron, also
phasengleich mit der Signalflanke F1 mitläuft, sondern zeit
lich versetzt später liegt, wird das Schieberegister 3 nicht
gleichzeitig mit dem Ringzähler 12 in den nächsten Zustand um
schalten, sondern erst dann, wenn die Signalflanke F2 des pe
riodischen Signales FREQ2 eintrifft.
Dies bedeutet, daß sich die Ausgänge Q1 und Q2 des Ringzählers
12 in dem Zustand paarweise ungleich (01) befinden, während
das Schieberegister 3 sich noch nicht in dem in Fig. 4 in der
gleichen Zeile gezeigten Zustand (10), sondern noch in dem Zu
stand paarweise gleich (00) befindet. Dies bewirkt dementspre
chend auch, daß an dem Gatterausgang X2 noch so lange logisch 0
ansteht, bis die Signalflanke F2 des periodischen Signales
FREQ2 das Schieberegister weiterschaltet.
In der Zeit zwischen dem Eintreffen der Signalflanke F1 und
der nachfolgenden Signalflanke F2 (Phasenverschiebung) steht
am Ausgang X3 bzw. 9 des Komparators der logische Wert 0 an.
Die Dauer des logischen 0-Zustandes ist somit proportional dem
zeitlichen Abstand der Signalflanken F1 und F2.
Da die Schaltung ihren Zustand nur aufgrund von Signalflanken
ändert, arbeitet sie für alle Phasendifferenzen, d. h. sie ar
beitet auch als Frequenzkomparator.
Ein besonderer Vorteil der erfindungsgemäßen Schaltung besteht
darin, daß sie mit Flipflops ohne Rücksetzvorgang arbeitet.
Dementsprechend müssen auch keine Durchlauf- und Rücksetzzei
ten dafür berücksichtigt werden. Einzig die Durchlaufzeit der
verwendeten Flipflops bestimmt die minimale Periodendauer.
Dies bedeutet, daß die Schaltung wesentlich schneller (mehr
als zweimal schneller) arbeitet als bisher bekannte Schal
tungen. Weiterhin ist vorteilhaft, daß bei zeitgleich identi
schen periodischen Signalen FREQ1 und FREQ2 am Ausgang 9 des
Komparators ein zeitlich konstantes und damit gut auswertbares
Signal ansteht.
Die verwendeten Flipflops 10, 11, 13, 14 haben auch eine kür
zere Durchlaufzeit als Flipflops mit Rücksetzeingang, woraus
ein weiterer Geschwindigkeitsvorteil resultiert.
Fig. 5 zeigt, aufbauend auf die Schaltung gemäß Fig. 2, eine
erweiterte Komparator-Schaltung, die insbesondere als Präzisi
ons-Phasen-Frequenzkomparator einsetzbar ist.
Bei der Schaltung gemäß Fig. 2 hat der Ausgang 9 des Kompara
tors den logischen Wert 1 (Phasengleichheit), wenn die Phasen
differenz kleiner als die Durchlaufzeit der verwendeten
Flipflops ist. Dies bedeutet, daß Phasengleichheit gemeldet
wird, obwohl noch eine kleine Phasendifferenz vorhanden ist.
Um auch diese kleinen Phasendifferenzen messen zu können, ist
an die Takteingänge 7 und 8 ein Exclusiv-Oder-Gatter XOR4 als
Phasenkomparator geschaltet. Außerdem ist eine Torschaltung 15
vorgesehen, die aus einem Flipflop 16, zwei UND-Gattern 17 und
18 sowie einem ODER-Gatter 19 besteht.
Wenn die Phasendifferenz größer als die Durchlaufzeit der
Flipflops ist, wird das Ausgangssignal X3 an den Ausgang 9 ge
schaltet. Ist die Phasendifferenz kleiner als die Flipflop-
Durchlaufzeit, so wird der Ausgang des Gatters XOR4 auf den
Ausgang 9 geschaltet.
Alle in der Beschreibung, den Ansprüchen und der Zeichnung
dargestellten Merkmale können sowohl einzeln als auch in be
liebiger Kombination miteinander erfindungswesentlich sein.
Claims (8)
1. Elektronische Schaltung zur Messung der Phasen- und Fre
quenzdifferenz zweier periodischer Signale, mit einem Kom
parator, der zwei Eingänge für die periodischen Signale so
wie einen Ausgang für ein Phasendifferenzsignal aufweist,
dadurch gekennzeichnet, daß der Komparator (1) einen
zyklisch und seriell arbeitenden Ringzähler (12) mit
wenigstens zwei Zuständen aufweist, der einen Takteingang
(7) für das erste periodische Signal (FREQ1) sowie einen
Ausgang aufweist, an dem die inneren Zustände des
Ringzählers (12) als periodische Pulsfolge ausgegeben
werden, daß dieser Ausgang (Q2) des Ringzählers (12) mit
einem Dateneingang (D3) eines Schieberegisters (3)
verbunden ist, daß das Schieberegister einen Takteingang
für das zweite periodische Signal (FREQ2) zur zeitlich um
die Phasendifferenz der Signale (FREQ1) zu (FREQ2)
versetzten Einspeicherung des Ausgangszustandes des
Ringzählers (12) in das Schieberegister (3) aufweist,
daß an den Ringzähler (12) und an das Schieberegister (3) Zu
standsdekoder (4, 5) angeschlossen sind, durch die die
inneren Zustände des Ringzählers (12) und die dazu
zeitlich verschobenen inneren Zustände des Schiebere
gisters (3) miteinander auf vorher festlegbare
Zustandsgruppen verglichen werden und daß an die
Zustandsdekoder (4, 5) ein Digital-Komparator (6)
angeschlossen ist, dessen Ausgang den Komparatorausgang
(9) bildet.
2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß der
Ringzähler (12) für vier Zustände ausgebildet ist und daß
das Schieberegister (3) zum Zwischenspeichern von
vorzugsweise bis zu vier Zuständen, insbesondere von einem
Zustand ausgebildet ist.
3. Schaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet,
daß der Ringzähler (12) durch zwei Flip-Flops (10, 11),
insbesondere durch D-Flip-Flops oder dergleichen Ein-Takt-Speicher
realisiert ist.
4. Schaltung nach einem der Ansprüche 1 bis 3, dadurch ge
kennzeichnet, daß das Schieberegister (3) vorzugsweise
durch zwei Flip-Flops (13, 14), insbesondere durch D-Flip-Flops
oder dergleichen Ein-Takt-Speicher realisiert ist.
5. Schaltung nach einem der Ansprüche 1 bis 4, dadurch ge
kennzeichnet, daß die Zustandsdekoder (4, 5) sowie der
Digital-Komparator (6) jeweils durch Exclusiv-Oder-Gat
ter (XOR1, XOR2, XOR3) gebildet sind.
6. Schaltung nach einem der Ansprüche 3 bis 5, dadurch gekenn
zeichnet, daß das mit dem Ringzähler (12) verbundene
Exclusiv-Oder-Gatter (XOR1) mit einem Eingang an den inver
tierten Ausgang (/Q1) des ersten Flipflops (10) und mit
seinem zweiten Eingang an den nichtinvertierten Ausgang
(Q2) des zweiten Flipflops (11) angeschlossen ist.
7. Schaltung nach einem der Ansprüche 3 bis 6, dadurch ge
kennzeichnet, daß das mit dem Schieberegister (3)
verbundene Exclusiv-Oder-Gatter (XOR2) mit seinen beiden
Eingängen an die beiden nichtinvertierten Ausgänge (Q3, Q4)
der beiden Flipflops (13, 14) angeschlossen ist.
8. Schaltung nach einem der Ansprüche 1 bis 7, dadurch ge
kennzeichnet, daß der Ausgang des mit dem Ringzähler (12)
verbundenen Zustandsdekoders (4) sowie der Ausgang des
Digital-Komparators (6) mit einer Torschaltung (15)
verbunden ist, daß an den Eingang des Komparators (1)
vorzugsweise ein Exclusiv-Oder-Gatter (XOR4) als
Phasenkomparator angeschlossen ist, dessen Ausgang mit der
Torschaltung (15) verbunden ist und daß der Ausgang der
Torschaltung (15) das Phasendifferenzsignal liefert.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19914124005 DE4124005A1 (de) | 1991-07-19 | 1991-07-19 | Elektronische schaltung zur messung der phasen- und frequenzdifferenz zweier periodischer signale |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19914124005 DE4124005A1 (de) | 1991-07-19 | 1991-07-19 | Elektronische schaltung zur messung der phasen- und frequenzdifferenz zweier periodischer signale |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4124005A1 DE4124005A1 (de) | 1993-01-21 |
DE4124005C2 true DE4124005C2 (de) | 1993-08-05 |
Family
ID=6436572
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19914124005 Granted DE4124005A1 (de) | 1991-07-19 | 1991-07-19 | Elektronische schaltung zur messung der phasen- und frequenzdifferenz zweier periodischer signale |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE4124005A1 (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2497136C1 (ru) * | 2012-04-18 | 2013-10-27 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Новосибирский государственный технический университет" | Фазометр с гетеродинным преобразованием частоты |
RU2551837C2 (ru) * | 2013-10-22 | 2015-05-27 | Открытое акционерное общество "Новосибирский институт программных систем" | Фазометр с гетеродинным преобразованием частоты |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3121970C2 (de) * | 1981-06-03 | 1986-06-26 | ANT Nachrichtentechnik GmbH, 7150 Backnang | Digitaler Phasendiskriminator |
DE3523713C1 (de) * | 1985-07-03 | 1987-03-26 | Ant Nachrichtentech | Schaltungsanordnung zum Detektieren einer Phasensynchronitaet |
DE3822419A1 (de) * | 1988-07-02 | 1990-01-04 | Standard Elektrik Lorenz Ag | Phasen- und frequenzempfindlicher detektor |
-
1991
- 1991-07-19 DE DE19914124005 patent/DE4124005A1/de active Granted
Also Published As
Publication number | Publication date |
---|---|
DE4124005A1 (de) | 1993-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE602004002565T2 (de) | Perioden-digital-umsetzer | |
DE2541163A1 (de) | Phasen- und/oder frequenzkomparator | |
DE2537937C2 (de) | Synchronisationsschaltung, die durch Ermittlung eines günstigen Abtastzeitpunktes den Empfang von in einem gestörten Eingangssignal enthaltenen Impulsen ermöglicht | |
DE2361271C2 (de) | Elektronische Frequenzumwandlungsschaltung | |
DE4231175C1 (de) | Anordnung zur Taktrückgewinnung | |
DE3114221C1 (de) | Auswerteschaltung fuer einen digitalen Drehzahlgeber | |
DE4124005C2 (de) | ||
DE1271169B (de) | Frequenz- und Phasenvergleichsanordnung fuer zwei periodische Signale unter Erzeugung von zwei Impulsfolgen | |
WO2018050798A1 (de) | Signalverarbeitungsvorrichtung und messvorrichtung zur hochpräzisen laufzeitmessung zweier signale | |
DE3226032C2 (de) | Gatterschaltungsanordnung für einen elektronischen Zähler | |
DE3313063A1 (de) | Digitale phasenstarre schleife | |
DE2729108C3 (de) | Schaltungsanordnung zur Erkennung von Taktsignalen und zur Umwandlung in digitale Dauersignale | |
DE2928371A1 (de) | Schaltungsanordnung zur synchronisation von zeitperioden zur behandlung von messsignalen mit der frequenz periodischer stoersignale | |
DE3246211A1 (de) | Schaltungsanordnung zur detektion von folgen identischer binaerwerte | |
DE3208446A1 (de) | Verfahren zur auswertung der ausgangsimpulsfolgen eines inkrementalen lagegebers und schaltungsanordnung zur durchfuehrung des verfahrens | |
DE3531167C1 (de) | Schaltungsanordnung zur Erzeugung eines Signals für eine Mindestzeitdauer | |
DE3924907A1 (de) | Redundante taktgeberanordnung | |
EP1126615A1 (de) | Verfahren zur Frequenzteilung eines Taktsignals und Frequenzteilerschaltung zur Realisierung des Verfahrens | |
DE19640922C1 (de) | Meßgerät für den Phasenwinkel zwischen Wechselsignalen gleicher Frequenz, aber wechselnder Reihenfolge | |
DE1623261A1 (de) | Vorrichtung zur Bestimmung der Groesse und des Vorzeichens eines Frequenzunterschiedes | |
DE19930179C2 (de) | Hochgeschwindigkeitszähler | |
DE2048427B2 (de) | Digital-analogumsetzer | |
DE3419011C2 (de) | ||
DE2261352C3 (de) | Vorrichtung zum Umwandeln einer ersten Folge periodischer Impulse in eine zweite Folge periodischer Impulse mit niedriger Frequenz | |
DE2407816C3 (de) | Phasenempfindlicher Bewegungsdetektor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |