DE3531167C1 - Schaltungsanordnung zur Erzeugung eines Signals für eine Mindestzeitdauer - Google Patents

Schaltungsanordnung zur Erzeugung eines Signals für eine Mindestzeitdauer

Info

Publication number
DE3531167C1
DE3531167C1 DE19853531167 DE3531167A DE3531167C1 DE 3531167 C1 DE3531167 C1 DE 3531167C1 DE 19853531167 DE19853531167 DE 19853531167 DE 3531167 A DE3531167 A DE 3531167A DE 3531167 C1 DE3531167 C1 DE 3531167C1
Authority
DE
Germany
Prior art keywords
output
input
signals
minimum
circuit arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19853531167
Other languages
English (en)
Inventor
Norbert Ing.(Grad.) Niesel
Klaus Ing.(grad.) 1000 Berlin Wegener
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Licentia Patent Verwaltungs GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE19853531167 priority Critical patent/DE3531167C1/de
Application granted granted Critical
Publication of DE3531167C1 publication Critical patent/DE3531167C1/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01Shaping pulses
    • H03K5/04Shaping pulses by increasing duration; by decreasing duration
    • H03K5/05Shaping pulses by increasing duration; by decreasing duration by the use of clock signals or other time reference signals

Description

  • Der Ausgang Q des D-Flip-Flops 1 ist außerdem einmal direkt und einmal über eine Kombination aus einem Ohmschen Widerstand R2 und einem einseitig an Masse gelegten Kondensator C2 aS die beiden Eingänge eines Exklusiv-ODER-Glieds 2 angeschlossen. Der Ausgang des Exklusiv-ODER-Gliedes 2 ist an den A-Eingang eines Mono-Flops 3 gelegt, dessen C und 13-Eingänge an positiver Spannung liegen. Das Mono-Flop
  • 3 ist mit einem ebenfalls an positive Spannung gelegten Ohmschen Widerstand R6 und einem mit diesem verbundenen, einpolig an Masse gelegten Kondensator C3 beschaltet.
  • Der Ausgang Q des Mono-Flops 3, an dem entsprechend der durch die Schwingungsdauer des Mono-Flops 3 vorgegebenen Mindestzeitdauer Signale Tmin anstehen, ist an den Eingang des Schmitt-Triggers 4.1 des Start-Stop-Schwingers angeschlossen, so daß dieser für die Dauer des Ausgangssignals Tmin keine Zeitraster-Signale Tc abgibt.
  • Der gestartete Start-Stop-Schwinger 4 erzeugt das Zeitraster Tc, mit dem das D-Flip-Flop 1 das Eingangssignal 71 einliest. Beide Flanken des Ausgangssignals 12, gebildet vom Exklusiv-ODER-Glied 2 (Frequenzverdopplung), triggern das Mono-Flop 3, welches für die nun ablaufende Mindestzeit den Schwinger 4 anhält und damit verhindert, daß ein neues Signal 71 eingelesen wird. Da dies ohnehin erst mit dem nächsten Signal Tc erfolgen kann, sind Laufzeitprobleme zumindest für die Mindestzeitdauer ausgeschlossen.
  • In Fig. 2 ist über der Zeit t der Verlauf des Zeitrasters Tc beim Einlesen eines Eingangssignals 71 gezeigt.
  • Während des durch Triggerung des Mono-Flops 3 durch das Exklusiv-ODER-Glied 2 auftretenden Signals Tmin ist der Schwinger 4 gesperrt. Am Ausgang Q des D-Flip-Flops 1 steht entsprechend der gewünschten Länge das Ausgangssignal 12 an.
  • - Leerseite -

Claims (1)

  1. Patentanspruch: Schaltungsanordnung zur Erzeugung eines Ausgangssignals für eine Mindestzeitdauer durch ein Eingangssignal beliebiger Kürze mit einem Start-Stop-Schwinger, der Zeitrastersignale einer im Vergleich zur Mindestzeitdauer sehr geringen Periodendauer abgibt, und mit einem Flip-Flop, dessen Eingang mit dem Eingangssignal beaufschlagt ist und an dessen Ausgang das Ausgangssignal zumindest für die Mindestzeitdauer ansteht, dadurch g e k e n n -zeichnet, daß das Flip-Flop als D-Flip-Flop (1) ausgebildet ist, dessen C-Eingang mit dem Ausgang des Schwingers (4) verbunden ist und dessen D-Eingang mit dem Eingangssignal (71) beaufschlagt ist, daß ein Exklusiv-ODER-Glied (2) mit seinen beiden Eingängen an den einen Ausgang (Q) des D-Flip-Flops (1) angeschlossen ist und daß der Ausgang eines eingangsseitig mit dem Exklusiv-ODER-Glied (2) verbundenen Mono-Flops (3) mit dem Schwinger (4) derart verbunden ist, daß dieser für die durch die Schwingungsdauer des Mono-Flops (3) vorgegebene Mindestzeit keine Zeitraster-Signale (Tc) abgibt.
    Die Erfindung bezieht sich auf eine Schaltungsanordnung gemäß dem Oberbegriff des Patentanspruchs.
    Eine derartige Schaltungsanordnung ist durch die Veröffentlichung JP-Patentabstract 58-1 20 319 (A) bekannt.
    Diese bekannte Schaltungsanordnung gewährleistet an ihrem Ausgang Signale stets gleicher Länge unabhängig davon, ob die Eingangssignale kürzer oder länger als die Mindestzeitdauer ist. Die Länge der Ausgangssignale wird ausschließlich durch die Pulsfrequenz des Schwingers und durch das Teilungsverhältnis eines nachgeschalteten Frequenzteilers bestimmt.
    Auch in der US-PS 39 65 431 ist eine Schaltungsanordnung beschrieben, die aus Eingangssignalen beliebiger Dauer ein Ausgangssignal formt, das eine genau einstellbare Mindestzeitdauer ansteht. Dazu dienen zwei JK-Flip-Flops mit zwischengeschaltetem Mono-Flop, wobei dem J-Eingang des einen Flip-Flops das Eingangssignal zugeführt wird und am Q-Ausgang des anderen Flip-Flops das Ausgangssignal ansteht. Beide C-Eingänge der Flip-Flops sind mit einem Schwinger verbunden, der Zeitrastersignale abgibt, deren Periodendauer im Vergleich zur Mindestzeitdauer sehr gering ist.
    Beide zuvor erwähnte bekannte Schaltungsanordnungen lassen nicht zu, daß das Eingangssignal, wenn es länger als die Mindestzeit anhält, auch in dieser Länge als Ausgangssignal erhalten bleibt.
    Eine Schaltungsanordnung, die lediglich kurze Eingangssignale auf eine Mindestzeitdauer verlängert, ansonsten aber die Eingangssignale unverändert am Ausgang der Schaltungsanordnung anstehen läßt, ist aus der Dissertation »Der Gleichstrompulswandler (elektronischer Gleichstromsteller) und seine digitale Steuerung« von Ludwig Abraham, TU Berlin, 1967, Seiten 45/46 und Seite 93 bekannt. Ein solches Mindestzeitglied dient im Rahmen des zeitlichen Ablaufs von Steuerungsvorgängen insbesondere der Begrenzung von Schaltfrequenzen. Es besteht aus einer aus Transistoren aufgebauten Kippstufe mit zusätzlicher R-C-Mitkopplung. Durch den Kondensator wird an seinem Ausgang jedes Signal eine bestimmte Mindestzeit aufrechterhalten, bevor es durch ein Eingangssignal geändert werden kann. Hier tritt also stets die gewünschte Verlängerung derjenigen Eingangssignale auf, die kürzer als die gewünschte Mindestzeitdauer sind, während länger dauernde Eingangssignale zeitlich unverändert am Ausgang der Schaltungsanordnung anstehen.
    Häufig ist es erforderlich, die Mindestzeitdaucr höchst genau einzuhalten. Die zuvor genannte Schaltung bietet dazu nicht die nötige Gewähr, da Ungenauigkeiten innerhalb des Laufzeitbereichs durch Temperaturabhängigkeiten der Schaltungselemente nicht ausgeschlossen werden können.
    Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung der eingangs genannten Art anzugeben, die das sehr genau definierte Zeitverhalten aufweist und kürzere Eingangssignale auf die gewünschte Mindestzeitdauer verlängert, dabei aber Eingangssignale, die länger als die Mindestzeitdauer anhalten, auch in dieser Länge als Ausgangssignale aufrechterhält.
    Diese Aufgabe wird gemäß der Erfindung durch die im Anspruch gekennzeichneten Merkmale gelöst.
    Jeder Flankenwechsel eines Eingangssignals bewirkt somit durch das Anhalten der Zeitraster-Signale des Schwingers den höchst präzisen Ablauf der Mindestzeit, bevor erneut durch ein Eingangssignal eine Zustandsänderung des Ausgangssignals erfolgen kann. Das bedeutet, daß Eingangssignale, die länger als die Mindestzeitdauer anstehen, in voller Länger auch als Ausgangssignale vorliegen.
    Die Erfindung soll im folgenden anhand eines in der Zeichnung dargestellten Ausführungsbeispiels der Erfindung erläutert werden. Es zeigt Fig. 1 ein Prinzipschaltbild für eine Schaltungsanordnung nach der Erfindung und Fig. 2 den zeitlichen Verlauf von Signalen bei der in Fig. 1 dargestellten Anordnung.
    Gemäß Fig. 1 ist der D-Eingang eines D-Flip-Flops 1 mit über eine Eingangsleitung E der Schaltungsanordnung zugeleiteten Eingangssignalen T1 belegt. Während der R- und der S-Eingang des D-Flip-Flops 1 an Masse gelegt sind, ist der C-Eingang desselben mit dem Ausgang eines Start-Stop-Schwingers 4 verbunden. Der Schwinger 4 besteht aus drei in Reihe geschalteten Schmitt-Triggern 4.1, 4.2 und 4.3, die mit zwei Ohmschen Widerständen R8, R9 und einem Kondensator ci beschaltet sind.
    Der gestartete Schwinger 4 gibt zeitlich gleichmäßige Zeitraster-Signale Tc auf den C-Eingang des D-Flip-Flops 1. Die durch Bemessung des Ohmschen Widerstands R9 und des Kondensators ci einstellbare Periodendauer der Signale Tc ist wesentlich geringer als die gewünschte Mindestzeitdauer, während der zumindest am Ausgang Q und damit auch am Ausgang A der Schaltungsanordnung Ausgangsimpulse 12 anstehen sollen.
DE19853531167 1985-08-28 1985-08-28 Schaltungsanordnung zur Erzeugung eines Signals für eine Mindestzeitdauer Expired DE3531167C1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19853531167 DE3531167C1 (de) 1985-08-28 1985-08-28 Schaltungsanordnung zur Erzeugung eines Signals für eine Mindestzeitdauer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19853531167 DE3531167C1 (de) 1985-08-28 1985-08-28 Schaltungsanordnung zur Erzeugung eines Signals für eine Mindestzeitdauer

Publications (1)

Publication Number Publication Date
DE3531167C1 true DE3531167C1 (de) 1986-11-06

Family

ID=6279846

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19853531167 Expired DE3531167C1 (de) 1985-08-28 1985-08-28 Schaltungsanordnung zur Erzeugung eines Signals für eine Mindestzeitdauer

Country Status (1)

Country Link
DE (1) DE3531167C1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0542400A1 (de) * 1991-10-10 1993-05-19 Samsung Semiconductor, Inc. Spannungsgesteuerte Hochfrequenzoszillatorschaltung

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3965431A (en) * 1975-01-02 1976-06-22 The Singer Company Circuitry for producing pulses with precise predetermined widths

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3965431A (en) * 1975-01-02 1976-06-22 The Singer Company Circuitry for producing pulses with precise predetermined widths

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP Patent-Abstract 58-120319(A) *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0542400A1 (de) * 1991-10-10 1993-05-19 Samsung Semiconductor, Inc. Spannungsgesteuerte Hochfrequenzoszillatorschaltung

Similar Documents

Publication Publication Date Title
EP0084592B1 (de) Verfahren und Schaltungsanordnung zur Messung der Zeitdifferenz zwischen Abtastzeitpunkten zweier abgetasteter Signale, insbesondere EIn- und Ausgangssignale eines Abtastratenumsetzers
EP0043407B1 (de) Schaltungsanordnung zur digitalen Phasendifferenz-Messung
DE2541163C2 (de) Anordnung zur Bestimmung der Phasendifferenz
DE3022746A1 (de) Digitale phasenkomparatorschaltung
DE2528812B2 (de) Antiprellschaltkreis
DE3804266C2 (de)
EP0225396A1 (de) Digitale Phasenmesschaltung
DE3306983A1 (de) Steuerschaltung fuer wechselrichter
DE2841171C3 (de) Schaltungsanordnung zum Entstören von Übertragungseinrichtungen für digitale Signale, insbesondere zum Ausblenden von höherfrequenten Störimpulsen beliebiger Polarität
DE3531167C1 (de) Schaltungsanordnung zur Erzeugung eines Signals für eine Mindestzeitdauer
DE2608265C2 (de) Mehrphasen-MOS-Schaltung zur Impulsdaueränderung
DE2822359A1 (de) Elektrisches filter
DE3225800C1 (de) Schaltungsanordnung zur Störbefreiung von binären Signalen
DE3843261A1 (de) Schaltungsanordnung zur steuerung der phase eines taktsignals
DD227844A1 (de) Diskriminatorschaltung
DE2363873A1 (de) Anordnung zur dichtebestimmung
DE2722981B2 (de) Digitales Filter für binäre Signale
DE2613930B2 (de) Digitaler Phasenregelkreis
DE1766812B1 (de) Verfahren zur digitalmessung von impulsamplituden
DE3226032A1 (de) Gatterkreis fuer einen universalzaehler
DE2805217C3 (de) Monolithisch integrierte I2 L-Schaltung fur ein Zweiphasen-Schieberegister
DE4124005C2 (de)
DE2261352C3 (de) Vorrichtung zum Umwandeln einer ersten Folge periodischer Impulse in eine zweite Folge periodischer Impulse mit niedriger Frequenz
DE19930179C2 (de) Hochgeschwindigkeitszähler
DE2015483C (de) Verfahren und Anordnung zum Synchro msieren des Zeichenablaufes einer TeIe graphiezeichen Leseanlage, insbesondere eines Fernschreibers

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee