DE4115440A1 - Verfahren zur steuerung einer anzeigevorrichtung - Google Patents

Description

Die Erfindung betrifft ein Verfahren nach dem Oberbegriff des Anspruchs 1.

Eine Erhöhung der Arbeitsgeschwindigkeit von Anzeigevorrichtungen wird allgemein auf dem Gebiet der Dokumenten- und Bildverarbeitungs­ systeme wie der Büroautomatisierungssysteme und der Graphikverarbeitungssysteme wie der CAD/CAM (computerunterstütztes Entwerfen und Fertigen)-Systeme gefordert. Insbesondere auf dem Gebiet von CAD/CAM-Systemen, die eine Hochgeschwindigkeitssimulation und dergleichen durchführen, wurden verschiedene Versuche zur Erhöhung der Geschwindigkeit unternommen. Von den bekannten Beschleunigungsverfahren wird das Prozeßverteilungsverfahren in weitem Umfang ange­ wendet und eine Untersuchung und ein realisierbares Beispiel für eine graphische Anzeige vom Ver­ teilungstyp sind offenbart in "TRANSPUTER TECHNICAL NOTES", INMOS Limited, Prentice Hall, 1989, S. 170-204: "A transputer based distributed graphic display". Darüber hinaus erfolgt bei den neueren Hoch­ geschwindigkeits-Graphikverarbeitungsstationen und dergleichen die Beschleunigung des Dar­ stellungsvorganges durch Teilung eines Rahmen­ speichers.

Obgleich bei diesen bekannten Anzeigevorrichtungen die Beschleunigung durch die Verteilungstechnik realisiert werden kann, besteht jedoch ein Problem dahingehend, daß die Hardware eine feste Ausbildung besitzt, die nicht notwendigerweise optimal ist für die CAS/CAM-Anwendung, die ver­ schiedene Ausdrücke benötigt. Als graphische An­ wendungen im CAD/CAM-Bereich gibt es beispielsweise die komplizierte dreidimensional geformte Dunkel­ tönungsanzeige und die zweidimensional ausgebildete Hochgeschwindigkeits-Animationsanzeige. Die erst­ genannte Anzeige ist mit einer schweren Be­ rechnungslast für die Vorverarbeitung wie die Koordinatentransformation und die Berechnung der Oberflächenhelligkeit behaftet und die zweitge­ nannte Anzeige trägt eine schwere Last für die ausgangsseitige Verarbeitung wie eine Bildüber­ tragung auf einem Rahmenspeicher. Um eine Be­ schleunigung beider Anzeigen in der graphischen Arbeitsstation oder dergleichen zu versuchen, wird in der vorhergehenden Stufe eine Mehrzahl von Rechenprozessoren über Leitungen miteinander gekoppelt und in der Ausgangsstufe wird ein Rahmenspeicher in Bereiche unterteilt, von denen jeder mit einem Schreibprozessor verbunden ist. Folglich ist das System mit einer Anzahl von Prozessoren ausgestattet, wie in Fig. 9 darge­ stellt ist, wodurch es sehr aufwendig und mit hohen Kosten verbunden ist. Fig. 9 zeigt zur Durch­ führung von Berechnungen dienende Prozessoren EP, Speicher MEM, als Anzeigendatenschreibvor­ richtungen dienende Prozessoren DP und Rahmen­ speicher FMEM.

Zusätzlich tritt im Fall der Durchführung der vorbeschriebenen Anwendungen ein Problem hin­ sichtlich der Prozessorwirksamkeit infolge einer Abweichung der Verarbeitungslast auf.

Die vorliegende Erfingung zielt auf die Bewältigung dieser Probleme ab und ihr liegt die Aufgabe zugrunde, ein Steuerverfahren für eine Anzeige­ vorrichtung anzugeben, das wirksam für ver­ schiedene CAD/CAM-Graphikanwendungen einsetzbar ist.

Gemäß der Erfindung weist ein Steuerverfahren für eine Anzeigevorrichtung eine Mehrzahl von Rahmenspeichern, von denen jeder Daten für die Anzeige auf einem Anzeigeabschnitt enthält, eine oder mehrere mit den Rahmenspeichern gekoppelte Anzeigedatenschreibvorrichtungen und eine Ausgangs­ logik zur Ausgabe der Anzeigedaten aus den Rahmenspeichern auf, wobei selektiv eine Umschaltung durchgeführt wird zwischen einer Betriebsart, in der eine Verbindung von den Rahmenspeichern zur Ausgangslogik hergestellt wird durch Ver­ bindung eines einzelnen Rahmenspeichers mit der Ausgangslogik, einer Doppelpuffer-Betriebsart, in der ein Paar von Rahmenspeichern in der Zeit des Vertikalrücklaufintervalls geschaltet wird, und einer Betriebsart, in der eine Mehrzahl von Rahmenspeichern in der Zeit des Horizontal­ rücklaufintervalls geschaltet wird.

Das heißt, gemäß einem Steuerverfahren für eine Anzeigevorrichtung mit Prozessoren, die als eine Mehrzahl von Anzeigeschreibvorrichtungen oder Berechnungsvorrichtungen dienen, einer Mehrzahl von hiermit gekoppelten Rahmenspeichern und einem Anzeigeabschnitt ist die Verbindung zwischen den Rahmenspeichern und eine Ausgangs­ logik softwaremäßig flexibel schaltbar, und eine Verbindungs-Betriebsart wird in Abhängig­ keit von den Erfordernissen der vorbeschriebenen unterschiedlichen Anwendungen ausgewählt, wo­ durch eine wirksame Verwendung der vorgegebenen Hardware möglich ist.

Die Erfindung wird im folgenden anhand eines in den Figuren dargestellten Ausführungsbeispiels näher erläutert. Es zeigen:

Fig. 1 bis 3 Blockschaltbilder zur Erläuterung eines Steuerverfahrens für Anzeigevorrichtungen gemäß einem Ausführungsbeispiel der Erfindung,

Fig. 4 das Blockschaltbild der Hardware zur Realisierung der Betriebsarten­ umschaltung, und

Fig. 5 bis 8 Darstellungen zur Erläuterung von Ausgangsaktivierungssignalen, die von einer Rahmenumschaltsteuervor­ richtung erzeugt werden, um die in Fig. 1 bis 3 gezeigten Anordnungen zu realisieren.

Obwohl die Anwendung der Erfindung mit unter­ schiedlichen logischen Anordnungen möglich ist, wie aus Fig. 1 bis 3 ersichtlich ist, erfolgt die Beschreibung anhand des Falles der Verwendung von sechs Prozessoren. In den Fig. 1 bis 3 sind zur Berechnung dienende Prozessoren EP, Speicher MEM, als Anzeigedatenschreibvorrichtungen dienende Prozessoren DP und Rahmenspeicher FMEM dargestellt. Unter Berücksichtigung des Lastausgleichs werden diese Anordnungen für die vorgenannte komplizierte dreidimensional geformte Dunkeltönungsanzeige und die zweidimensional ausgebildete Animations­ anzeige verwendet. Bei der dreidimensional ge­ formten Dunkeltönungsanzeige nach Fig. 1 sind fünf als Berechnungsvorrichtungen dienende Prozessoren der schwer belasteten Vorverarbeitung zugeordnet und ein Prozessor ist der Anzeige­ datenschreibverarbeitung zugeordnet, die im Vergleich zur Vorverarbeitung weniger belastet ist. Wenn weiterhin ein dreidimensionaler Dunkel­ tönungsalgorithmus verwendet wird, wo die Last der Anzeigedatenschreibverarbeitung im Vergleich damit oder der Verwendung des Doppelpuffers relativ schwer ist, wie in Fig. 2 dargestellt ist, dann werden vier zur Berechnung dienende Prozessoren der Vorverarbeitung und zwei Prozessoren der Anzeigedatenschreibverarbeitung zugeordnet. Im Fall der Verwendung des Doppelpuffers ist ein Rahmenspeicher mit der Ausgangslogik gekoppelt, so daß die Anzeigedaten in den anderen Rahmen­ speicher geschrieben werden. Während des Vertikal­ rücklaufintervalls, das der Vollendung des Schreibvorganges folgt, werden diese Rahmenspeicher umgeschaltet, wodurch eine flimmerfreie und glatte Animation möglich ist. Hier kann der Prozessor auf der Rahmenspeicherseite für die Anzeigeverarbeitung auch als Berechnungsvorrichtung verwendet werden. Schließlich können im Fall der zweidimensionalen Bildanimation, bei der die Last der Schreibver­ arbeitung groß ist, wie Fig. 3 zeigt, zwei Prozessoren den Berechnungsvorgängen und vier Prozessoren der Anzeigedatenschreibverarbeitung zugeordnet sein. Wenn die Anzeigedatenschreib­ vorrichtungen, wie in Fig. 2 und 3 dargestellt, verteilt sind, für den Fall, daß der Rahmenspeicher für die Anzeige bei jeder Horizontaloperation umgeschaltet wird (beispielsweise), kann der erforderliche Schreibbereich bis auf 1/2 (Fig. 2) oder 1/4 (Fig. 3) herabgesetzt werden, wodurch die Schreiblast vermindert wird. Wie beschrieben wurde, ist die Anordnung gemäß der Erfindung flexibel umschaltbar entsprechend den Lastver­ änderungen bezüglich der Berechnungen in der Vor­ verarbeitung und der Anzeigedatenschreibverarbeitung, wodurch die Realisierung einer Anzeigevorrichtung mit einer hohen Prozessorwirksamkeit ermöglicht wird.

Als nächstes folgt eine Beschreibung hinsichtlich einer Hardware-Anordnung zur Durchführung der flexiblen Umschaltoperation. Fig. 4 zeigt ein Ausführungsbeispiel zu deren Realisierung, bei dem verwendet werden: Prozessoren 1; Adressen­ umschalter 2; Rahmenspeicher 3a bis 3d, von denen jeder einen Doppelanschluß-Speicher mit einem seriellen Bildausgang aufweist; eine Kathodenstrahlröhren-Steuereinheit 4 zur Erzeugung von Anzeigeadressen für die Rahmenspeicher 3a bis 3d; eine Ausgangslogik 5; eine Rahmenumschalt- Steuervorrichtung 6, die ein wesentliches Element der Erfindung darstellt; Adressenbusse 10 für die Prozessoren 1; ein Anzeigeadressenbus 11 für die Steuereinheit 4; Adressenbusse 12, die von den Adressenumschaltern 2 ausgewählt und mit den Rahmenspeichern 3a bis 3d gekoppelt werden; Datenbusse 13, von denen jeder einen Prozessor 1 mit einem der Rahmenspeicher 3a bis 3d koppelt; ein Anzeigeausgangsbus 14 für die Verbindung zwischen den seriellen Ausgängen der Rahmen­ speicher 3a bis 3d und der Ausgangslogik 5; Adressenbusauswahlsignale 20 bis 23 zur Steuerung des Umschaltvorganges zwischen den Adressenbussen 10 von den Prozessoren 1 und dem Adressenbus 11 von der Steuereinheit 4; und Ausgangsaktivierungs­ signale 30 bis 33 zur Steuerung der seriellen Ausgänge der Rahmenspeicher 3a bis 3d. Obgleich in Fig. 4 zwei der erwähnten Prozessoren 1 und die Kommunikationswege zwischen den Prozessoren 1 und andere Bausteine nicht dargestellt sind, um die Anordnungen in den Fig. 1 bis 3 zu reali­ sieren, können zwei Prozessoren fest für die Durchführung von Berechnungen vorgesehen sein, und für die logische Verbindung ist es möglich, wenn ein Prozessor wie der in "TRANSPUTER TECHNICAL NOTES", INMOS Limited, 1989, S. 170-204, offenbarte Transputer verwendet wird, leicht die Umschaltungen der Anordnung mittels einer Software vorzunehmen, wie in dem Dokument beschrieben ist. Hier erfolgt die Beschreibung nur anhand von vier Prozessoren in bezug auf die selektive Verbindung zwischen den Rahmenspeichern und der Ausgangslogik.

In den Fig. 5 bis 8 sind Ausgangssteuersignale (Ausgangsaktivierungssignale) 30 bis 33 gezeigt, die die seriellen Ausgänge der Rahmenspeicher gemäß den Bedingungen der positiven Logik steuern (hoher Signalpegel (H): Aktivieren; niedriger Signalpegel (L): Deaktivieren).

Um in dem Blockschaltbild nach Fig. 4 die in Fig. 1 dargestellte Verbindung zu realisieren, hat, wie in Fig. 5 gezeigt ist, nur das Ausgangs­ steuersignal 30 ständig den hohen Signalpegel H und die Ausgangssignale 31 bis 33 haben immer den niedrigen Signalpegel L. Weiterhin wird nur das Adressenauswahlsignal 20 in Abhängigkeit von der Anzeigezeit gesteuert und die Adressen­ auswahlsignale 21 bis 23 werden immer so gesteuert, daß sie die Verbindung der Adressenbusse 10 von den Prozessoren 1 bewirken. Somit ist nur der Rahmenspeicher 3a als ein Rahmenspeicher geschaltet und die anderen Prozessoren 1 werden nur als Berechnungsvorrichtungen verwendet.

Bei den in Fig. 2 gezeigten Verbindungen wird für den Fall der Verwendung des Doppelpuffers, wie zum Beispiel in Fig. 6 gezeigt ist, der Umschalt­ vorgang zwischen dem hohen und niedrigen Signal­ pegel für die Signale 30 und 31 zum Zeitpunkt des Vertikalrücklaufstrichs nach Beendigung der Aktualisierung der Anzeige bewirkt. Abhängig von diesem Vorgang werden die Adressenauswahlsignale 20 und 21 während der Anzeigezeit gesteuert, wodurch die Rahmenspeicher 3a und 3b zum Zeit­ punkt des Vertikalrücklaufstrichs schaltbar sind.

Bei den in Fig. 2 gezeigten Verbindungen werden für den Fall der Verteilung des Rahmenspeichers, wie beispielsweise in Fig. 7 gezeigt ist, die Signale 30 und 31 zum Zeitpunkt jedes Horizontal­ rücklaufintervalls umgeschaltet. Entsprechend dem Umschaltvorgang werden die Adressenauswahl­ signale 20 und 21 während der Anzeigezeit ge­ steuert, wodurch die Zuteilung eines Bildes bei jeder Horizontalabtastlinie zu fünfzig-fünfzig gemacht wird und daher kann die für das Schreiben erforderliche Last bis auf 1/2 gesenkt werden.

Um die Verbindung gemäß Fig. 3 zu realisieren, werden, wie zum Beispiel Fig. 8 zeigt, die Ausgangssteuersignale 30 bis 33 so ausgebildet, daß sie der Reihe nach den hohen Signalpegel annehmen und die jeweils anderen Signale den niedrigen Signalpegel aufweisen. Entsprechend diesem Vorgang werden die Adressensteuersignale 20 bis 23 während der Anzeigezeit gesteuert. Auf diese Weise erfolgt die Zuteilung eines Schirms jeweils zu 1/4 bei jeder Horizontalabtast­ linie, wodurch eine Abnahme der Schreiblast bis auf 1/4 möglich ist.

Wie vorbeschrieben ist, ist es mit dem von der Rahmenumschalt-Steuervorrichtung 6 erzeugten einfachen Steuersignal möglich, ein derartiges flexibles Umschalten der Anordnung durchzuführen; bei Verwendung der bestehenden Hardware-Elemente ist es eine extrem einfache Technik, ein solches Signal bei der Zeitgabe der Kathodenstrahlröhren- Steuereinheit und unter der Software-Steuerung der Prozessoren zu erzeugen, und daher ist eine genauere Beschreibung hiervon nicht erforderlich.

Wie hinsichtlich der Verwendung des Doppelpuffers unter Bezugnahme auf Fig. 2 beschrieben wurde, obgleich es im Fall der Fig. 1 durch das Umschalten des Rahmenspeichers realisiert wird, wenn in Fig. 2 der Rahmenspeicher verteilt wird, ent­ sprechend in Fig. 3, kann die Realisierung auch mit einem Verfahren zur Änderung der Rahmenspeicheradresse für den Beginn der Anzeige erfolgen. Weiterhin ist es unnötig zu sagen, daß hinsichtlich der Anzahl der Prozessoren und der Rahmenspeicher keine Begrenzungen bestehen.

Wie dargelegt wurde, ist es durch die Verwendung des erfindungsgemäßen Steuerverfahrens für eine Anzeigevorrichtung möglich, die eingesetzten Mittel wie die Prozessoren flexibel und wirksam in bezug auf verschiedene Anwendungen zu benutzen.

Claims (5)

1. Verfahren zur Steuerung einer Anzeigevor­ richtung, bei dem eine Mehrzahl von Rahmenspeichern zum Halten von Daten für die Anzeige auf einem Anzeigeabschnitt dient, eine oder mehrere Anzeigedaten­ schreibvorrichtungen mit den Rahmenspeichern gekoppelt werden und eine Ausgangslogik zur Ausgabe der Anzeigedaten in den Rahmen­ speichern zu dem Anzeigeabschnitt vorgesehen ist, dadurch gekennzeichnet, daß die Verbindung der Rahmenspeicher (3a bis 3d) zu der Ausgangslogik (5) selektiv her­ gestellt wird mittels einer Umschaltung zwischen einer Betriebsart zur Verbindung eines der Rahmenspeicher mit der Ausgangs­ logik, einer Doppelpuffer-Betriebsart zur Umschaltung von zwei der Rahmenspeicher in der Zeit der Vertikalrücklaufintervalle und einer Betriebsart zur Umschaltung der Mehrzahl von Rahmenspeichern in der Zeit der Horizontal­ rücklaufintervalle.

2. Verfahren nach Anspruch 1, dadurch gekenn­ zeichnet, daß der Rahmenspeicher einen serielle Signale für einen Bildausgang erzeugenden Doppelanschluß-Speicher aufweist.

3. Verfahren nach Anspruch 1, dadurch gekenn­ zeichnet, daß irgendeiner aus einer Mehrzahl von vorher zur Verfügung gestellten Prozessoren (1) als Anzeigedatenschreibvorrichtung ver­ wendet wird.

4. Verfahren nach Anspruch 1, dadurch gekenn­ zeichnet, daß der Rahmenspeicher bei der Doppelpuffer-Betriebsart als Doppelpuffer verwendet wird, einer der Rahmenspeicher mit der Ausgangslogik verbunden wird und der Anzeigedatenschreibvorgang für den anderen Rahmenspeicher durchgeführt wird, und daß die Rahmenspeicher während des nächsten Vertikalrücklaufintervalls nach Beendigung des Schreibvorgangs umgeschaltet werden.

5. Verfahren nach Anspruch 1, dadurch gekenn­ zeichnet, daß der Umschaltvorgang zwischen den jeweiligen Betriebsarten software­ mäßig durchgeführt wird.