DE4039103A1 - Bipolare halbleiteranordnung und verfahren zu deren herstellung - Google Patents

Bipolare halbleiteranordnung und verfahren zu deren herstellung

Info

Publication number
DE4039103A1
DE4039103A1 DE19904039103 DE4039103A DE4039103A1 DE 4039103 A1 DE4039103 A1 DE 4039103A1 DE 19904039103 DE19904039103 DE 19904039103 DE 4039103 A DE4039103 A DE 4039103A DE 4039103 A1 DE4039103 A1 DE 4039103A1
Authority
DE
Germany
Prior art keywords
doping
planes
growth direction
carrier material
arrangement according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19904039103
Other languages
English (en)
Inventor
Helmut Dipl Phys Jorke
Horst Ing Grad Kibbel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atmel Germany GmbH
Original Assignee
Daimler Benz AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daimler Benz AG filed Critical Daimler Benz AG
Priority to DE19904039103 priority Critical patent/DE4039103A1/de
Publication of DE4039103A1 publication Critical patent/DE4039103A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H01L29/365—Planar doping, e.g. atomic-plane doping, delta-doping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7373—Vertical transistors having a two-dimensional base, e.g. modulation-doped base, inversion layer base, delta-doped base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)

Description

Die Erfindung betrifft eine bipolare Halbleiteranordnung und ein Verfahren zu deren Herstellung.
Bipolare Halbleiteranordnungen sind an sich seit langem bekannt. Die Verfahren zur Herstellung solcher Anordnungen sind aber im Regelfall mit einer großen Anzahl von Verfah­ rensschritten, die u. a. Ätzschritte mit den damit ver­ knüpften Problemen des Austeilens und Passivierens umfas­ sen, verbunden und dadurch aufwendig. Viele Anordnungen sind nach Fertigstellung auch nicht planar.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine vorteilhafte bipolare Halbleiteranordnung sowie ein Verfahren zu deren Herstellung anzugeben.
Die erfindungsgemäße Halbleiteranordnung ist im Pa­ tentanspruch 1, das Verfahren zu ihrer Herstellung im Pa­ tentanspruch 8 beschrieben.
Das zugrunde gelegte Prinzip der Delta-Dotierebenen ist an sich bekannt und z. B. in Journal of Applied Physics 51, S. 383 (1980) von Wood et. al beschrieben. Die Erfindung macht sich dieses Prinzip für die Herstellung einer vor­ teilhaften Halbleiteranordnung zunutze, indem mehrere Delta-Dotierebenen in Wachstumsrichtung aufeinanderfolgend hergestellt werden, wobei Dotierstoffe beider Leitfähig­ keitstypen in verschiedenen Dotierebenen vorgesehen sind. Hierdurch sind bipolare Anordnungen herstellbar, die be­ sonders für sehr schnelle elektronische Schaltkreise ge­ eignet sind.
Die Erfindung ist nachfolgend an einem Ausführungsbeispiel unter Bezugnahme auf die Abbildungen noch eingehend erläu­ tert. Dabei zeigt:
Fig. 1 eine Schrägsicht auf drei Delta-Dotierebenen eines Bipolartransistors oder Hetero-Bipolartransistors.
Fig. 2 ein Schnittbild senkrecht zu den Dotierebenen ent­ lang der Schnittlinie AA′ der Fig. 1.
Fig. 3 ein Dotierungsprofil in Wachstumsrichtung.
Fig. 4 Bandverläufe für das Dotierungsprofil nach Fig. 3.
Fig. 5 Strom-Spannungs-Kennlinien eines Delta-Bipolartran­ sistors.
Der aus der durch die Erfindung gegebenen Vielzahl von Möglichkeiten beispielhaft herausgegriffene Aufbau eines Bipolartransistors mit Delta-Dotierebenen nach Fig. 1 zeigt drei Dotierebenen D1, D2, D3, die in Wachstumsrich­ tung z aufeinanderfolgen. Die drei Delta-Dotierebenen, im folgenden einfach als Dotierebenen bezeichnet, überlappen in z-Richtung teilweise in einem Bauelementbereich BB und weisen größere nicht überlappende Bereiche als An­ schlußbereiche auf. Für die Dotierebene D1 ist schematisch die Lage eines metallischen Kontakts M für eine Zuleitung in die Abbildung eingetragen. Entsprechende Kontakte für die anderen Dotierebenen sind nicht mit eingezeichnet.
Aus dem Schnittbild nach Fig. 2, das einem Schnitt senk­ recht zu den Dotierebenen der Fig. 1 entlang der Schnitt­ linie AA′ entspricht, werden der prinzipielle Aufbau wei­ ter verdeutlicht und die aufeinanderfolgenden Verfahrens­ schritte veranschaulicht.
Ausgehend von einer einkristallinen Silizium-Schicht T1, die durch ein Substrat oder eine andere Schicht gegeben sein kann, wird auf der Oberfläche dieser Schicht T1 mit­ tels Molekularstrahl-Epitaxie (MBE) eine lateral struktu­ rierte Dotierebene D1 als n-Typ-Deltaebene, z. B. als Si­ lizium-Antimon-Schicht abgeschieden. Die laterale Struktu­ rierung kann beispielsweise durch eine dem Umriß der Do­ tierebene D1 entsprechende, vorgesetzte Maske erfolgen.
Der Einbau des Dotierstoffs Sb in das Silizium-Wirtsgitter führt zwar zu Gitterverspannungen, beeinträchtigt aber we­ gen der im Idealfall einatomaren Dicke der Delta-Dotier­ ebene das einkristalline Aufwachsen der nachfolgend durch MBE abgeschiedenen Trägerschicht T2 nicht. Die Trä­ gerschicht T2 besteht für einen einfachen Delta-Bipolar­ transistor wiederum aus Silizium, kann aber für einen He­ tero-Delta-Bipolartransistor z. B. als einkristalliner Mischkristall aus Silizium und Germanium aufgewachsen sein, ggf. mit Variation des Ge-Gehalts in z-Richtung. Entsprechendes gilt für die später abgeschiedene Träger­ schicht T3.
Nach Abscheiden der Trägerschicht T2 wird auf deren Ober­ fläche in zu D1 analoger Weise eine p-Typ (Dotierstoff z. B. Bor), lateral strukturierte Dotierebene D2 ab­ geschieden, danach wiederum eine Trägerschicht T3, wie­ derum eine n-Typ-Dotierebene D3 und eine Deckschicht T4 aus Trägermaterial, z. B. wieder Silizium. Die Verteilung der Dotierstoffe muß nicht ideal in Form einatomar dicker Lagen vorliegen, sondern sie kann insbesondere durch Segregationseffekte verbreitert sein. Die Verbreiterung der Verteilung in z-Richtung muß aber klein bleiben gegen die Dicke der Trägermaterialschichten T2, T3, (ca. 10 nm- 100 nm), was bei typischen Segregationsverbreiterungen von 1 bis 3 nm gewährleistet ist. Die Trägermaterialschichten können gegenüber den Dotierebenen als isolierend betrach­ tet werden.
Auf der Si-Deckschicht T4, die für die elektrische Funk­ tion der Dotierebene D3 erforderlich ist, ist ein Metall­ kontakt M aufgebracht, z. B. durch Aufdampfen, der durch nachträgliches Einlegieren eine Kontaktzone K durch die Trägerschichten T4, T3, T2 bis zur Dotierebene D1 in deren Anschlußbereich erzeugt. Aufgrund der nicht überlappenden Anschlußbereiche und der isolierenden Eigenschaften der Trägerschichten werden die anderen Dotierschichten von der Kontaktzone K nicht beeinflußt.
Das in Fig. 3 skizzierte Dotierungsprofil zeigt in will­ kürlichen Einheiten die Dotierstoffkonzentrationen für einen in Fig. 2 skizzierten Aufbau über der Wachstumsrich­ tung z im Bauelementbereich BB. Zusätzlich ist mit un­ terbrochener Linie der Germanium-Gehalt in den Trägermate­ rialschichten T2, T3 eingetragen. Fig. 4 zeigt die zugehö­ rigen Bandverläufe des Leitungsbandes EC und des Valenz­ bandes EV. Durch die gegenüber D1, D3 entgegengesetzt do­ tierte Dotierebene D2 entsteht eine deutliche Po­ tentialbarriere für Elektronen im Leitungsband und eine Potentialmulde für Löcher im Valenzband. Durch Ausführung der Trägerschichten T2, T3 als SiGe-Mischkristall wird die Potentialmulde im Valenzband noch vertieft, wogegen die Barriere im Leitungsband durch den Ge-Zusatz kaum beein­ flußt wird.
Durch Anlegen einer Basis-Emitter-Spannung zwischen D2 und D3 und einer Kollektor-Emitter-Spannung zwischen D1 und D3 kann in zu bekannten Bipolartransistoren und Heterobipo­ lartransistoren analoger Weise ein Transistorverhalten er­ reicht werden. Fig. 5 zeigt beispielsweise für einen npn- Delta-Transistor den Kollektorstrom über der Kollektor- Emitterspannung in einem Kennlinienfeld mit der Basis- Emitterspannung als Parameter.
Die dabei zugrunde gelegten Dotierstoffdichten in den Do­ tierebenen D1, D2, D3 sind:
D1 (Kollektor): ND = 6×1014 Sb-Atome/cm2
D2 (Basis): NA = 2×1013 B-Atome/cm2
D3 (Emitter): ND = 6×1014 Sb-Atome/cm2.
Die Erfindung ist besonders geeignet für die dreidimensio­ nale Integration von integrierten Schaltungen mit Anord­ nung von Bauelementen in mehreren übereinanderliegenden Ebenen, wobei die Dotierebenen verschiedener Bauelemente auch teilweise oder vollständig coplanar liegen können.
Unabhängig von der Komplexität der Schaltung ergibt sich immer ein Bauteil mit planarer Oberfläche. Bei der Herstellung sind insgesamt weniger Verfahrensschritte erforderlich als bei der Herstellung üblicher Bipolaran­ ordnungen; insbesondere können Ätzschritte mit den be­ schriebenen Nachteilen entfallen.

Claims (14)

1. Bipolare Halbleiteranordnung, gekennzeichnet durch mehrere Delta-Dotierebenen innerhalb eines Halbleiter-Trä­ germaterials, die in Wachstumsrichtung aufeinanderfolgen und Dotierstoffe beider Leitfähigkeitstypen in verschie­ denen Dotierebenen aufweisen.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Dotierebenen lateral strukturiert sind und in Wachs­ tumsrichtung teilweise überlappen.
3. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Dotierebenen in einem Bauelementbereich überlappen und nicht überlappende Anschlußbereiche aufweisen.
4. Anordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß drei Dotierebenen einen Bipolartransi­ stor bilden.
5. Anordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß das Trägermaterial Silizium ist.
6. Anordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß das Trägermaterial in Wachstumsrich­ tung heterogen zusammengesetzt ist.
7. Anordnung nach Anspruch 4 und Anspruch 6, dadurch ge­ kennzeichnet, daß bei drei einen npn-Transistor bildenden Dotierebenen das Trägermaterial zwischen den Ebenen als Si-Ge-Mischkristall aufgewachsen ist mit zur mittleren Ebene hin jeweils zunehmendem Ge-Gehalt.
8. Verfahren zur Herstellung einer bipolaren Halbleitera­ nordnung nach Anspruch 1, dadurch gekennzeichnet, daß nach dem Molekularstrahl-Epitaxieverfahren in nichtleitendem Trägermaterial in Wachstumsrichtung aufeinanderfolgend mehrere Delta-Dotierebenen mit Dotierstoffen beider Leit­ fähigkeitstypen in verschiedenen Ebenen erzeugt werden.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die Delta-Dotierebenen lateral strukturiert werden.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß zur lateralen Strukturierung eine Maske bei der Aufbrin­ gung des Dotierstoffs verwandt wird.
11. Verfahren nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, daß die Zusammensetzung des Trägermateri­ als in Wachstumsrichtung variiert wird.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß zumindest teilweise als Trägermaterial ein Mischkri­ stall aufgewachsen wird.
13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß das Mischverhältnis während des Epitaxie-Wachstums zwischen zwei Dotierebenen verändert wird.
14. Verfahren nach einem der Ansprüche 8 bis 13, dadurch gekennzeichnet, daß auf einer Zuleitungsebene Metallkon­ takte aufgebracht und einlegiert werden.
DE19904039103 1990-03-27 1990-12-07 Bipolare halbleiteranordnung und verfahren zu deren herstellung Ceased DE4039103A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19904039103 DE4039103A1 (de) 1990-03-27 1990-12-07 Bipolare halbleiteranordnung und verfahren zu deren herstellung

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4009790 1990-03-27
DE19904039103 DE4039103A1 (de) 1990-03-27 1990-12-07 Bipolare halbleiteranordnung und verfahren zu deren herstellung

Publications (1)

Publication Number Publication Date
DE4039103A1 true DE4039103A1 (de) 1991-10-02

Family

ID=25891589

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19904039103 Ceased DE4039103A1 (de) 1990-03-27 1990-12-07 Bipolare halbleiteranordnung und verfahren zu deren herstellung

Country Status (1)

Country Link
DE (1) DE4039103A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994014197A1 (de) * 1992-12-10 1994-06-23 Daimler Benz Ag Bipolartransistor
EP0623961A2 (de) * 1993-05-06 1994-11-09 Daimler-Benz Aktiengesellschaft Bipolar-transistor mit hoher Stromverstärkung
US5798539A (en) * 1992-12-10 1998-08-25 Daimler Benz Ag Bipolar transistor for very high frequencies
EP1178537A2 (de) * 1998-02-20 2002-02-06 Matsushita Electric Industrial Co., Ltd. Bipolartransistor und Halbleiterbauelement

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994014197A1 (de) * 1992-12-10 1994-06-23 Daimler Benz Ag Bipolartransistor
US5798539A (en) * 1992-12-10 1998-08-25 Daimler Benz Ag Bipolar transistor for very high frequencies
EP0623961A2 (de) * 1993-05-06 1994-11-09 Daimler-Benz Aktiengesellschaft Bipolar-transistor mit hoher Stromverstärkung
EP0623961A3 (de) * 1993-05-06 1995-04-19 Daimler Benz Ag Bipolar-transistor mit hoher Stromverstärkung.
DE4314951C2 (de) * 1993-05-06 2001-07-12 Daimler Chrysler Ag Bipolar-Transistor mit hoher Stromverstärkung
EP1178537A2 (de) * 1998-02-20 2002-02-06 Matsushita Electric Industrial Co., Ltd. Bipolartransistor und Halbleiterbauelement
EP1178537A3 (de) * 1998-02-20 2004-09-29 Matsushita Electric Industrial Co., Ltd. Bipolartransistor und Halbleiterbauelement

Similar Documents

Publication Publication Date Title
DE1764464C3 (de) Verfahren zur Herstellung eines lateralen Transistors
DE3545040C2 (de) Verfahren zur Herstellung einer vergrabenen Schicht und einer Kollektorzone in einer monolithischen Halbleitervorrichtung
EP0006510B1 (de) Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche
DE3400295A1 (de) Halbleiterbauteil
EP0684639A1 (de) Verfahren zur Herstellung eines Bipolartransistors
DE1564735A1 (de) Feldeffekttransistor und Verfahren zu dessen Herstellung
DE4444776A1 (de) Verfahren zur Herstellung eines Bipolartransistors
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE1764274B2 (de) Monolithisch integrierte Halbleiterstruktur zur Zuleitung von Versorgungsspannungen für nachträglich zu integrierende Halbleiterbauelemente und Verfahren zu ihrer Herstellung
DE1764570C3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE3100839A1 (de) Integrierte schaltungsanordnung
DE2364752A1 (de) Halbleitervorrichtung
EP0230508B1 (de) Strukturierter Halbleiterkörper
DE1914745A1 (de) Halbleiterbauelement mit mindestens einem UEbergang
DE4039103A1 (de) Bipolare halbleiteranordnung und verfahren zu deren herstellung
DE2529951A1 (de) Lateraler, bipolarer transistor
DE1901807C3 (de) Verfahren zum Herstellen einer monolithisch integrierten Halbleiterschaltung mit integrierter Versorgungsspannungszuführung
DE2246147C3 (de) Verfahren zur Herstellung integrierter Halbleiteranordnungen
DE2408402A1 (de) Verfahren zur herstellung integrierter schaltungen bzw. nach einem solchen verfahren hergestellte integrierte halbleiterschaltungseinheit
DE2627922A1 (de) Halbleiterbauteil
DE69534105T2 (de) Herstellungsverfahren eines integrierten Schaltkreises mit komplementären isolierten Bipolartransistoren
DE2654816A1 (de) Monolithische halbleiterstruktur
DE69838794T2 (de) Verfahren zur herstellung eines leistungsbipolartransistors
DE4439131C2 (de) Halbleitereinrichtung mit einem Verbindungsbereich und Verfahren zur Herstellung derselben
DE10254663B4 (de) Transistor mit niederohmigem Basisanschluß und Verfahren zum Herstellen

Legal Events

Date Code Title Description
8120 Willingness to grant licenses paragraph 23
8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: DAIMLERCHRYSLER AG, 70567 STUTTGART, DE

8127 New person/name/address of the applicant

Owner name: TEMIC SEMICONDUCTOR GMBH, 74072 HEILBRONN, DE

8127 New person/name/address of the applicant

Owner name: ATMEL GERMANY GMBH, 74072 HEILBRONN, DE

8131 Rejection