DE4033468A1

DE4033468A1 - Indikatorsteuerschaltung

Info

Publication number: DE4033468A1
Application number: DE19904033468
Authority: DE
Inventors: Akio Ito
Original assignee: Jeco Corp
Current assignee: Jeco Corp
Priority date: 1989-10-23
Filing date: 1990-10-20
Publication date: 1991-05-02
Also published as: JPH03137570A; DE4033468C2; JP2738870B2

Description

Die Erfindung bezieht sich auf eine Indikatorsteuerschaltung, die einen Meßwert einer physikalischen Größe in ein digitales Datum oder eine digitale Angabe umsetzt, um auf einem Indikator, Anzeiger oder Anzeigeinstrument, beispielsweise einem Geschwindigkeitsmesser, Tachometer, Wassertemperaturmesser und Kraftstoffmesser, eine Darstellung oder Anzeige vorzunehmen, und die dann auch in Übereinstimmung mit dieser digitalen Angabe die Anzeige auf Instrumenten ausführt. Die Erfindung bezieht sich insbesondere auf eine Indikatorsteuerschaltung, die ohne die Verwendung einer Hystereseschaltung in einem digitalen Filter eine Hysterese erzeugt.

Ein digitaler Anzeige- oder Displayindikator unterscheidet sich von einem analogen Anzeige- oder Displayindikator darin, daß die Darstellung oder Anzeige in Digitalwerten erfolgt, beispielsweise die Geschwindigkeit eines Kraftfahrzeugs.

Eine Schwierigkeit mit einem Indikator, der eine digitale Anzeige ausführt, besteht darin, daß beispielsweise bei einer Geschwindigkeitsanzeige für ein Kraftfahrzeug der angezeigte digitale Geschwindigkeitswert um den der angezeigten Geschwindigkeit entsprechenden Wert herum flattert, selbst wenn das Fahrzeug mit konstanter Geschwindigkeit läuft. Andererseits ist es erforderlich, die angezeigte Geschwindigkeit in Abhängigkeit von Änderungen in der Geschwindigkeit bei einer Beschleunigung oder Verzögerung des Kraftfahrzeugs prompt auf den jeweils aktuellen Stand zu bringen. Dieses erwünschte Mitlaufen oder Folgen ist jedoch unzulänglich. Eine Maßnahme zur Überwindung dieser Schwierigkeiten wird in der Bereitstellung einer Hystereseschaltung gesehen. Obgleich derartige Hystereseschaltungen das Flattern oder Streuen des Anzeigewerts des Instruments vermindern, sind sie von ihrer Gesamtkonfiguration her kompliziert und auch kostenmäßig aufwendig.

Fig. 1 zeigt ein Blockschaltbild eines Ausführungsbeispiels einer herkömmlichen Indikatorsteuerschaltung. Eine Signalumsetzungsschaltung 21 ist aus einer Wellenformgleichrichterschaltung 12 und einer Frequenzzählschaltung 13 aufgebaut. Die an einem Eingangsanschluß 10 auftretenden zu messenden Eingangssignale werden in digitale Daten oder Angaben umgesetzt, und die umgesetzten Digitaldaten gelangen dann zu einer Digitalfilterschaltung 14, mit der das Ansprechverhalten eingestellt werden kann. In einer Treiber- oder Ansteuerschaltung 19 werden dann Treiber- oder Ansteuersignale erzeugt, die den digitalen Daten entsprechen. Diese Ansteuersignale gelangen dann zu einer Display- oder Anzeigevorrichtung 20 und steuern darin die Meßanzeigeeinrichtung an.

Die digitale Filterschaltung 14 kann in einfachster Weise durch ein Primärfilter realisiert werden, sie kann aber auch Sekundär- oder Zweitfilter und nachgeschaltete Filter enthalten. Fig. 2 zeigt ein Ausführungsbeispiel einer digitalen Filterschaltung 14, die einen komplizierten Filteraufbau hat. Diese digitale Filterschaltung 14 ist aufgebaut aus Multipliziergliedern 34 bis 44, Addiergliedern 45 bis 52 und Verzögerungsgliedern 53 bis 55.

Wie man dem oben beschriebenen Aufbau entnehmen kann, ist in einer herkömmlichen Indikatorsteuerschaltung keine Schaltung vorhanden, die ein Flackern oder Schwankungen des Anzeigewerts auf dem Instrument verhindert, wenn im Falle des betrachteten Beispiels eine konstante Geschwindigkeit vorliegt. Es ist daher die Unzulänglichkeit vorhanden, daß der Anzeigewert des Displayindikators flackert oder schwankt, wenn eine Hystereseschaltung nicht vorhanden ist.

Fig. 3 zeigt einen Displayindikator, der mit einer Hystereseschaltung ausgerüstet ist. Das Flattern oder die Schwankungen des Anzeigewerts wird durch eine Hystereseschaltung 23 vermindert. Die Hystereseschaltung 23 ist so ausgelegt, daß der angezeigte Geschwindigkeitswert nur dann erneuert oder aktualisiert wird, wenn die Differenz zwischen der auf einem Displayabschnitt 25 angezeigten Geschwindigkeit und einer Geschwindigkeit, die einem Zählwert in einem Fahrzeuggeschwindigkeitszähler 27 entspricht, größer als ein vorbestimmter Wert ist.

Darüber hinaus enthält die in Fig. 3 gezeigte Indikatorsteuerschaltung eine Nullanzeigebeurteilungsschaltung 29. Diese Nullbeurteilungsschaltung 29 gibt die Angabe oder das Datum 0 km/h heraus, wenn die Geschwindigkeit kleiner als ein vorbestimmter Wert ist, und dieses Datum von 0 km/h wird auf dem Displayabschnitt angezeigt.

Generelles Ziel der Erfindung ist es daher, eine neuartige Indikatorsteuerschaltung zu schaffen, in der die oben geschilderten Schwierigkeiten überwunden sind.

Ein spezielles Ziel der Erfindung ist es, eine Displayindikatorsteuerschaltung zu schaffen, die das Flattern oder Schwanken des Anzeigewerts, der im Displayindikator auftritt, vermindert und die ohne Verwendung einer Hystereseschaltung eine, was die Wahrnehmung des Benutzers anbelangt, ruhige Anzeige des Meßwerts vorsieht, und zwar gemäß einem Wert, bei dem es sich um den objektiven Meßwert handelt.

Nach der Erfindung wird der erfindungsgemäße Zweck durch eine Indikatorsteuerschaltung erreicht, die sich auszeichnet durch eine Umsetzungseinrichtung zum Umsetzen eines analogen Signals, das einer vorbestimmten physikalischen Größe entspricht, in ein erstes digitales Datum, und durch eine digitale Filtereinrichtung, die an die Signalumsetzungseinrichtung angeschlossen ist, zum Erzeugen eines zweiten digitalen Datums aus dem ersten digitalen Datum in Übereinstimmung mit einer vorbestimmten Filtercharakteristik, wobei während des Vorgangs, bei dem das zweite digitale Datum aus dem ersten digitalen Datum gewonnen wird, ein intermediäres oder dazwischenliegendes digitales Datum erzeugt wird, welche digitale Filtervorrichtung eine Verarbeitungseinrichtung enthält, die das intermediäre digitale Datum so verarbeitet, daß die Beziehung zwischen dem ersten digitalen Datum und dem zweiten digitalen Datum eine Hysterese hat, und wobei das von der digitalen Filtereinrichtung erzeugte zweite digitale Datum zum Anzeigen der vorbestimmten physikalischen Größe auf einem Indikator verwendet wird.

Nachstehend wird die Erfindung an Hand von Zeichnungen beispielsweise erläutert. Es zeigt:

Fig. 1 ein Blockschaltbild eines Ausführungsbeispiels einer Indikatorsteuerschaltung nach der Erfindung.

Fig. 2 ein Schaltbild einer Ausführungsform einer digitalen Filterschaltung mit einem Aufbau aus mehreren Filtern,

Fig. 3 ein Blockschaltbild einer Indikatorsteuerschaltung mit einer Hystereseschaltung,

Fig. 4 ein Blockschaltbild der Hauptteile eines ersten Ausführungsbeispiels der Erfindung,

Fig. 5 ein Schaltbild einer digitalen Filterschaltung eines ersten Ausführungsbeispiels der Erfindung,

Fig. 6 ein Schaltbild einer digitalen Filterschaltung eines zweiten Ausführungsbeispiels der Erfindung, und

Fig. 7 ein Blockschaltbild der Hauptteile eines dritten Ausführungsbeispiels der Erfindung.

Es werden nunmehr bevorzugte Ausführungsbeispiele der Erfindung beschrieben.

Bei einem betrachteten bevorzugten Ausführungsbeispiel einer erfindungsgemäßen Indikatorsteuerschaltung handelt es sich um eine Steuerschaltung für einen Indikator, der die Drehzahl des Motors eines Kraftfahrzeugs anzeigt.

Diese Indikatorsteuerschaltung hat einen Grundaufbau, der mit dem Grundaufbau der in Fig. 1 dargestellten herkömmlichen Indikatorsteuerschaltung im wesentlichen identisch ist. Dies bedeutet, daß die Indikatorsteuerschaltung die Signalumsetzungsschaltung 21, das digitale Filter 14 und die Treiber- oder Ansteuerschaltung 19 zum Antreiben oder Ansteuern der Displayvorrichtung 20, die den Indikator darstellt, enthält.

Fig. 4 ist ein Blockschaltbild des digitalen Filters 14, das allerdings gemäß dem Ausführungsbeispiel der Erfindung ausgestaltet ist. Das in Fig. 4 dargestellte Filter 14 enthält eine Latch-Schaltung 16, eine 1/4-Dividierschaltung 17 und eine 3/4-Dividierschaltung 18. Die 1/4- Dividierschaltung 17 liefert ein Viertel des zugeführten Datenwerts, und die 3/4-Dividierschaltung 18 liefert drei Viertel des zugeführten Datenwerts. Dies bedeutet, daß die 1/4-Dividierschaltung 17 den Datenausgang von der Latch-Schaltung 16 mit 1/4 multipliziert, und daß die 3/4-Dividierschaltung 18 den Datenausgang der Latch- Schaltung 16 mit 3/4 multipliziert.

Ein Bruch oder Bruchteil im Berechnungsergebnis der 1/4-Dividierschaltung 17 wird weggelassen. Das heißt, daß vorbestimmte untere Bits, die den Bruch des Ausgangsdatums der 1/4-Dividierschaltung 17 darstellen, weggelassen werden. Ein Bruch, der gleich oder größer als 2/4 im Berechnungsergebnis der 3/4-Dividierschaltung 18 ist, wird als eine Einheit gezählt, und Brüche, die niedriger als 2/4 sind, werden weggelassen. Das heißt, daß ein Bit des Ausgangsdatums, das um ein Bit höher als das werthöchste Bit der vorbestimmten unteren Bits ist, die den Bruchteil darstellen, wird um 1 inkrementiert, wenn der Bruch gleich oder größer als 2/4 ist, und die vorbestimmten unteren Bits des Ausgangsdatums der 3/4-Dividierschaltung 18 werden weggelassen, wenn der Bruch kleiner als 2/4 ist.

Dem Addierglied 15 werden das Digitaldatum der 3/4- Dividierschaltung 18 und das Digitaldatum X(n) der Frequenzzählschaltung 13 zugeführt, so daß das Eingangsdatum X(n) und das Berechnungsergebnis der 3/4-Dividierschaltung 18 miteinander addiert werden. Das digitale Ausgangsdatum Y(n) des Addierglieds 15 wird in der Latch-Schaltung 16 verzögert. Das digitale Ausgangsdatum Y(n-1) der Latch-Schaltung 16 wird der 1/4-Dividierschaltung 17 zugeführt. Das digitale Datum Y(n-1) wird darin mit 1/4 multipliziert, so daß die 1/4-Dividierschaltung 17 ein Ausgangsdatum Y(n-1)/4 ausgibt, das mit A(n) bezeichnet wird. Außerdem wird das digitale Datum Y(n-1) der 3/4- Dividierschaltung 18 zugeführt und darin mit 3/4 multipliziert. Das Ausgangsdatum Y(n-1)×3/4 der Dividierschaltung 18 wird dem Addierglied 15 zugeführt.

Das digitale Ausgangsdatum A(n) der digitalen Filterschaltung 14 wird der Treiber- oder Ansteuerschaltung 19 zugeführt. Die Treiberschaltung 19 beliefert somit die Displayvorrichtung 20 mit dem digitalen Datenausgang A(n) der digitalen Filterschaltung 14. Hierbei verwendet die Treiberschaltung 19 das digitale Datum A(n), um Treiber- oder Ansteuersignale zu erzeugen, um eine Anzeige oder ein Display vorzunehmen, das den Eingangssignalen entspricht. Die Anzeige- oder Displayvorrichtung 20 führt dann die Anzeige bzw. das Display entsprechend diesen Eingangssignalen aus, und zwar unter Verwendung der Ansteuersignale der Ansteuerschaltung 19.

Es folgt eine weitere Erläuterung der digitalen Filterschaltung 14.

Das Ausgangsdatum des Frequenzzählers 13 wird der digitalen Filterschaltung 14 als Eingangsdatum X(n) zugeführt. Das Eingangsdatum X(n) wird an das Addierglied 15 gelegt, das dann das digitale Datum Y(n) ausgibt. Das digitale Datum Y(n) bildet das Eingangssignal zu der Latch-Schaltung 16, die synchron mit einem vorbestimmten Taktsignal in einer solchen Weise arbeitet, daß sie das digitale Datum Y(n) in das digitale Datum Y(n-1) verzögert. Die 3/4-Dividierschaltung 18 multipliziert das verzögerte digitale Datum Y(n-1) mit 3/4, so daß das Ausgangsdatum Y(n) des Addierglieds 15 durch die nachstehende Gleichung dargestellt werden kann:

Y(n)=X(n)+Y(n-1)×3/4.

Die 1/4-Dividierschaltung 17 multipliziert das digitale Ausgangsdatum Y(n-1) der Latch-Schaltung 16 mit 1/4, so daß das Ausgangsdatum A(n) der 1/4-Dividierschaltung 17 durch die nachstehende Gleichung dargestellt werden kann:

A(n)=Y(n-1)×1/4.

In der 3/4-Dividierschaltung 18 wird der Bruch, der nicht kleiner als 2/4 in dem Datum ist, das durch Y(n-1)×1/4 dargestellt ist, als eine Einheit gezählt, und der Bruch, der niedriger als 2/4 in diesem durch Y(n-1)×1/4 dargestellten Datum ist, wird weggelassen. In der 1/4-Dividierschaltung 17 werden alle Brüche, in dem durch Y(n-1)×1/4 dargestellten Datum, weggelassen. Die oben beschriebene Behandlung der Brüche der Berechnungsergebnisse der 1/4-Dividierschaltung 17 und der 3/4- Dividierschaltung 18 in dem digitalen Filter 14 führt dazu, daß die Beziehung zwischen dem digitalen Datum X(n), das der digitalen Filterschaltung 14 zugeführt wird, und dem digitalen Datum A(n), das am Ausgang der digitalen Filterschaltung 14 auftritt, eine Hysterese beinhaltet.

Wenn beispielsweise das Eingangsdatum X(n), wie es in der nachstehenden Tabelle 1 angegeben ist, für n=0 nach n=1 von 20 auf 10 abfällt, konvergiert das Ausgangsdatum A(n) auf 10 für den endgültigen Zählwert n=13. Wenn andererseits, wie es aus der nachstehenden Tabelle 2 hervorgeht, das Eingangsdatum X(n) für n=0 nach n=1 sich von 0 auf 10 ändert, konvergiert das Ausgangsdatum A(n) auf 9 für die letzte Zählzahl n=13.

Tabelle 1

(Beispiel für abnehmende Werte)

Tabelle 2

(Beispiel für zunehmende Werte)

Unter Bezugnahme auf die obigen Tabellen 1 und 2 kann man erkennen, daß sich der konvergierte Wert des Ausgangsdatums A(n) für den Fall, daß das Eingangsdatum X(n) abnimmt und sich auf einen in der Tabelle 1 angegebenen konstanten Wert ändert, von dem konvergierten Wert des Ausgangsdatums für den Fall unterscheidet, daß das Eingangsdatum X(n) zunimmt und sich auf denselben konstanten Wert, wie es in der Tabelle 2 angegeben ist, ändert. Somit tritt in der Beziehung zwischen dem Eingangsdatum X(n) und dem Ausgangsdatum A(n) eine Hysterese auf.

Nachstehend folgt eine erste detaillierte Beschreibung einer Ausführungsform der digitalen Filterschaltung 14 an Hand von Fig. 5.

Wie es aus Fig. 5 hervorgeht, weist die digitale Filterschaltung 14 eine Addierschaltung 151, eine Latch- Schaltung 153 und eine Addierschaltung 155 auf. Die Addierschaltung 151 hat einen 4-Bit-Eingangsanschluß A₀ bis A₃, einen 6-Bit-Eingangsanschluß B₀ bis B₅ und einen Übertragsbitanschluß C_i. Das einem Eingangsanschluß 157 zugeführte digitale Datum X(n) wird den vier Bit umfassenden Eingangsanschlüssen A₀ bis A₃ zugeführt. Das Ausgangsdatum der Addierschaltung 151 gelangt zur Latch-Schaltung 153. Die Latch-Schaltung 153 besteht aus einem Flipflop. Die Latch-Schaltung 153 führt synchron mit einem vorbestimmten Taktsignal eine Zwischenspeicherung des Ausgangsdatums Y(n) der Addierschaltung 151 durch, so daß die Latch-Schaltung 153 ein verzögertes Datum Y(n-1) ausgibt. Die Addierschaltung 155 hat einen 7-Bit-Eingangsanschluß A₀ bis A₆ und einen 6-Bit-Eingangsanschluß B₀ bis B₅. Das Ausgangsdatum Q₀ bis Q₅ der Latch-Schaltung 153, das das Datum Y(n-1) darstellt, ist um ein Bit verschoben, und dieses verschobene Datum wird den oberen sechs Anschlüssen A₁ bis A₆ des sieben Bit umfassenden Eingangsanschlusses A₀ bis A₆ der Addierschaltung 155 zugeführt. Weiterhin wird das Ausgangsdatum Q₀ bis Q₅ der Latch-Schaltung 153 dem sechs Bits umfassenden Eingangsanschluß B₀ bis B₅ der Addierschaltung 155 zugeführt. Das niedrigste Bit A₀ des sieben Bits umfassenden Eingangsanschlusses A₀ bis A₆ der Addierschaltung 155 ist mit Masse verbunden. Die Addierschaltung 155 arbeitet daher gemäß der nachstehenden Gleichung:

Y(n-1)+Y(n-1)×2=Y(n-1)×3.

Das Ausgangsdatum X₀ bis X₇ der Addierschaltung 155 wird um zwei Bits verschoben, und das verschobene Datum X₂ bis X₇ wird dem sechs Bits umfassenden Eingangsanschluß B₀ bis B₅ der Addierschaltung 151 zugeführt. Somit gelangt an den 6-Bit-Eingangsanschluß B₀ bis B₅ der Addierschaltung 151 das Datum Y(n-1)×3/4. Die beiden unteren Bits X₀ und X₁ des Ausgangsdatums der Addierschaltung 155 stellen einen Bruch in dem Datum Y(n-1)×3/4 dar. Das Bit X₁ wird dem Übertragsbitanschluß C_i der Addierschaltung 151 zugeführt. Wenn das Bit X₁ eine "1" ist, dann ist auch das Übertragsbit in der Addierschaltung 151 eine "1". Wenn das Bit X₁ eine "0" ist, dann ist auch das Übertragsbit in der Addierschaltung 151 eine "0". Die Addierschaltung 151 liefert daher das Ausgangsdatum Y(n) gemäß der nachstehenden Gleichung:

Y(n)=X(n)+(Y(n-1)×3/4)+Übertrag.

Der Übertrag entspricht dem Bruch (dargestellt durch die beiden Bits X₀ und X₁) in dem Datum Y(n-1)×3/4 und ist entweder gleich "1" oder "0".

Das durch die obige Gleichung dargestellte Datum Y(n) wird als Eingangssignal der Latch-Schaltung 153 zugeführt, und die Latch-Schaltung 153 gibt dann ein 6-Bit-Datum Q₀ bis Q₅ aus, das das Datum Y(n-1) darstellt. Das 6-Bit-Datum Q₀ bis Q₅ ist um zwei Bits verschoben, und dieses verschobene Datum Q₂ bis Q₅ gelangt dann an einen Ausgangsanschluß 159. Das Ausgangsdatum A(n), das dem Ausgangsanschluß 159 zugeführt wird, kann daher durch die folgende Gleichung dargestellt werden:

A(n)=Y(n-1)/4.

Das Datum A(n) ist das Ausgangsdatum der digitalen Filterschaltung 14 und wird der Treiber- oder Ansteuerschaltung 19 zugeführt.

An Hand von Fig. 6 soll ein zweites Ausführungsbeispiel beschrieben werden. Gemäß der Erfindung sind die Verarbeitungs- oder Operationsschaltungen nicht auf eine 1/4-Dividierschaltung 17 und eine 3/4-Dividierschaltung 18 beschränkt.

Bei dem Ausführungsbeispiel nach Fig. 6 wird ein 8-Bit-Eingangsdatum X(n) einem Eingangsanschluß 169 zugeführt. Dieses Eingangsdatum X(n) gelangt dann zu Eingangsanschlüssen A₀ bis A₇ einer Addierschaltung 161.

Das Ausgangsdatum Y(n) der Addierschaltung 161 bildet das Eingangssignal zu einer als Flipflop ausgebildeten Latch-Schaltung 163, die das Datum Y(n) synchron mit einem vorbestimmten Taktsignal zwischenspeichert. Die Latch-Schaltung 163, im folgenden lediglich Flipflop genannt, gibt ein verzögertes Datum Y(n-1) aus, bei dem es sich um ein 15-Bit-Datum Q₀ bis Q₁₄ handelt. Eine Addierschaltung 165 hat einen A-Eingangskanal A₀ bis A₁₄, einen B-Eingangskanal B₀ bis B₇ und einen Übertragbitanschluß C_i. Das Ausgangsdatum Y(n-1) des Flipflop 163 wird dem A-Eingangskanal der Addierschaltung 165 zugeführt. Das Datum Y(n-1) ist um sieben Bits verschoben, und das verschobene Datum Q₇ bis Q₁₄ wird über Umkehrglieder dem B-Eingangskanal der Addierschaltung 165 zugeführt. Am Übertragbitanschluß C_i der Addierschaltung 165 liegt eine hohe Spannung an. Die Addierschaltung 165 gibt daher das nachstehende Datum aus:

Y(n-1)-[Y(n-1)/128]-1+1.

Das Ausgangsdatum X₀ bis X₁₄ der Addierschaltung 165 wird den Eingangsanschlüssen B₀ bis B₁₄ der Addierschaltung 161 zugeführt. Die Addierschaltung 161 gibt daher ein Datum Y(n) aus, das durch die folgende Gleichung gegeben ist:

Y(n)=X(n)+Y(n-1)×127/128.

Das Ausgangsdatum Y(n-1) am Ausgangsanschluß Q₀ bis Q₁₄ des Flipflop 163 ist um sieben Bits verschoben. Das heißt, das verschobene Datum Q₇ bis Q₁₄ ist dargestellt durch Y(n-1)/128. Die unteren sieben Bits des Ausgangsdatums Q₀ bis Q₁₄ des Flipflop 163 stellen einen bruchteiligen Rest im Datum Y(n-1)/128 dar. Das verschobene Datum und das höchstwertige Bit Q₆ der unteren sieben Bits des Ausgangsdatums des Flipflop 163 werden in einer Addierschaltung 167 addiert. Die Addierschaltung 167 liefert ein Ausgangsdatum A(n) an einen Ausgangsanschluß 171, das durch die folgende Gleichung dargestellt ist:

A(n)=Y(n-1)/128.

Bei dieser Berechnung wird der bruchteilige Rest, der nicht kleiner als 1/2 ist, als eine Einheit gezählt, und der bruchteilige Rest, der kleiner als 1/2 ist, wird weggelassen.

Das Ausgangsdatum A(n) wird über den Ausgangsanschluß 171 der Treiber- oder Ansteuerschaltung 19 zugeführt.

Bei den betrachteten Ausführungsbeispielen werden für die Berechnungen die Koeffizienten 1/4 und 3/4 bzw. 1/128 und 127/128 benutzt. Die Koeffizienten, die für die Rechenoperationen in der digitalen Filterschaltung 14 herangezogen werden, sind nicht auf die obigen Werte beschränkt. So ist es möglich, 1/4 oder 1/128 durch 1/2ⁿ und 3/4 oder 127/128 durch 2ⁿ-1)/2 zu ersetzen, wobei n eine natürliche Zahl ist.

Bei der oben beschriebenen digitalen Filterschaltung ist es möglich, der Beziehung zwischen dem Eingangsdatum X(n) und dem Ausgangsdatum Y(n) eine Hysterese zu geben, und zwar ohne die Verwendung einer Hystereseschaltung. Die nach der Erfindung ausgebildete digitale Filterschaltung ermöglicht in der Anzeigevorrichtung 20 eine Anzeige, die eine gute Folgecharakteristik hat und sich durch vermindertes Flackern oder Schwanken auszeichnet.

Setzt man voraus, daß Rundungs- und Abbrechverarbeitungen vorgenommen werden sollen, dann kann man für die digitale Filterschaltung 14 ein komplexes hochstufiges Filter verwenden, wie es in Fig. 2 dargestellt ist. Nach der Erfindung wird ein einfacher Schaltungsaufbau benutzt, um ohne die Verwendung einer speziellen Schaltung eine Hysteresecharakteristik vorzusehen und auf diese Weise für einen digitalen Indikator eine gute Folgecharakteristik zu erhalten, um mit geringen Kosten ein Flackern und Schwanken der angezeigten Werte zu vermindern.

Es gibt für die digitale Filterschaltung 14 auch einen Aufbau, der von einer Logikschaltung Gebrauch macht oder der unter Verwendung eines Mikrocomputers ein Programm heranzieht.

Weiterhin ist die Verarbeitung der bruchteiligen Reste der Berechnungsergebnisse auf die obigen Ausführungsformen nicht beschränkt. Man kann eine Endzahlverarbeitung vornehmen, um eine Hysteresecharakteristik zu erhalten.

Nachstehend wird ein drittes Ausführungsbeispiel beschrieben. Bei den obigen Ausführungsbeispielen besteht die Signalumsetzungsschaltung 21 aus einer Wellenformgleichrichterschaltung 12 und einer Frequenzzählschaltung 13, und zwar in Verbindung mit der Anzeige der Drehzahl eines Fahrzeugmotors bzw. der Geschwindigkeit eines Fahrzeugs. Durch die Verwendung eines Aufbaus nach Fig. 7 ist auch ein Verfahren zum Erfassen des Drucks, der Temperatur oder einer anderen Größe als eine Drehzahl oder Geschwindigkeit möglich, wobei ein Sensor 73, ein Sensorverstärker 74 und ein Analog/Digital-Umsetzer 72 verwendet werden. Der Analog/Digital-Umsetzer 72 nach Fig. 7 verwendet eine Signalumsetzungseinrichtung 21 und setzt das vom Sensor 73 und Sensorverstärker 74 erhaltene Signal in ein digitales Datum X(n) um, wobei der Sensor die Temperatur, den Druck oder eine andere physikalische Größe erfassen kann. Das digitale Datum X(n) wird einer digitalen Filterschaltung zugeführt, so daß es möglich ist, die Temperatur, den Druck oder die andere physikalische Größe ohne Flackern und Schwanken des Anzeigewerts anzuzeigen.

Die Erfindung ist auf die obigen Ausführungsbeispiele nicht beschränkt. Im Rahmen der erfindungsgemäßen Lehre sind zahlreiche verschiedenartige Modifikationen und Abänderungen denkbar.

Claims

1. Indikatorsteuerschaltung, enthaltend:
eine Signalumsetzungseinrichtung (21) zum Umsetzen eines analogen Signals, das einer vorbestimmten physikalischen Größe entspricht, in ein erstes digitales Datum; und
eine digitale Filtereinrichtung (14), die an die Signalumsetzungseinrichtung (21) angeschlossen ist, zum Erzeugen eines zweiten digitalen Datums [A(n)] aus dem ersten digitalen Datum [X(n)] gemäß einer vorbestimmten Filtercharakteristik, wobei während eines Prozesses, bei dem das zweite digitale Datum [A(n)] aus dem ersten digitalen Datum [X(n)] gewonnen wird, ein digitales Zwischendatum erhalten wird,
dadurch gekennzeichnet,
daß die digitale Filtereinrichtung (14) eine Operationseinrichtung (15, 16, 17, 18) zum Ausführen von Operationen an dem digitalen Zwischendatum in einer solchen Weise enthält, daß eine Beziehung zwischen dem ersten digitalen Datum und dem zweiten digitalen Datum eine Hysterese enthält, und
daß das zweite digitale Datum [A(n)], das von der digitalen Filtereinrichtung (14) erzeugt wird, zum Anzeigen der vorbestimmten physikalischen Größe auf einem Indikator (20) verwendet wird.

2. Indikatorsteuerschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die digitale Filtereinrichtung (14) enthält:
eine Addiereinrichtung (15) zum Addieren des von der Signalumsetzungseinrichtung (21) gelieferten ersten digitalen Datums und eines Rückführdatums und zum Ausgeben eines resultierenden Additionsdatums,
eine Verzögerungseinrichtung (16), die an die Addiereinrichtung (15) angeschlossen ist, zum Verzögern des Additionsdatums der Addiereinrichtung (15) um eine vorbestimmte Zeit und zum Ausgeben eines verzögerten Datums,
eine erste Recheneinrichtung 18, die an die Verzögerungseinrichtung (16) angeschlossen ist, zum Multiplizieren des verzögerten Ausgangsdatums der Verzögerungseinrichtung (16) mit einem ersten Koeffizienten, mit einer in der ersten Recheneinrichtung (18) vorgesehenen ersten Bruchsteuereinrichtung zur Steuerung eines Wertes eines vorbestimmten Datumbruches, den man durch die Multiplikation der verzögerten Daten mit dem ersten Koeffizienten erhalten hat, und zwar auf der Grundlage des vorbestimmten Bruches, und zum Ausgeben eines ersten Rechendatums, das als Rückführdatum der Addiereinrichtung (15) zugeführt wird, und
eine zweite Recheneinrichtung (17), die an die Verzögerungseinrichtung (16) angeschlossen ist, zum Multiplizieren der verzögerten Ausgangsdaten der Verzögerungseinrichtung (15) mit einem zweiten Koeffizienten, mit einer in der zweiten Recheneinrichtung (17) vorgesehenen zweiten Bruchsteuereinrichtung zum Steuern eines Wertes eines vorbestimmten Datumbruches, der durch Multiplizieren des verzögerten Datums mit dem zweiten Koeffizienten entstanden ist, und zwar auf der Grundlage des vorbestimmten Bruches, und zum Ausgeben eines zweiten Rechendatums als das zweite digitale Datum [A(n)], und
wodurch die Hysterese in der Beziehung zwischen dem ersten digitalen Datum [X(n)] und dem zweiten digitalen Datum [A(n)] aufgrund der ersten Bruchsteuereinrichtung (18) und der zweiten Bruchsteuereinrichtung (17) auftritt.

3. Indikatorsteuerschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die erste Bruchsteuereinrichtung (18) eine erste Operationseinrichtung (155) zum Ausführen einer ersten Bruchoperation enthält, bei der der vorbestimmte Bruch als eine Einheit gezählt wird, wenn der Wert des vorbestimmten Bruches gleich oder größer als ein vorbestimmter Wert ist, und der vorbestimmte Bruch weggelassen wird, wenn der Wert des vorbestimmten Bruches kleiner als der vorbestimmte Wert ist.

4. Indikatorsteuerschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die erste Bruchsteuereinrichtung (18) eine zweite Operationseinrichtung (165) zum Ausführen einer zweiten Bruchoperation enthält, bei der der vorbestimmte Bruch weggelassen wird, wenn der Bruch einen willkürlichen Wert hat.

5. Indikatorsteuerschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die zweite Bruchsteuereinrichtung (17) eine dritte Operationseinrichtung (167) zum Ausführen einer dritten Bruchoperation enthält, bei der der vorbestimmte Bruch als Einheit gezählt wird, wenn der Wert des vorbestimmten Bruches gleich oder größer als ein vorbestimmter Wert ist, und der vorbestimmte Bruch weggelassen wird, wenn der Wert des vorbestimmten Bruches kleiner als der vorbestimmte Wert ist.

6. Indikatorsteuerschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die zweite Bruchsteuereinrichtung (17) eine vierte Operationseinrichtung (159) zum Ausführen einer vierten Bruchoperation enthält, bei der der vorbestimmte Bruch weggelassen wird, wenn der Bruch einen willkürlichen Wert hat.

7. Indikatorsteuerschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Verzögerungseinrichtung (16) eine Latch-Schaltung (153) enthält, die das Additionsdatum vom Ausgang der Addiereinrichtung (15) synchron mit einem vorbestimmten Taktsignal zwischenspeichert.

8. Indikatorsteuerschaltung nach Anspruch 2, dadurch gekennzeichnet, daß der erste Koeffizient gleich (2ⁿ-1)/2ⁿ ist und der zweite Koeffizient gleich 1/2ⁿ ist, wobei n eine natürliche Zahl ist.

9. Indikatorsteuerschaltung nach Anspruch 8, dadurch gekennzeichnet, daß die erste Recheneinrichtung (18) eine erste Bitschiebeeinrichtung zum Verschieben des verzögerten Ausgangsdatums der Verzögerungseinrichtung um vorbestimmte Bits enthält, so daß die erste Recheneinrichtung (18) das verzögerte Datum mit (2ⁿ-1)/2ⁿ multipliziert.

10. Indikatorsteuerschaltung nach Anspruch 8, dadurch gekennzeichnet, daß die zweite Recheneinrichtung (17) eine zweite Bitschiebeeinrichtung zum Verschieben des verzögerten Ausgangsdatums der Verzögerungseinrichtung um vorbestimmte Bits enthält, so daß die zweite Recheneinrichtung (17) das verzögerte Datum mit 1/2ⁿ multipliziert.

11. Indikatorsteuerschaltung nach Anspruch 8, dadurch gekennzeichnet, daß n gleich 2 ist, so daß der erste Koeffizient gleich 1/4 ist und der zweite Koeffizient gleich 3/4 ist.

12. Indikatorsteuerschaltung nach Anspruch 8, dadurch gekennzeichnet, daß n gleich 7 ist, so daß der erste Koeffizient gleich 1/128 ist und der zweite Koeffizient gleich 127/128 ist.

13. Indikatorsteuerschaltung nach Anspruch 11, dadurch gekennzeichnet, daß sowohl das erste digitale Datum als auch das zweite digitale Datum jeweils ein 4-Bit-Datum ist.

14. Indikatorsteuerschaltung nach Anspruch 12, dadurch gekennzeichnet, daß sowohl das erste digitale Datum als auch das zweite digitale Datum jeweils ein 8-Bit-Datum ist.