DE4030479A1 - Nichtlinearer spannungs- oder temperaturabhaengiger elektrischer widerstand in chip-bauform - Google Patents
Nichtlinearer spannungs- oder temperaturabhaengiger elektrischer widerstand in chip-bauformInfo
- Publication number
- DE4030479A1 DE4030479A1 DE19904030479 DE4030479A DE4030479A1 DE 4030479 A1 DE4030479 A1 DE 4030479A1 DE 19904030479 DE19904030479 DE 19904030479 DE 4030479 A DE4030479 A DE 4030479A DE 4030479 A1 DE4030479 A1 DE 4030479A1
- Authority
- DE
- Germany
- Prior art keywords
- layers
- ceramic
- electrical resistance
- temperature
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/18—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/04—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient
- H01C7/041—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient formed as one or more layers or coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
- H01C7/105—Varistor cores
- H01C7/108—Metal oxide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Thermistors And Varistors (AREA)
Description
Die Erfindung betrifft einen nichtlinearen Spannungs- oder
temperaturabhängigen elektrischen Widerstand, insbesondere einen
Heißleiter, in Chip-Bauform.
In den letzten Jahren sind zunehmend Versuche bekannt geworden,
die bei der Herstellung von keramischen Vielschichtkondensatoren
seit langem bekannte und bewährte Vielschicht(VS)-Technologie
auch auf nichtlineare keramische Widerstände zu übertragen. Bis
her sind Varistoren in VS-Technologie (EP-PS 01 89 087) und
PTC-Thermistoren, also Kaltleiter, in einer abgewandelten Vari
ante der VS-Technik (US-PS 47 66 409) bekannt, nicht jedoch Heiß
leiter. Nach wie vor am meisten verbreitet sind keramische Kon
densatoren in konventioneller VS-Technik, bei denen der Konden
sator aus dünnen Schichten elektrischen Keramikmaterials mit da
zwischenliegenden Edelmetallelektroden aufgebaut ist. Die Edel
metallelektroden sind alternierend von Schicht zu Schicht zu ge
genüberliegenden Seitenflächen des quaderförmigen Kondensator
körpers geführt und mit einer jeweils dort angebrachten lötbaren
Metallisierung elektrisch leitend miteinander verbunden. Die
Edelmetallelektroden werden bei dieser Variante der VS-Technik
vor dem Sinterprozeß mittels Siebdruck auf die dünnen Keramik
schichten aufgebracht.
Derartige keramische VS-Kondensatoren werden häufig mit einer
Einbrennmetallisierung versehen. Diese besteht typischerweise
aus Silber- und/oder Palladiumpulver, speziellen Glasflüssen und
organischen Zusätzen und kann im Siebdruck-, Tauch- oder Spritz
verfahren auf die keramischen Bauelemente aufgebracht werden. Es
hat sich herausgestellt (vgl. K. Oitzl, "Keramische Vielschicht
kondensatoren mit ablegierbeständigen Lötflächen", Siemens Com
ponents 21 (1983) Heft 5, Seite 191 bis 193), daß im Hinblick
auf Ablegierbeständigkeit und Lötbarkeit ein Aufbau der Metalli
sierung aus einer als Diffusionssperre wirkenden, galvanisch
aufgebrachten Nickelschicht und einer darüber auf die gleiche
Weise aufgebrachten Lötschicht aus Zinn optimal ist.
Der Versuch, in analoger Weise einen NTC-Thermistor (Heißleiter)
in konventioneller VS-Technik mit galvanisierten Lötflächen zu
konstruieren, führt nicht zum Erfolg. Der Hauptgrund hierfür be
steht darin, daß der technische Galvanisierungsprozeß ein Ein
tauchen des Thermistorkörpers in verschiedene Bäder (z. B. Rei
nigungs- und Spülbad) mit sich bringt, die ein chemisch saures
Milieu aufweisen. Wie sich gezeigt hat, ist speziell Heißlei
terkeramik zu säureempfindlich, um mit den technisch üblichen
Verfahren galvanisiert zu werden.
Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde,
einen verbesserten nichtlinearen spannungs- oder temperatur
abhängigen elektrischen Widerstand, insbesondere einen Heiß
leiter, in Chip-Bauform anzugeben, der einfach aufgebaut und
vereinfacht herstellbar ist und der gute Lötbarkeitseigenschaf
ten hat.
Zur Lösung dieser Aufgabe besitzt ein erfindungsgemäßer
nichtlinearer spannungs-oder temperaturabhängiger elektrischer
Widerstand der eingangs genannten Art die Merkmale:
- a) ein quaderförmiger, aus einer Vielzahl von Schichten aus elektrisch aktivem Keramikmaterial gesinterter monolithischer Körper,
- b) bei dem an zwei gegenüberliegenden Seitenflächen des Körpers eine Metallisierung galvanisch aufgetragen ist,
- c) wobei die Keramikschichten als Innenelektroden die gegenüber liegenden Metallisierungen verbinden, die ihrerseits zum Ver löten des Chips mit Kontaktstellen einer gedruckten Schaltung vorgesehen sind,
- d) mit einer Vielzahl von galvanikverträglichen Isolationsschich ten zwischen denen die Keramikschichten angeordnet sind,
- e) wobei die Keramikschichten durch Bedrucken (Siebdruck) auf die Isolationsschichten aufgetragen sind.
Durch den erfindungsgemäßen Aufbau wird eine neue Variante von
keramischen VS-Bauelementen geschaffen, die die Vorteile der
VS-Technik mit einem Schutz der empfindlichen Keramikschichten
verbindet.
Weiterbildungen der Erfindung sind in den Unteransprüchen
gekennzeichnet.
Die Vorteile des Gegenstandes der Erfindung werden anhand des
folgenden Ausführungsbeispiels näher erläutert.
Die dazugehörige einzige Figur zeigt schematisch und im Schnitt
einen erfindungsgemäßen NTC-Thermistor.
In der Fig. ist ein aus mehreren (bis etwa 50) Keramikschichten
1, 2, 3, 4 und 5 aufgebauter Heißleiter dargestellt. Die Kera
mikschichten 1 bis 5 sind zwischen Isolationsschichten 6 bis 11
eingebettet, wobei insbesondere auch die unterste 1 und oberste
5 Keramikschicht von den Isolationsschichten 6 und 11 abgedeckt
sind. Die gegenüberliegenden Seitenflächen 12 und 13 sind je
weils mit einer Grundmetallisierung 14 und einer darüberliegen
den aus den Schichten 15 und 16 bestehenden Metallisierung be
deckt.
Die Herstellung des in der Fig. dargestellten erfindungsgemäßen
Heißleiters erfolgt, indem zunächst auf eine einzelne ca.
10-50 µm dicke Isolationsschicht mittels der an sich bekannten
Siebdrucktechnik eine etwa 2 bis 7 µm dicke Schicht aus Heiß
leiterkeramik aufgebracht wird. Danach wird eine beliebige An
zahl bedruckter Isolationsschichten übereinander gestapelt,
verpreßt und den üblichen Hochtemperaturprozessen unterworfen.
Um eine unerwünschte Diffusion aus den im wesentlichen Mangan
oxid enthaltenden Keramikschichten in die Isolationsschichten
während des Sinterns zu vermeiden, ist es zweckmäßig, daß Ke
ramikschicht und Isolationsschicht chemisch kompatibel sind.
Als besonders vorteilhaft haben sich aus AlO2-Pulver aufgebaute
Isolationsschichten erwiesen, bei denen es, anders als bei den
bei Keramikkondensatoren üblichen dielektrischen Isolations
schichten, nicht zu einer Diffusion von Manganatomen in das
Isolatormaterial hinein kommt. Dieses Isolationsmaterial ist
gegenüber dem Keramikmaterial chemisch weitgehend inert.
Da bei dem erfindungsgemäßen Aufbau die Keramikschichten nur
geschützt im Inneren des Chip-Körpers als Innenelektrode zwi
schen den für die Kontaktierung vorgesehenen Metallisierungen
14, 15 und 16 verlaufen, können die Seitenflächen 12 und 13
galvanisiert werden, ohne die säureempfindliche Keramik zu be
schädigen, vorausgesetzt, die Isolationsschichten selbst halten
den physikalischen und chemischen Bedingungen beim Galvanisie
ren stand.
Als günstig für den Bauelementeanwender hat sich eine Metalli
sierung herausgestellt, bei der eine erste Schicht 15 aus
Nickel, die dicht und porenfrei ist, und darüber eine zweite,
lötbare Schicht 16 aus Zinn jeweils galvanisch aufgetragen ist.
Zuvor wird eine an sich bekannte Grundmetallisierung 14 aufge
tragen, die aus einem modifizierten Einbrennsilberpräparat be
steht. Der allgemeine Vorteil derartiger galvanisierter Lötflä
chen gegenüber den bekannten Einbrennmetallisierungen liegt
hauptsächlich in der besseren Benetzbarkeit und der verbesserten
Ablegierbeständigkeit. Galvanisierte Metallisierungen vertragen
längere Lötzeiten und höhere Löttemperaturen.
Claims (5)
1. Nichtlinearer spannungs- oder temperaturabhängiger elektri
scher Widerstand, insbesondere Heißleiter, in Chip-Bauform mit
den Merkmalen:
- a) ein quaderförmiger, aus einer Vielzahl von Schichten (1, 2, 3, 4, 5) aus elektrisch aktivem Keramikmaterial gesinterter monolithischer Körper,
- b) bei dem an zwei gegenüberliegenden Seitenflächen (12, 13) des Körpers eine Metallisierung (15, 16) galvanisch aufgetragen ist,
- c) wobei die Keramikschichten (1, 2, 3, 4, 5) als Innenelektro den die gegenüberliegenden Metallisierungen (14, 15, 16) verbinden, die ihrerseits zum Verlöten des Chips mit Kontakt stellen einer gedruckten Schaltung vorgesehen sind,
- d) mit einer Vielzahl von galvanikverträglichen Isolationsschich ten (6, 7, 8, 9, 10, 11) zwischen denen die Keramikschichten (1, 2, 3, 4, 5) angeordnet sind,
- e) wobei die Keramikschichten (1, 2, 3, 4, 5) durch Bedrucken (Siebdruck) auf die Isolationsschichten (6, 7, 8, 9, 10, 11) aufgetragen sind.
2. Nichtlinearer spannungs- oder temperaturabhängiger elektri
scher Widerstand, nach Anspruch 1,
dadurch gekennzeichnet,
daß die Isolationsschichten (6, 7, 8, 9, 10, 11) gegenüber dem
Keramikmaterial chemisch weitgehend inert sind.
3. Nichtlinearer spannungs- oder temperaturabhängiger elektri
scher Widerstand nach Anspruch 2,
dadurch gekennzeichnet,
daß die Isolationsschichten (6, 7, 8, 9, 10, 11) im wesentlichen
AlO2 enthalten.
4. Nichtlinearer spannungs- oder temperaturabhängiger elektri
scher Widerstand nach einem der Ansprüche 1 bis 3,
dadurch gekennzeichnet,
daß als Metallisierung eine erste Schicht (15) aus Nickel und
darüber eine zweite, lötbare Schicht (16), insbesondere aus
Zinn, galvanisch aufgetragen ist.
5. Nichtlinearer spannungs- oder temperaturabhängiger elektri
scher Widerstand nach Anspruch 4,
dadurch gekennzeichnet,
daß eine zusätzliche Grundmetallisierung (14) vorgesehen ist,
die insbesondere als Einbrennsilberpräparat aufgetragen ist und
daß darüber die Nickelschicht (15) und darüber die Zinnschicht
(16) aufgetragen ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19904030479 DE4030479C2 (de) | 1990-09-26 | 1990-09-26 | Elektrischer Widerstand in Chip-Bauform |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19904030479 DE4030479C2 (de) | 1990-09-26 | 1990-09-26 | Elektrischer Widerstand in Chip-Bauform |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4030479A1 true DE4030479A1 (de) | 1992-04-02 |
DE4030479C2 DE4030479C2 (de) | 1993-11-25 |
Family
ID=6415036
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19904030479 Expired - Fee Related DE4030479C2 (de) | 1990-09-26 | 1990-09-26 | Elektrischer Widerstand in Chip-Bauform |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE4030479C2 (de) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10031229C1 (de) * | 2000-06-23 | 2001-11-22 | Dresden Ev Inst Festkoerper | Stromabhängiges resistives Bauelement |
WO2002075753A1 (en) * | 2001-03-19 | 2002-09-26 | Vishay Dale Electronics, Inc. | Power chip resistor |
DE102004045354A1 (de) * | 2004-09-17 | 2006-04-06 | Nexans | Anordnung zur lokalen Temperaturüberwachung |
JP2006229065A (ja) * | 2005-02-18 | 2006-08-31 | Rohm Co Ltd | 低抵抗のチップ抵抗器とその製造方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1204738B (de) * | 1962-05-28 | 1965-11-11 | Corning Glass Works | Elektrischer Schichtwiderstand |
US3235939A (en) * | 1962-09-06 | 1966-02-22 | Aerovox Corp | Process for manufacturing multilayer ceramic capacitors |
DE2321478A1 (de) * | 1972-05-04 | 1973-11-15 | Int Standard Electric Corp | Thermistor und verfahren zu seiner herstellung |
EP0189087A1 (de) * | 1985-01-17 | 1986-07-30 | Siemens Aktiengesellschaft | Spannungsabhängiger elektrischer Widerstand (Varistor) |
DD239686A1 (de) * | 1985-03-29 | 1986-10-01 | Elektronische Bauelemente Veb | Verfahren zur kantenmetallisierung von chipwiderstaenden |
EP0229286A1 (de) * | 1985-12-17 | 1987-07-22 | Siemens Aktiengesellschaft | Elektrisches Bauelement in Chip-Bauweise |
US4766409A (en) * | 1985-11-25 | 1988-08-23 | Murata Manufacturing Co., Ltd. | Thermistor having a positive temperature coefficient of resistance |
-
1990
- 1990-09-26 DE DE19904030479 patent/DE4030479C2/de not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1204738B (de) * | 1962-05-28 | 1965-11-11 | Corning Glass Works | Elektrischer Schichtwiderstand |
US3235939A (en) * | 1962-09-06 | 1966-02-22 | Aerovox Corp | Process for manufacturing multilayer ceramic capacitors |
DE2321478A1 (de) * | 1972-05-04 | 1973-11-15 | Int Standard Electric Corp | Thermistor und verfahren zu seiner herstellung |
EP0189087A1 (de) * | 1985-01-17 | 1986-07-30 | Siemens Aktiengesellschaft | Spannungsabhängiger elektrischer Widerstand (Varistor) |
DD239686A1 (de) * | 1985-03-29 | 1986-10-01 | Elektronische Bauelemente Veb | Verfahren zur kantenmetallisierung von chipwiderstaenden |
US4766409A (en) * | 1985-11-25 | 1988-08-23 | Murata Manufacturing Co., Ltd. | Thermistor having a positive temperature coefficient of resistance |
EP0229286A1 (de) * | 1985-12-17 | 1987-07-22 | Siemens Aktiengesellschaft | Elektrisches Bauelement in Chip-Bauweise |
Non-Patent Citations (1)
Title |
---|
K. Oitzel "Keramische Vielschichtkondensatoren mitablegierbeständigen Lötflächen" in: Siemens Com- ponents 21 (1983), H. 5, S. 191-193 * |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10031229C1 (de) * | 2000-06-23 | 2001-11-22 | Dresden Ev Inst Festkoerper | Stromabhängiges resistives Bauelement |
WO2002075753A1 (en) * | 2001-03-19 | 2002-09-26 | Vishay Dale Electronics, Inc. | Power chip resistor |
US6859999B2 (en) | 2001-03-19 | 2005-03-01 | Vishay Techno Components, Llc | Method for manufacturing a power chip resistor |
US7038572B2 (en) | 2001-03-19 | 2006-05-02 | Vishay Dale Electronics, Inc. | Power chip resistor |
DE102004045354A1 (de) * | 2004-09-17 | 2006-04-06 | Nexans | Anordnung zur lokalen Temperaturüberwachung |
JP2006229065A (ja) * | 2005-02-18 | 2006-08-31 | Rohm Co Ltd | 低抵抗のチップ抵抗器とその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
DE4030479C2 (de) | 1993-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0103748B1 (de) | Kombinierte Schaltung mit Varistor | |
JPS609112A (ja) | 低コストの薄膜コンデンサの製造方法 | |
DE2650466C2 (de) | Elektrischer Widerstand | |
US4130854A (en) | Borate treated nickel pigment for metallizing ceramics | |
EP2104941B1 (de) | Elektrisches bauelement sowie aussenkontakt eines elektrischen bauelements | |
DE3638286A1 (de) | Elektrisches bauelement aus keramik mit mehrlagenmetallisierung und verfahren zu seiner herstellung | |
DE19903500A1 (de) | Dünnschichtschaltkreis mit Bauteil | |
EP0476657A1 (de) | Thermistor mit negativem Temperaturkoeffizienten in Vielschicht-Technologie | |
DE19915247A1 (de) | Spannungsabhängiger Dünnschichtkondensator | |
DE3050032C2 (de) | Gettervorrichtung zum elektrochemischen Beseitigenvon Wasser | |
DE2612747C3 (de) | Dünnfilmschaltung | |
DE4030479A1 (de) | Nichtlinearer spannungs- oder temperaturabhaengiger elektrischer widerstand in chip-bauform | |
JPS5969907A (ja) | 温度補償用積層セラミツクコンデンサ | |
DE2513859C2 (de) | Verfahren zum Herstellen eines Kondensator-Widerstands-Netzwerks | |
DE69735378T2 (de) | Verfahren zur herstellung eines bauelements mit mehrfacher schutzfunktion | |
DE19902769A1 (de) | Keramisches, passives Bauelement | |
US3321683A (en) | Electric circuit elements | |
EP2191483B1 (de) | Elektrisches vielschichtbauelement | |
EP1614125B1 (de) | Verfahren zur Erzeugung von Lotkugeln auf einem elektrischen Bauelement | |
DE2513509A1 (de) | Duennschicht-chipkondensator | |
DE1465736A1 (de) | Verfahren zur Herstellung von Funktionsblocks,insbesondere fuer datenverarbeitende Anlagen | |
JPS62122103A (ja) | 積層型チツプバリスタの製造方法 | |
JPH01289231A (ja) | リードレスチップ部品の製造方法 | |
EP0827160A1 (de) | Elektro-keramisches Vielschichtbauelement und Verfahren zu seiner Herstellung | |
DE10022487A1 (de) | Bauelement, Verfahren zu dessen Herstellung und dessen Verwendung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |