DE4030479C2 - Elektrischer Widerstand in Chip-Bauform - Google Patents
Elektrischer Widerstand in Chip-BauformInfo
- Publication number
- DE4030479C2 DE4030479C2 DE19904030479 DE4030479A DE4030479C2 DE 4030479 C2 DE4030479 C2 DE 4030479C2 DE 19904030479 DE19904030479 DE 19904030479 DE 4030479 A DE4030479 A DE 4030479A DE 4030479 C2 DE4030479 C2 DE 4030479C2
- Authority
- DE
- Germany
- Prior art keywords
- electrical resistance
- layers
- ceramic
- metallization
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/18—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/04—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient
- H01C7/041—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient formed as one or more layers or coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
- H01C7/105—Varistor cores
- H01C7/108—Metal oxide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Thermistors And Varistors (AREA)
Description
Die vorliegende Erfindung betrifft einen elektrischen Widerstand,
insbesondere Heißleiter, in Chip-Bauform.
In den letzten Jahren sind zunehmend Versuche bekannt geworden,
die bei der Herstellung von keramischen Vielschichtkondensatoren
seit langem bekannte und bewährte Vielschichttechnologie
(VS-Technologie) auch auf nichtlineare keramische
Widerstände zu übertragen. Aus der EP-PS 0 189 087 ist es
bekannt geworden, Varistoren in VS-Technologie auszubilden,
während die US-PS 4 766 409 eine Ausführungsform von Kaltleitern
in VS-Technologie beschreibt.
Aus der DE-OS 23 21 478 sind Thermistoren in VS-Technologie
bekannt geworden, die einen gesinterten Körper aus Thermistormaterial
umfassen, welcher zwei Anordnungen von ineinandergreifenden,
plattenähnlichen und parallelen Elektroden enthält.
Die Elektroden dieser beiden Anordnungen erstrecken sich
von einer Seite des Körpers aus Thermistormaterial bis fast
zur gegenüberliegenden Seite, so daß sich die Elektroden der
einen Anordnung mit den Elektroden der anderen Anordnung überlappen.
An den Seitenflächen des Körpers aus Thermistormaterial,
bis zu denen die Elektroden der beiden Anordnungen jeweils
reichen, sind elektrisch leitende Elektrodenverbindungsschichten
vorgesehen, welche die Elektroden der jeweiligen Anordnung
überbrücken.
Elektrische Widerstände der vorstehend beschriebenen Art
werden nun bei ihrer Herstellung Galvanisierungsprozessen
unterworfen, was beispielsweise bei der Herstellung der vorstehend
genannten Elektrodenverbindungsschichten für die elektrische
Überbrückung von Elektroden der Fall ist. Dabei werden
die Widerstandskörper in verschiedene Bäder, z. B. Reinigungs-
und Spülbäder, eingetaucht, bei denen es sich um ein chemisch
saures Milieu handelt. Speziell Heißleiterkeramik ist jedoch
sehr säureempfindlich, so daß beim Galvanisieren die Gefahr
von deren Beeinträchtigung oder gar Beschädigung besteht.
Aus der DE-AS 12 04 738 ist ein elektrischer Schichtwiderstand
bekannt geworden, der einen keramischen Trägerkörper besitzt,
auf dem zwischen zwei Oxidschichten eine Keramik-Widerstandsschicht
vorgesehen ist. Der so aufgebaute Widerstandskörper
ist an sich gegenüberliegenden Seitenflächen mit die Widerstandsschicht
kontaktierenden Anschlußmetallisierungen versehen.
Da bei einem derartigen Aufbau des Schichtwiderstandes
die Widerstandsschicht vor dem Aufbringen der Anschlußmetallisierungen
nur an den sich gegenüberliegenden Seitenflächen
frei liegt und im übrigen durch die sie einschließenden Oxidschichten
geschützt ist, ist sie beim Aufbringen der Anschlußmetallisierungen
durch einen Galvanisierungsprozeß zum größten
Teil gegen einen Angriff von chemisch sauren Substanzen im
Galvanisierungsbad geschützt. Ein derartiger Schichtwiderstand
ist jedoch wegen des an sich inaktiven keramischen Trägerkörpers,
der aus Gründen der Handhabbarkeit im Herstellungsprozeß
nicht beliebig klein ausgebildet werden kann, insbesondere
dann ungünstig, wenn er in VS-Technologie hergestellt
werden soll.
Aus der DD-PS 2 39 686 ist ein Verfahren zur Kantenmetallisierung
von Chip-Widerständen bekannt geworden, mit dem eine
Kantenmetallisierung in Dünnschicht- oder Dickschichtausführung
realisierbar ist, ohne daß im Verlauf des Verfahrens eine
Veränderung der charakteristischen Eigenschaften des jeweils
verwendeten Widerstandsmaterial eintritt. Ein derartiger
Widerstand entspricht insofern einem Schichtwiderstand nach
der vorgenannten DE-AS 12 04 738, als dabei auch die Widerstandsschicht
zwischen einem schützenden Substrat und einer
schützenden Abdeckschicht eingeschlossen ist, wodurch ein
solcher Widerstand insbesondere hinsichtlich eines Aufbaus in
VS-Technologie wenig geeignet ist.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, einen
elektrischen Widerstand der in Rede stehenden Art anzugeben,
der bei gutem Schutz der Keramik-Widerstandsschichten gegen
äußere Einflüsse einfach aufgebaut und einfach herstellbar
ist.
Diese Aufgabe wird bei einem elektrischen Widerstand in Chip-Bauform
der eingangs genannten Art erfindungsgemäß durch die
Merkmale des Patentanspruchs 1 gelöst.
Durch den erfindungsgemäßen Aufbau wird eine neue Variante von
keramischen VS-Bauelementen geschaffen, die die Vorteile der
VS-Technik mit einem Schutz der empfindlichen Keramikschichten
verbindet.
Weiterbildungen der Erfindung sind in den Unteransprüchen
gekennzeichnet.
Die Vorteile des Gegenstandes der Erfindung werden anhand des
folgenden Ausführungsbeispiels näher erläutert.
Die dazugehörige einzige Figur zeigt schematisch und im Schnitt
einen erfindungsgemäßen NTC-Thermistor.
In der Fig. ist ein aus mehreren (bis etwa 50) Keramikschichten
1, 2, 3, 4 und 5 aufgebauter Heißleiter dargestellt. Die Kera
mikschichten 1 bis 5 sind zwischen Isolationsschichten 6 bis 11
eingebettet, wobei insbesondere auch die unterste 1 und oberste
5 Keramikschicht von den Isolationsschichten 6 und 11 abgedeckt
sind. Die gegenüberliegenden Seitenflächen 12 und 13 sind je
weils mit einer Grundmetallisierung 14 und einer darüberliegen
den aus den Schichten 15 und 16 bestehenden Metallisierung be
deckt.
Die Herstellung des in der Fig. dargestellten erfindungsgemäßen
Heißleiters erfolgt, indem zunächst auf eine einzelne ca.
10-50 µm dicke Isolationsschicht mittels der an sich bekannten
Siebdrucktechnik eine etwa 2 bis 7 µm dicke Schicht aus Heiß
leiterkeramik aufgebracht wird. Danach wird eine beliebige An
zahl bedruckter Isolationsschichten übereinander gestapelt,
verpreßt und den üblichen Hochtemperaturprozessen unterworfen.
Um eine unerwünschte Diffusion aus den im wesentlichen Mangan
oxid enthaltenden Keramikschichten in die Isolationsschichten
während des Sinterns zu vermeiden, ist es zweckmäßig, daß Ke
ramikschicht und Isolationsschicht chemisch inert sind.
Als besonders vorteilhaft haben sich aus AlO2-Pulver aufgebaute
Isolationsschichten erwiesen, bei denen es, anders als bei den
bei Keramikkondensatoren üblichen dielektrischen Isolations
schichten, nicht zu einer Diffusion von Manganatomen in das
Isolatormaterial hinein kommt. Dieses Isolationsmaterial ist
gegenüber dem Keramikmaterial chemisch weitgehend inert.
Da bei dem erfindungsgemäßen Aufbau die Keramikschichten nur
geschützt im Inneren des Chip-Körpers zwi
schen den für die Kontaktierung vorgesehenen Metallisierungen
14, 15 und 16 verlaufen, können die Seitenflächen 12 und 13
galvanisiert werden, ohne die säureempfindliche Keramik zu be
schädigen, vorausgesetzt, die Isolationsschichten selbst halten
den physikalischen und chemischen Bedingungen beim Galvanisie
ren stand.
Als günstig für den Bauelementeanwender hat sich eine Metalli
sierung herausgestellt, bei der eine erste Schicht 15 aus
Nickel, die dicht und porenfrei ist, und darüber eine zweite,
lötbare Schicht 16 aus Zinn jeweils galvanisch aufgetragen ist.
Zuvor wird eine an sich bekannte Grundmetallisierung 14 aufge
tragen, die aus einem modifizierten Einbrennsilberpräparat be
steht. Der allgemeine Vorteil derartiger galvanisierter Lötflä
chen gegenüber den bekannten Einbrennmetallisierungen liegt
hauptsächlich in der besseren Benetzbarkeit und der verbesserten
Ablegierbeständigkeit. Galvanisierte Metallisierungen vertragen
längere Lötzeiten und höhere Löttemperaturen.
Claims (5)
1. Elektrischer Widerstand, insbesondere Heißleiter, in Chip-Bauform
mit den Merkmalen:
ein quaderförmiger, gesinterter Körper besitzt eine Vielzahl von galvanikverträglichen Isolationsschichten (6 bis 11) sowie zwischen diesen im Körperinneren verlaufende Keramik-Widerstandsschichten (1 bis 5), die auf zwei einander gegenüberliegenden Seitenflächen (12, 13) des Körpers enden,
auf den sich gegenüberliegenden Seitenflächen (12, 13) ist eine Grundmetallisierung (14) vorgesehen, die nicht galvanisch aufgebracht wird, auf welcher eine weitere lötbare Metallisierung (15, 16) galvanisch aufgebracht wird.
ein quaderförmiger, gesinterter Körper besitzt eine Vielzahl von galvanikverträglichen Isolationsschichten (6 bis 11) sowie zwischen diesen im Körperinneren verlaufende Keramik-Widerstandsschichten (1 bis 5), die auf zwei einander gegenüberliegenden Seitenflächen (12, 13) des Körpers enden,
auf den sich gegenüberliegenden Seitenflächen (12, 13) ist eine Grundmetallisierung (14) vorgesehen, die nicht galvanisch aufgebracht wird, auf welcher eine weitere lötbare Metallisierung (15, 16) galvanisch aufgebracht wird.
2. Elektrischer Widerstand nach Anspruch 1,
dadurch gekennzeichnet,
daß die Grundmetallisierung (14) aus Silber besteht.
3. Elektrischer Widerstand nach Anspruch 1 oder 2,
dadurch gekennzeichnet,
daß die weitere Metallisierung (15, 16) durch eine
Schicht (15)
aus Nickel und eine auf dieser vorgesehenen Schicht (16) aus
Zinn gebildet ist.
4. Elektrischer Widerstand nach einem der Ansprüche 1 bis 3,
dadurch gekennzeichnet,
daß die Isolationsschichten (6 bis 11) gegenüber dem
Keramikmaterial der Widerstandsschichten (1 bis 5) chemisch
inert sind.
5. Elektrischer Widerstand nach Anspruch 4,
dadurch gekennzeichnet,
daß die Isolationsschichten (6 bis 11) durch AlO₂
gebildet sind.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19904030479 DE4030479C2 (de) | 1990-09-26 | 1990-09-26 | Elektrischer Widerstand in Chip-Bauform |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19904030479 DE4030479C2 (de) | 1990-09-26 | 1990-09-26 | Elektrischer Widerstand in Chip-Bauform |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4030479A1 DE4030479A1 (de) | 1992-04-02 |
DE4030479C2 true DE4030479C2 (de) | 1993-11-25 |
Family
ID=6415036
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19904030479 Expired - Fee Related DE4030479C2 (de) | 1990-09-26 | 1990-09-26 | Elektrischer Widerstand in Chip-Bauform |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE4030479C2 (de) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10031229C1 (de) * | 2000-06-23 | 2001-11-22 | Dresden Ev Inst Festkoerper | Stromabhängiges resistives Bauelement |
US7038572B2 (en) * | 2001-03-19 | 2006-05-02 | Vishay Dale Electronics, Inc. | Power chip resistor |
DE102004045354A1 (de) * | 2004-09-17 | 2006-04-06 | Nexans | Anordnung zur lokalen Temperaturüberwachung |
JP2006229065A (ja) * | 2005-02-18 | 2006-08-31 | Rohm Co Ltd | 低抵抗のチップ抵抗器とその製造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3217281A (en) * | 1962-05-28 | 1965-11-09 | Corning Glass Works | Electrical resistor |
US3235939A (en) * | 1962-09-06 | 1966-02-22 | Aerovox Corp | Process for manufacturing multilayer ceramic capacitors |
GB1337929A (en) * | 1972-05-04 | 1973-11-21 | Standard Telephones Cables Ltd | Thermistors |
US4675644A (en) * | 1985-01-17 | 1987-06-23 | Siemens Aktiengesellschaft | Voltage-dependent resistor |
DD239686A1 (de) * | 1985-03-29 | 1986-10-01 | Elektronische Bauelemente Veb | Verfahren zur kantenmetallisierung von chipwiderstaenden |
US4766409A (en) * | 1985-11-25 | 1988-08-23 | Murata Manufacturing Co., Ltd. | Thermistor having a positive temperature coefficient of resistance |
ATE51462T1 (de) * | 1985-12-17 | 1990-04-15 | Siemens Bauelemente Ohg | Elektrisches bauelement in chip-bauweise. |
-
1990
- 1990-09-26 DE DE19904030479 patent/DE4030479C2/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE4030479A1 (de) | 1992-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE112006002516B4 (de) | Chip-Widertand und Befestigungsstruktur für einen Chip-Widerstand | |
EP1430489B1 (de) | Elektrokeramisches bauelement mit mehreren kontaktflächen | |
EP2038624B1 (de) | Elektrisches bauelement mit einem sensorelement und verfahren zur verkapselung eines sensorelements | |
DE2650466C2 (de) | Elektrischer Widerstand | |
DE3638286A1 (de) | Elektrisches bauelement aus keramik mit mehrlagenmetallisierung und verfahren zu seiner herstellung | |
EP0302294B1 (de) | Füllschichtbauteil mit einem gesinterten, monolithischen Keramikkörper und Verfahren zu dessen Herstellung | |
DE3930623A1 (de) | Verfahren zur herstellung eines monolitischen keramik-kondensators | |
EP2104941B1 (de) | Elektrisches bauelement sowie aussenkontakt eines elektrischen bauelements | |
DE69022668T2 (de) | Elektronische Verbindungen, Verfahren zur Bildung von Endverbindern dafür und Paste zur Ausbildung derselben. | |
DE4036109A1 (de) | Widerstandstemperaturfuehler | |
EP3189527B1 (de) | Elektrisches bauelement, bauelementanordnung und verfahren zur herstellung eines elektrischen bauelements sowie einer bauelementanordnung | |
EP1774543B1 (de) | Elektrisches bauelement und verfahren zur herstellung eines elektrischen bauelements | |
DE3148778C2 (de) | ||
DE2321478A1 (de) | Thermistor und verfahren zu seiner herstellung | |
DE4030479C2 (de) | Elektrischer Widerstand in Chip-Bauform | |
DE102013106810A1 (de) | Verfahren zur Herstellung eines Vielschicht-Varistorbauelements und Vielschicht-Varistorbauelement | |
DE3118342C2 (de) | Wärmeaufzeichnungskopf und Verfahren zu seiner Herstellung | |
DE2513859C2 (de) | Verfahren zum Herstellen eines Kondensator-Widerstands-Netzwerks | |
DE3050770C2 (de) | Verfahren zur Herstellung eines Varistors | |
DE19635276C2 (de) | Elektro-keramisches Vielschichtbauelement und Verfahren zu seiner Herstellung | |
DE3637988A1 (de) | Anzuendbauteil | |
EP1614125A2 (de) | Verfahren zur Erzeugung von Lotkugeln auf einem elektrischen Bauelement | |
DE102007044453A1 (de) | Elektrisches Vielschichtbauelement | |
DE2513509A1 (de) | Duennschicht-chipkondensator | |
DE10110680A1 (de) | Elektrisches Bauelement |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |