DE4023776C2 - Mehrschichtige Halbleiterstruktur, insbesondere Wandler und Verfahren zur Bildung von Kontaktflächen an Halbleiterbereichen solcher mehrschichtiger Halbleiterstrukturen - Google Patents

Mehrschichtige Halbleiterstruktur, insbesondere Wandler und Verfahren zur Bildung von Kontaktflächen an Halbleiterbereichen solcher mehrschichtiger Halbleiterstrukturen

Info

Publication number
DE4023776C2
DE4023776C2 DE4023776A DE4023776A DE4023776C2 DE 4023776 C2 DE4023776 C2 DE 4023776C2 DE 4023776 A DE4023776 A DE 4023776A DE 4023776 A DE4023776 A DE 4023776A DE 4023776 C2 DE4023776 C2 DE 4023776C2
Authority
DE
Germany
Prior art keywords
contact surfaces
semiconductor
separating
layers
laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE4023776A
Other languages
English (en)
Other versions
DE4023776A1 (de
Inventor
Ari Letho
Juha Lahdenperae
Heikki Kuisma
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vaisala Oy
Original Assignee
Vaisala Oy
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vaisala Oy filed Critical Vaisala Oy
Publication of DE4023776A1 publication Critical patent/DE4023776A1/de
Application granted granted Critical
Publication of DE4023776C2 publication Critical patent/DE4023776C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01LMEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L9/00Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
    • G01L9/0041Transmitting or indicating the displacement of flexible diaphragms
    • G01L9/0042Constructional details associated with semiconductive diaphragm sensors, e.g. etching, or constructional details of non-semiconductive diaphragms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/43Electric condenser making
    • Y10T29/435Solid dielectric type

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Pressure Sensors (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Measuring Fluid Pressure (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Light Receiving Elements (AREA)
  • Manufacturing Of Electrical Connectors (AREA)
  • Multi-Conductor Connections (AREA)
  • Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)
  • Ultra Sonic Daignosis Equipment (AREA)

Description

Die vorliegende Erfindung betrifft mehrschichtige Halbleiterstrukturen, insbeson­ dere Wandler, sowie Verfahren zur Bildung von Kontaktflächen an Halbleiterbereichen solcher mehrschichtiger Wandlerstrukturen.
Die Erfindung soll zur Herstellung elektrischer Kontaktflächen in mehrschichtigen Halbleiterstrukturen, insbesondere Wandlern, verwendet werden, welche auf einem Wa­ fersubstrat in einer Matrix von zehn oder sogar hundert pro Wafer hergestellt werden. Nach dem Herstellungsvorgang wird der Wafer in einzelne Wandlerchips typischer­ weise mittels Sägen zerteilt. Jeder einzelne Wandler weist einige leitende Schichten auf, die sich bis zu den gesägten Oberflächen erstrecken. Die leitenden Schichten sind von­ einander galvanisch getrennt.
Normalerweise werden elektrische Kontakte zu externen Schaltkreisen über sepa­ rate Kontaktflächen hergestellt. Eine Kontaktfläche stellt eine metallisierte, im allge­ meinen quadratische Fläche dar, welche zum Bonden von elektrischen Leitungen, die von dem elektrischen Schaltkreis geführt werden, verwendet wird. Die Kontaktfläche ist innerhalb des Wandlers mit entsprechenden Teilen des Sensoraufbaues elektrisch ver­ bunden. Eine Wandlerstruktur wird in Fig. 1 gezeigt, deren Konstruktion beispielsweise aus dem US-Patent Nr. 4,597,027 bekannt ist.
Kontaktflächen des oben beschriebenen Typs liegen in einem Wandler auf einer einzigen Bondebene, welche parallel zu dem planaren Substrat liegt, weil solche Bond­ flächen beispielsweise durch Photolithographie und Vakuumabscheidung mittels Ver­ dampfens vor dem Zerteilen des Wandlerwafers in Plättchen leicht herzustellen sind. Die ebenen Bondflächen, die für die Kontaktflächen vorgesehen sind, vergrößern jedoch ganz wesentlich die äußeren Dimensionen der Wandler. Weil die Größe des Wandlers in linearem Zusammenhang mit den Stückkosten steht, liegt es im Interesse des Herstel­ lers, einen möglichst kleinflächigen Wandler zu entwickeln. Demzufolge vergrößern die vorhandenen Kontaktflächen bei der konventionellen Technologie die Kosten des Wandlers. Einen weiteren Nachteil stellt die problematische Bildung Ohmscher Kon­ takte von innerhalb des Wandlers zu den Kontaktflächen der Bondebenen dar, da das Herstellungsverfahren bestimmte Maßnahmen zur Verhinderung von Kurzschlüssen der Ohmschen Leiter zu anderen leitenden Teilen des Wandlers bereitstellen muß.
Aus der europäischen Patentanmeldung EP 0167392 A2 ist es ferner bekannt, ein elektrostriktives Element aus einem Laminat von elektrostrik­ tivem Material und internen Elektrodenbeschichtungen aufzubauen, den Schichtenver­ band zu sintern und dann in Stücke zu schneiden, um nachfolgend an den Seitenflächen freiliegende Elektrodenschichten abwechselnd durch Isolierwerkstoff abzudecken und die nicht abgedeckten Elektrodenschichten durch Leiterbrücken zusammenzuschalten. Bei dieser bekannten Konstruktion sind es also die internen Elektroden, welche durch äußere Elektroden an den Seitenflächen oder Schnittflächen des Schichtenverbandes zusammengeschaltet werden.
Aus der DE 39 00 654 A1 ist es bekannt, eine Drucksensoranordnung aus einer durch Isolierstege unterteilten elektrisch leitfähigen Siliziumschicht, einer diese über­ deckenden Isolationsschicht, einer ersten Kondensatorelektrode und einer diese überla­ gernden und über einen Kammerraum von ihr getrennten Membranelektrode aufzu­ bauen, wobei Kontaktbereiche der durch die Isolierstege getrennten leitfähigen Basis­ schicht sowie ein leitfähiges Basiselement der Membranelektrode am Rand der Druck­ sensoranordnung freiliegen.
Aufgabe der Erfindung ist es, eine mehrschichtige Halbleiterstruktur mit Kontaktflä­ chen in solcher Weise auszubilden, daß die äußeren Dimensionen der Halbleiterstruktur durch diese Kontaktflächen nicht wesentlich vergrößert werden, wobei die Gefahr von Kurzschlüssen zu anderen leitenden Teilen der Halbleiterstruktur verringert wird.
Diese Aufgabe wird durch eine mehrschichtige Halbleiterstruktur mit den Merk­ malen des Anspruches 1, und durch ein Verfahren mit den Merkmalen des Anspruches 2 gelöst.
Die Erfindung basiert im wesentlichen darauf, die Kontaktflächen bzw. Bondflächen an denjenigen senk­ rechten Wänden der leitenden Schichten des Wandlers auszubilden, welche gebildet werden, wenn der Wandler von dem hergestellten Wafer letztlich in die einzelnen Chips zerschnitten wird. Mit anderen Worten, die Erfindung zeichnet sich dadurch aus, daß die für das Bonden verwendeten Flächen der leitenden Schicht auf solchen Oberflächen hergestellt werden, die keine von den ursprünglichen Oberflächen bei den planaren bzw. waferartigen Basismateria­ lien darstellen.
Die Erfindung weist signifikante Vorzüge auf.
Erstens kann die Fläche eines Wandlerchips um ein Drittel vermindert werden, was eine entsprechende Verringerung der Herstellungskosten für den Wandler zur Folge hat. Dies ist von entscheidender Bedeutung, wenn der Wandler unter Verwen­ dung von Massenproduktionsverfahren hergestellt wird. Zwei­ tens ist die Bauweise des Wandlers vereinfacht, weil die Ohmschen Kontakte des Wandlers nach außerhalb des Sensorbe­ reiches nicht geführt werden müssen. Ein dritter Vorteil ist, daß die erfindungsgemäße Wandlerstruktur beispielsweise durch Oberflächenmontierung mit einem Schaltkreisteil gebon­ det werden kann, während eine herkömmliche Struktur mit Draht gebondet werden muß.
Weitere Merkmale und Einzelheiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der Figuren.
Von den Figuren zeigen:
Fig. 1 einen herkömmlichen Wandler in perspektivischer Ansicht;
Fig. 2 einen erfindungsgemäßen Wandler in perspektivischer Ansicht; und
Fig. 3 in Draufsicht ein planares Substrat, von dem der Wandler erfindungsgemäß in Chips zerteilt werden kann.
In Fig. 1 ist ein herkömmlicher Wandler 1 dargestellt, wel­ cher eine erste halbleitende Schicht 2 und eine zweite halbleitende Schicht 4 aufweist, sowie eine Isolierschicht 3 zwischen den halbleitenden Schichten. Über der Bondebene 6 sind Kontaktflächen 5 ausgebildet. Die Bondebene 6 stellt strukturell eine Erweiterung der zweiten halbleitenden Schicht 4 dar, und die Ohmschen Kontakte werden beispiels­ weise von der ersten halbleitenden Schicht 2 in der Wandler­ struktur zur Bondebene 6 geführt.
Das erfindungsgemäße Verfahren der Kontaktbildung ist in Fig. 2 dargestellt. Ein typischer Wandlerchip 1' weist zwei oder mehrere leitende Halbleiterschichten 2' und 4' auf, bei denen Kontaktflächen 5' auf einer senkrechten Seite 7 des Wandlerchips gebildet werden. Eine Schicht 3' stellt eine elektrisch isolierende Schicht zwischen den Halbleiter­ schichten 2' und 4' dar.
In Fig. 3 ist ein typischer mehrschichtiger Wafer 8 mit einem Matrixmuster gezeigt, wobei die Matrixelemente 1' die einzelnen Wandlerelemente darstellen. Die Wandlerelemente 1' werden typischerweise von dem Wafer 8 mittels mechanischer Mittel durch Sägen entlang der Linien 9 und 10 abgetrennt. Alternativ kann für das Abtrennen der Wandler 1' ein Laser verwendet werden.
Die in Fig. 2 gezeigte Struktur weist keine Kontaktflächen im Sinne der herkömmlichen Technologie auf, sondern die Kon­ taktflächen 5' werden direkt an der Seitenoberfläche 7 des Wandlerchips beispielsweise unter Verwendung von laserunter­ stützten Abscheideprozessen von metallischen Schichten her­ gestellt. Die Seitenoberfläche 7 wird als die ausgesetzte Oberfläche bestimmt, wenn die Wandlerchips 1' einzeln von­ einander entlang der Linien 9 und 10 von dem mehrschichtigen Wafer 8, welche in Fig. 3 gezeigt ist, abgesägt wurden.
Die Ohmschen Kontaktflächen 5' werden einzeln bei jedem getrennten Chip beispielsweise mittels der oben erwähnten laserunterstützten Abscheideprozesse von metallischen Schichten hergestellt, welche zum Beispiel bei den folgenden Publikationen beschrieben sind:
R. Solanki et al. "Low-Temperature Refractory Metal Film Deposition", Appl. Phys. Lett., 41, (11), 1048 bis 1050, 1. Dezember 1982,
R. M. Osgood et al. "Laser Microchemistry for Direct Writing of Microstructures", Proc. SPIE, 385, 112 bis 117, 1983.
Dieter Bäuerle, "Laser-Induced Chemical Vapor Deposition", in "Laser Processing and Diagnostics", ed. D. Bäuerle, Springer Verlag 1984.
T. Cacouris et al. "Laser Direct Writing of Aluminium Con­ ductors", Appl. Phys. Lett., 52, (22), 1865 bis 1867, 30. Mai 1988.
Die Wandlerchips 1' werden zur Metallisierung in eine gas­ dichte Kammer gebracht, deren Aufbau die Einführung eines geeigneten Gases erlaubt, und ein Laserstrahlfenster an der Oberseite der Kammer aufweist. Die Wandlerchips 1' werden einzeln unter dem Laserstrahl so ausgerichtet, daß der fokussierte Strahl eine der Flächen 5' der leitenden Schicht 2' treffen kann. Die beleuchtete Stelle 5' wird von dem auf­ treffenden Laserstrahl erhitzt, und das Gas, mit welchem die Kammer gefüllt ist, und das ein gewähltes Metall enthält, beispielsweise Aluminium, Gold oder Nickel, wird an der erhitzten Stelle 5' pyrolisiert (oder alternativ photo­ lysiert). Daraus ergibt sich eine Reduktion des Metalls, und demzufolge eine Metallabscheidung zur Bildung der Kontakt­ flächen 5' auf der Oberfläche des Halbleitermaterials. Die Kontaktfläche weist typischerweise einen Durchmesser von 0,1 bis 0,5 mm und eine Metallschichtdicke von 1 bis 5 µm auf. Mit Hilfe des Laserlichtes kann die Temperatur bei der erhitzten Stelle 5' genügend erhöht werden, typischerweise auf einige hundert Grad Celsius, was notwendig ist, um einen guten Ohmschen Kontakt zwischen der Metallisierung und dem Halbleitermaterial zu gewährleisten. Nach Beendigung des Metallisierungsprozesses an einer Stelle wird der Laser­ strahl auf die nächste Stelle 5' fokussiert und der Vorgang wiederholt.
Alternative Verfahren zur Metallisierung der Stelle 5' sind beispielsweise Dampfabscheidung, Sputtern und elektrolyti­ sche bzw. eigenkatalytische (stromlose Galvanisierungs-)­ Abscheidung einer Metallschicht auf der abgesägten Seiten­ oberfläche der Wandlerstruktur, wonach die gewünschte Kon­ taktflächenstrukturierung durch Entfernen der Metallisierung gewünschter Flächen mittels Nacharbeiten durch Laser, Ätzen durch eine fotoempfindliche und strukturierte Polymerlack­ schicht, bzw. mechanisches Nacharbeiten durch Sandstrahlen oder Abreiben hergestellt werden kann. Das elektrolytische Galvanisierungsverfahren kann angewandt werden, um alle lei­ tenden Oberflächen der Wandlerstruktur zu metallisieren. Diese Vorgehensweise läßt die isolierenden Schichten automa­ tisch unmetallisiert. Falls die Metallisierung großer Flä­ chen keine schädlichen Auswirkungen zur Folge hat, ist die­ ses Verfahren das einfachste mögliche Abscheideverfahren der Metallschicht. Ein alternatives Verfahren ist die direkte Metallisierung durch eine mechanisch oder auf andere Weise hergestellte Maske auf die gewünschten Flächen. Die Maske kann beispielsweise aus fotoempfindlichem Polymer durch Belichten und Entwickeln des gewünschten Musters auf dem Polymer, oder alternativ, durch Strukturieren einer Schicht aus beispielsweise Polyimidkunststoff mit Hilfe eines Excimer-Lasers oder einer ähnlichen Lichtquelle, hergestellt werden.
Die Ohmschen Kontakte können bei den Seitenoberflächen der Wandlerstruktur unter Verwendung von beispielsweise einer eutektischen Gold-Silizium-Legierung, die ebenso für das Bonden metallischer Leiter oder ähnlicher Elemente auf der Seite der mehrschichtigen Struktur verwendet werden, herge­ stellt werden. Anschließend kann Wärme- und Kompressionsbon­ den angewandt werden, um einen Ohmschen Kontakt mittels einer Metallegierung zwischen dem Halbleitermaterial und dem metallischen Leiter herzustellen.

Claims (9)

1. Mit elektrischen Kontaktflächen an Halbleiterbereichen (2', 4') versehene mehr­ schichtige Halbleiterstruktur, insbesondere Wandlerstruktur (1'), die als Matrixelement durch Abtrennen längs senkrechter Trennflächen (7) von einem aus abgeschiedenen planaren Halbleiterschichten (2', 4') und Isolierschichten (3') gebildeten, ein Matrixmuster von Matrixelementen aufweisenden Wafer gebildet ist, wobei sich einige der galvanisch voneinander getrennten Halbleiterschichten bis zu den senkrechten Trennflächen (7) erstrecken, und wobei die elektrischen Kontaktflächen an den Halbleiterschichten (2', 4') dort gebildet sind, wo sich diese bis zu den genannten senkrechten Trennflächen (7) erstrecken.
2. Verfahren zur Bildung von elektrischen Kontaktflächen an Halbleiterbereichen (2', 4') von mehrschichtigen Halbleiterstrukturen, insbesondere von Wandlerstruk­ turen, die als Matrixelemente durch Abtrennen längs senkrechter Trennflächen (7) von einem aus abgeschiedenen planaren Halbleiterschichten (2', 4') und Iso­ lierschichten (3') gebildeten, ein Matrixmuster von Matrixelementen aufweisen­ den Wafer gebildet werden, derart, daß sich einige der galvanisch voneinander getrennten Halbleiterschichten (2', 4') bis zu den senkrechten Trennflächen (7) erstrecken, wobei die Kontaktflächen (5') auf den senkrechten Trennflächen (7) an den Halbleiter­ schichten (2', 4') dort gebildet werden, wo sich diese bis zu den genannten senk­ rechten Trennflächen (7) erstrecken.
3. Verfahren nach Anspruch 2, bei welchem die Kontaktflächen (5') mittels eines laserunterstützten Abscheideverfahrens gebildet werden.
4. Verfahren nach Anspruch 3, bei welchem die Halbleiterstruktur (1') in eine gas­ dichte Kammer eingebracht wird, die mit einem Gas gefüllt ist, welches ein ge­ wünschtes Metall enthält, wobei die Kammer ein laserstrahldurchlässiges oberes Fenster enthält, und die Trennflächen (7) der Halbleiterstruktur (1') mit einem Laserstrahl an einer gewünschten Stelle (5') erhitzt wird, wodurch das metall­ haltige Gas an der erhitzten Stelle (5') pyrolysiert wird.
5. Verfahren nach Anspruch 2, bei welchem die Kontaktflächen (5') unter Verwen­ dung eines Dampfabscheideverfahrens gebildet werden.
6. Verfahren nach Anspruch 2, bei welchem die Kontaktflächen (5') unter Verwen­ dung eines Sputterabscheideprozesses gebildet werden.
7. Verfahren nach Anspruch 2, bei welchem die Kontaktflächen (5') unter Verwen­ dung eines elektrolytischen Galvanisierungsverfahrens gebildet werden.
8. Verfahren nach Anspruch 2, bei welchem die Kontaktflächen (5') unter Verwen­ dung eines autokatalytischen Galvanisierungsverfahrens gebildet werden.
9. Verfahren nach Anspruch 2, bei welchem die Kontaktflächen (5') auf den Trenn­ flächen (7) durch eine Maske hindurch gebildet werden, welche beispielsweise aus einem fotoempfindlichen Polymerkunststoff durch Belichten und Entwickeln der gewünschten Öffnungen der Maske hergestellt wird.
DE4023776A 1989-08-17 1990-07-26 Mehrschichtige Halbleiterstruktur, insbesondere Wandler und Verfahren zur Bildung von Kontaktflächen an Halbleiterbereichen solcher mehrschichtiger Halbleiterstrukturen Expired - Lifetime DE4023776C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FI893874A FI893874A (fi) 1989-08-17 1989-08-17 Kontaktfoersedd givare med skiktstruktur samt foerfarande foer utfoerande av kontakteringen.

Publications (2)

Publication Number Publication Date
DE4023776A1 DE4023776A1 (de) 1991-02-21
DE4023776C2 true DE4023776C2 (de) 2003-07-03

Family

ID=8528855

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4023776A Expired - Lifetime DE4023776C2 (de) 1989-08-17 1990-07-26 Mehrschichtige Halbleiterstruktur, insbesondere Wandler und Verfahren zur Bildung von Kontaktflächen an Halbleiterbereichen solcher mehrschichtiger Halbleiterstrukturen

Country Status (11)

Country Link
US (1) US5083234A (de)
JP (1) JP2866167B2 (de)
CH (1) CH681581A5 (de)
DE (1) DE4023776C2 (de)
ES (1) ES2023345A6 (de)
FI (1) FI893874A (de)
FR (1) FR2651069B1 (de)
GB (1) GB2235090B (de)
IT (1) IT1241544B (de)
NO (1) NO307488B1 (de)
SE (1) SE508914C2 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10309869A1 (de) * 2003-03-06 2004-09-23 Infineon Technologies Ag Verfahren zur Herstellung mindestens eines Halbleiterchips und Halbleiterchip
DE10334633A1 (de) * 2003-07-29 2004-10-07 Infineon Technologies Ag Verfahren zur Herstellung einer Anordnung mit zwei Halbleiterchips und Anordnung mit zwei Halbleiterchips
DE10326804A1 (de) * 2003-06-13 2004-11-18 Infineon Technologies Ag Verfahren zur Herstellung mindestens eines Halbleiterchips und Halbleiterchip
DE10321214A1 (de) * 2003-05-12 2004-12-30 Infineon Technologies Ag Verfahren zum Aufbringen elektrischer Kontaktierungselemente auf einen Chip eines Chip-Wafers und Chip
DE10334634B3 (de) * 2003-07-29 2005-01-13 Infineon Technologies Ag Verfahren zum seitlichen Kontaktieren eines Halbleiterchips

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930011143A (ko) * 1991-11-14 1993-06-23 김광호 반도체장치 및 그 제조방법
CA2115947A1 (en) * 1993-03-03 1994-09-04 Gregory C. Smith Wafer-like processing after sawing dmds
DE4321804A1 (de) * 1993-06-30 1995-01-12 Ranco Inc Verfahren zur Herstellung von Kleinbauelementen
US5912796A (en) * 1996-11-15 1999-06-15 Illinois Tool Works, Inc. Metallized film capacitor and manufacturing process
TWI559349B (zh) * 2014-10-28 2016-11-21 鈺邦科技股份有限公司 導電端子改良之固態電解電容器封裝結構之製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0089248A2 (de) * 1982-03-17 1983-09-21 Fujitsu Limited Dichter Zusammenbau von Halbleiterchippackungen
US4523121A (en) * 1982-05-11 1985-06-11 Nec Corporation Multilayer electrostrictive element which withstands repeated application of pulses
EP0167392A2 (de) * 1984-07-02 1986-01-08 Nec Corporation Verfahren zum Herstellen eines elektrostriktiven Elementes
US4597027A (en) * 1984-06-07 1986-06-24 Vaisala Oy Capacitive pressure detector structure and method for manufacturing same
DE3727142A1 (de) * 1987-08-14 1989-02-23 Kernforschungsz Karlsruhe Verfahren zur herstellung von mikrosensoren mit integrierter signalverarbeitung
DE3900654A1 (de) * 1988-01-18 1989-07-27 Vaisala Oy Drucksensoranordnung und verfahren zu deren herstellung

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL128146C (de) * 1963-03-05
GB1115259A (en) * 1966-05-20 1968-05-29 Gen Dynamics Corp Load measuring system
GB1342468A (en) * 1969-10-16 1974-01-03 Chubb Alarms Mfg Ltd Security detection systems
GB1533191A (en) * 1977-03-30 1978-11-22 G Ni I P I Redkometallich Prom Pressure-sensitive semiconductor bodies and pressure-sensitive devices including such bodies
US4267634A (en) * 1978-04-05 1981-05-19 American Components Inc. Method for making a chip circuit component
US4386453A (en) * 1979-09-04 1983-06-07 Ford Motor Company Method for manufacturing variable capacitance pressure transducers
IL82960A0 (en) * 1986-06-30 1987-12-20 Rosemount Inc Differential pressure sensor
JPS63149531A (ja) * 1986-12-12 1988-06-22 Fuji Electric Co Ltd 静電容量式圧力センサ
JPH061228B2 (ja) * 1987-08-13 1994-01-05 富士電機株式会社 静電容量式圧力検出器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0089248A2 (de) * 1982-03-17 1983-09-21 Fujitsu Limited Dichter Zusammenbau von Halbleiterchippackungen
US4523121A (en) * 1982-05-11 1985-06-11 Nec Corporation Multilayer electrostrictive element which withstands repeated application of pulses
US4597027A (en) * 1984-06-07 1986-06-24 Vaisala Oy Capacitive pressure detector structure and method for manufacturing same
EP0167392A2 (de) * 1984-07-02 1986-01-08 Nec Corporation Verfahren zum Herstellen eines elektrostriktiven Elementes
DE3727142A1 (de) * 1987-08-14 1989-02-23 Kernforschungsz Karlsruhe Verfahren zur herstellung von mikrosensoren mit integrierter signalverarbeitung
DE3900654A1 (de) * 1988-01-18 1989-07-27 Vaisala Oy Drucksensoranordnung und verfahren zu deren herstellung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SOLANKI, R. et.al.: Low-temperature refractory metal film deposition. In: Appl.Phys.Lett. 41, (11), 1.12.1982, pp. 1048-50 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10309869A1 (de) * 2003-03-06 2004-09-23 Infineon Technologies Ag Verfahren zur Herstellung mindestens eines Halbleiterchips und Halbleiterchip
DE10321214A1 (de) * 2003-05-12 2004-12-30 Infineon Technologies Ag Verfahren zum Aufbringen elektrischer Kontaktierungselemente auf einen Chip eines Chip-Wafers und Chip
DE10326804A1 (de) * 2003-06-13 2004-11-18 Infineon Technologies Ag Verfahren zur Herstellung mindestens eines Halbleiterchips und Halbleiterchip
DE10334633A1 (de) * 2003-07-29 2004-10-07 Infineon Technologies Ag Verfahren zur Herstellung einer Anordnung mit zwei Halbleiterchips und Anordnung mit zwei Halbleiterchips
DE10334634B3 (de) * 2003-07-29 2005-01-13 Infineon Technologies Ag Verfahren zum seitlichen Kontaktieren eines Halbleiterchips
US6936500B2 (en) 2003-07-29 2005-08-30 Infineon Technologies Ag Method for the lateral contacting of a semiconductor chip

Also Published As

Publication number Publication date
NO903622D0 (no) 1990-08-16
FR2651069A1 (fr) 1991-02-22
SE9002663D0 (sv) 1990-08-15
IT9048226A1 (it) 1992-02-14
FR2651069B1 (fr) 1998-04-03
JPH03104167A (ja) 1991-05-01
GB2235090A (en) 1991-02-20
FI893874A0 (fi) 1989-08-17
NO307488B1 (no) 2000-04-10
FI893874A (fi) 1991-02-18
GB2235090B (en) 1993-11-17
CH681581A5 (de) 1993-04-15
GB9017035D0 (en) 1990-09-19
SE9002663L (sv) 1991-02-18
ES2023345A6 (es) 1992-01-01
DE4023776A1 (de) 1991-02-21
IT9048226A0 (it) 1990-08-14
JP2866167B2 (ja) 1999-03-08
SE508914C2 (sv) 1998-11-16
IT1241544B (it) 1994-01-17
NO903622L (no) 1991-02-18
US5083234A (en) 1992-01-21

Similar Documents

Publication Publication Date Title
DE69324088T2 (de) Dicht versiegeltes Gehäuse für elektronische Systeme und Verfahren zu seiner Herstellung
DE102006021959B4 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE69218319T2 (de) Mehrschichtige Leiterplatte aus Polyimid und Verfahren zur Herstellung
DE69220892T2 (de) Verfahren zur Herstellung eines mehrschichtigen Polyimid-Verdrahtungssubstrats
DE69420917T2 (de) Verfahren, um gestapelte Halbleiterchips zusammenzuschalten und Bauelement
DE68913806T2 (de) Elektronische Packungsanordnung mit biegsamem Träger und Verfahren zu ihrer Herstellung.
DE69330630T2 (de) Nichtleitende randschicht für integrierten stapel von ic chips
DE69231785T2 (de) Verfahren zum herstellen integrierte schaltungsanordnungen
DE69132819T2 (de) Flexible Zwischenschaltungsstruktur hoher Dichte
DE69431740T2 (de) Mehrlagige Verdrahtungsplatine und ihre Herstellung
DE69635397T2 (de) Halbleitervorrichtung mit Chipabmessungen und Herstellungsverfahren
DE3786914T2 (de) Verfahren zum herstellen einer integrierten schaltungspackungsstruktur.
DE69834561T2 (de) Halbleiteranordnung und herstellungsverfahren dafür
DE69216502T2 (de) Elektrische Durchführungsstruktur und Herstellungsverfahren
EP3231261B1 (de) Leiterplatte mit einem asymmetrischen schichtenaufbau
DE2810054A1 (de) Elektronische schaltungsvorrichtung und verfahren zu deren herstellung
DE2536316C2 (de) Schaltungskarte für integrierte Halbleiterschaltungen
DE10331819A1 (de) Verfahren zum Bilden einer Substratdurchgangsverbindung
DE69024704T2 (de) Verfahren zur Herstellung einer mehrschichtigen Zwischenverbindungs-Leiterplattenanordnung unter Anwendung der Dünnfilmtechnik
EP1356518B1 (de) Substrat für ein elektrisches bauelement und verfahren zur herstellung
WO2007025521A2 (de) Verfahren zur herstellung eines halbleiterbauelements mit einer planaren kontaktierung und halbleiterbauelement
DE102004039906A1 (de) Verfahren zur Herstellung eines elektronischen Bauelements sowie ein elektronisches Bauelement mit mindestens zwei integrierten Bausteinen
DE69630169T2 (de) Herstellungsverfahren eines Verdrahtungssubstrates zur Verbindung eines Chips zu einem Träger
DE10240461A9 (de) Universelles Gehäuse für ein elektronisches Bauteil mit Halbleiterchip und Verfahren zu seiner Herstellung
EP2170026B1 (de) Metall-Keramik-Substrat für elektrische Schaltkreise- oder Module, Verfahren zum Herstellen eines solchen Substrates sowie Modul mit einem solchen Substrat

Legal Events

Date Code Title Description
8141 Disposal/no request for examination
8110 Request for examination paragraph 44
8170 Reinstatement of the former position
8304 Grant after examination procedure
8364 No opposition during term of opposition