DE4014723A1 - Halbleiterspeichereinrichtung mit redundanzschaltkreis - Google Patents
Halbleiterspeichereinrichtung mit redundanzschaltkreisInfo
- Publication number
- DE4014723A1 DE4014723A1 DE4014723A DE4014723A DE4014723A1 DE 4014723 A1 DE4014723 A1 DE 4014723A1 DE 4014723 A DE4014723 A DE 4014723A DE 4014723 A DE4014723 A DE 4014723A DE 4014723 A1 DE4014723 A1 DE 4014723A1
- Authority
- DE
- Germany
- Prior art keywords
- blocks
- redundancy circuit
- row
- semiconductor memory
- spare
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
- G11C29/806—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout by reducing size of decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/781—Masking faults in memories by using spares or by reconfiguring using programmable devices combined in a redundant decoder
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/10—Decoders
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
Die Erfindung bezieht sich allgemein auf eine Halbleiterspeicher
einrichtung und insbesondere auf eine Halbleiterspeichereinrichtung
mit einem Redundanzschaltkreis.
Fig. 6 zeigt ein Blockdiagramm der Struktur einer herkömmlichen
Halbleiterspeichereinrichtung mit einem Redundanzschaltkreis.
Ein Redundanzschaltkreis stellt eine Maßnahme zur Erhöhung der
Produktionsausbeute dar und umfaßt eine Ersatzspeicherzelle, einen
Ersatzdekoder und ähnliches.
Die Halbleiterspeichereinrichtung der Fig. 6 empfängt Adreßsignale
A 0-A 7 und weist eine Speicherkapazität von 64 kBit auf. Das
Speicherzellenfeld dieser Halbleiterspeichereinrichtung weist eine
Aufteilung in zwei Blöcke auf.
In Fig. 6 umfaßt jedes der Speicherzellenfelder 1 a und 1 b eine
Mehrzahl von Speicherzellen, die in Form einer Mehrzahl von Zeilen
und Spalten angeordnet sind. Die Ersatzzeilen 2 a und 2 b mit in
einer Mehrzahl von Zeilen angeordneten Ersatzspeicherzellen sind
jeweils auf gegenüberliegenden Seiten der Speicherzellenfelder 1 a
und 1 b angeordnet.
In Abhängigkeit von einem extern angelegten Zeilenadreß-Abtast
signal aktiviert ein RAS-Puffer 12 einen Zeilenadreßpuffer 8,
einen -Erzeugungsschaltkreis 14, einen RX-Erzeugungsschaltkreis
16 und einen Leseverstärker-Steuerschaltkreis 17. Der -Erzeugungs
schaltkreis 14 und der RX-Erzeugungsschaltkreis 16 erzeugen ein
Vorladesignal bzw. ein Treibersignal RX mit einer vorbestimmten
Zeitabstimmung.
Ein CAS-Puffer 13 aktiviert in Abhängigkeit von einem extern ange
legten Spaltenadreß-Abtastsignal einen Spaltenadreßpuffer
10 und einen Lese/Schreibpuffer 20. Der Zeilenadreßpuffer 8 ver
riegelt die extern angelegten Adreßsignale A 0-A 7 und legt einen
Teil der Signale als Zeilenadreßsignale RA 2-RA 6 an einen Zeilen
vordekoder 9, einen anderen Teil der Signale als Zeilenadreßsignale
RA 0 und RA 1 an einen RX-Subdekoder 15 und den Rest als Zeilenadreßsignal
RA 7 an einen Erzeugungsschaltkreis 47 für das Blocksteuer
signal an.
Der Zeilenvordekoder 9 führt eine Vordekodierung der vom Zeilen
adreßpuffer 8 zugeführten Adreßsignale RA 2-RA 6 durch und legt
Zeilenauswahlsignale Xi, Xj und Xk an Zeilendekodergruppen 4 a und
4 b an.
In Abhängigkeit vom Vorladesignal Φ p vom -Erzeugungsschaltkreis 14
wählen die Zeilendekodergruppen 4 a und 4 b auf der Basis der Zeilen
auswahlsignale Xi, Xj und Xk vier Zeilen im Speicherzellenfeld 1 a
oder 1 b aus.
In Abhängigkeit vom Treibersignal RX vom RX-Erzeugungsschaltkreis 16
legt der RX-Subdekoder 15 auf der Basis der vom Zeilenadreßpuffer 8
zugeführten Zeilenadreßsignale RA 0-RA 1 Subdekodiersignale RX 1 bis
RX 4 an eine Worttreibergruppe 3 an.
Die Worttreibergruppe 3 treibt in Abhängigkeit von den Subdekodier
signalen RX 1-RX 4 die Wortleitung einer von vier Zeilen, die von
den Zeilendekodergruppen 4 a oder 4 b ausgewählt worden sind.
Der Spaltenadreßpuffer 10 verriegelt die extern angelegten Adreßsignale
A 0-A 7 und legt diese als Spaltenadreßsignale CA 0-CA 7
an einen Spaltenvordekoder 11 an. Der Spaltenvordekoder 11 führt
eine Vordekodierung der Spaltenadreßsignale CA 0-CA 7 durch und
legt ein Spaltenauswahlsignal an die Spaltendekodergruppen 6 a und
6 b an. Die Spaltendekodergruppen 6 a und 6 b wählen auf der Basis
des Spaltenauswahlsignales eine Spalte im Speicherzellenfeld 1 a
oder 1 b aus.
Der Erzeugungsschaltkreis 47 für das Blocksteuersignal erzeugt in
Abhängigkeit vom Zeilenadreßsignal RA 7 Blocksteuersignale (Block
auswahlsignale) und , um das zu betreibende Speicherzellen
feld 1 a oder 1 b auszuwählen.
In Abhängigkeit von den Zeilenadreßsignalen RA 0-RA 7 erzeugen
Erzeugungsschaltkreise 18 a und 18 b für Ersatzzeilendekoder-Aus
wahlsignale (zur Vereinfachung im weiteren als Auswahlsignal-
Erzeugungsschaltkreise bezeichnet) jeweils Ersatzzeilendekoder-
Auswahlsignale und , die die Subdekodiersignale RX 1-RX 4
deaktivieren und einen der Ersatzzeilendekoder 5 a und 5 b auswählen.
Ein RX-Ersatzsubdekoder 19 empfängt die Ersatzzeilendekoder-Aus
wahlsignale und ,
um die Ersatzsubdekodiersignale SRX 1
bis SRX 4 zu erzeugen.
Damit werden eine Wortleitung und eine Bitleitung ausgewählt, um
Information aus einer Speicherzelle an deren Kreuzungspunkten zu
lesen oder in diese zu schreiben. Der Lese- oder Schreibmodus der
Information wird vom Lese/Schreibpuffer 20 bestimmt. Der Lese/
Schreibpuffer 20 aktiviert in Abhängigkeit von einem extern ange
legten Lese/Schreibsignal R/W einen Eingangspuffer 21 oder einen
Ausgangspuffer 22. Falls der Eingangspuffer 21 aktiviert wird,
werden Eingangsdaten Din in die ausgewählte Speicherzelle
geschrieben. Falls der Ausgabepuffer 22 aktiviert wird, werden die
in der ausgewählten Speicherzelle gespeicherten Informationen als
Ausgabedaten Dout ausgelesen.
Die Fig. 7 ist ein Diagramm, das die Struktur eines Teiles des
in Fig. 6 gezeigten Zeilenvordekoders 9 darstellt, wobei ein
Schaltkreisbereich zur Erzeugung des Zeilenauswahlsignales Xi
gezeigt ist. Xi stellt eines der Signale X 5, X 6, X 7 und X 8 dar.
Ein Gatterschaltkreis 23 empfängt das Zeilenadreßsignal RA 2 und
gibt dieses und dessen invertiertes Signal aus. Ein
Gatterschaltkreis 24 empfängt das Zeilenadreßsignal RA 3 und gibt
dieses und dessen invertiertes Signal aus. Eines der
Signale RA 2 oder und eines der Signale RA 3 oder werden
in Gatterschaltkreise 25, 26, 27 und 28 eingegeben. Die Gatter
schaltkreise 25, 26, 27 und 28 unterscheiden sich in der Kombi
nation der Signale RA 2, , RA 3 und . Von den Gatterschalt
kreisen 25, 26, 27 und 28 werden Zeilenauswahlsignale X 5, X 6, X 7
bzw. X 8 ausgegeben. Entsprechend den Pegeln der Zeilenadreßsignale
RA 2 und RA 3 erreicht eines der Zeilenauswahlsignale X 5, X 6, X 7 und
X 8 den "H"-Pegel (logisch hoch) und die anderen den "L"-Pegel
(logisch niedrig).
Die Fig. 8 ist ein Diagramm, das die Struktur eines anderen
Bereiches des in Fig. 6 gezeigten Zeilenvordekoders 9 darstellt,
wobei ein Schaltkreisbereich zum Erzeugen des Zeilenauswahlsig
nales Xj gezeigt ist. Xj stellt eines der Signale X 9, X 10, X 11
und X 12 dar.
Der Schaltkreisbereich der Fig. 8 umfaßt Gatterschaltkreise 29-34.
Die Struktur und der Betrieb dieses Schaltkreisbereiches stimmt mit
denjenigen des in Fig. 7 gezeigten Schaltkreisbereiches überein.
Der Gatterschaltkreis 29 empfängt das Zeilenadreßsignal RA 4 und der
Gatterschaltkreis 30 das Zeilenadreßsignal RA 5. Die Gatterschalt
kreise 31, 32, 33 und 34 geben die Zeilenauswahlsignale X 9, X 10,
X 11 bzw. X 12 aus. Entsprechend den Pegeln der Zeilenadreßsignale
RA 4 und RA 5 erreicht eines der Zeilenauswahlsignale X 9, X 10, X 11
und X 12 den "H"-Pegel und alle anderen den "L"-Pegel.
Die Fig. 9 ist ein Diagramm, das die Struktur eines weiteren
Bereiches des in Fig. 6 gezeigten Zeilenvordekoder 9 darstellt,
wobei ein Schaltkreisbereich zum Erzeugen des Zeilenauswahlsig
nales Xk gezeigt ist. Xk stellt X 13 oder X 14 dar.
Ein Gatterschaltkreis 35 empfängt das Zeilenadreßsignal RA 6 und
gibt dieses und dessen invertiertes Signal aus. Gatterschalt
kreise 36 und 37 geben das Zeilenauswahlsignal X 13 bzw. X 14 ab.
Entsprechend dem Pegel des Zeilenadreßsignales RA 6 erreicht eines
der Zeilenauswahlsignale X 13 oder X 14 den "H"-Pegel und das andere
den "L"-Pegel.
Fig. 10 ist ein Diagramm, das die Struktur des in Fig. 6 dar
gestellten RX-Subdekoders 15 zeigt. Entsprechend den Pegeln der
Zeilenadreßsignale RA 0, RA 1 und der invertierten Signale und
geben ein RX 1-Erzeugungsschaltkreis 40, ein RX 2-Erzeugungs
schaltkreis 41, Ein RX 3-Erzeugungsschaltkreis 42 und ein RX 4-
Erzeugungsschaltkreis 43 Subdekodiersignale RX 1, RX 2, RX 3 bzw.
RX 4 aus.
Die Fig. 11 ist ein Diagramm, das die Struktur eines Teiles des
in Fig. 6 gezeigten Erzeugungsschaltkreises 47 für das Blocksteuer
signal darstellt. Ein Gatterschaltkreis 44 empfängt das Zeilen
adreßsignal RA 7 und gibt dieses und dessen invertiertes Signal
aus. Ein Gatterschaltkreis 45 gibt die Blocksteuersignale BSa und
BSb ab. Entsprechend dem Pegel des Zeilenadreßsignales RA 7 erreicht
eines der Blocksteuersignale BSa und BSb den "H"-Pegel und das
andere den "L"-Pegel.
Die Fig. 12 ist ein Diagramm, das eine detaillierte Struktur des
in Fig. 6 dargestellten Speicherzellenfeldes 1 a und dessen peri
pheren Bereiches zeigt.
4m-Wortleitungen WLs und eine Mehrzahl von Bitleitungspaaren BL
und sind derart angeordnet, daß diese sich im Speicherzellenfeld
1 a kreuzen. m ist hierbei eine positive ganze Zahl. Ferner sind
vier Ersatzwortleitungen SWLs auf gegenüberliegenden Seiten der
Wortleitungen WLS angeordnet. An jeder Kreuzung zwischen den Wort
leitungen WL und einem Bitleitungspaar BL, ist eine Speicherzelle
MC und an jeder Kreuzung zwischen einer Ersatzwortleitung und einem
Bitleitungspaar BL, eine Ersatzspeicherzelle SMC gebildet.
Entsprechend den 4m-Wortleitungen WLs und den vier Ersatzwortlei
tungen SWLs sind (4m+4) Wortleitungstreiber 3X geschaffen. Jede
Wortleitung WLs und jede Ersatzwortleitung SWLs ist mit ihrem
entsprechenden Wortleitungstreiber 3 Xs verbunden. Die 4m-Wortlei
tungen WLs und die Wortleitungstreiber 3 Xs sind in m Gruppen
unterteilt, die jeweils vier Wortleitungen WLs und vier Wortlei
tungstreiber 3 Xs umfassen. Bezüglich dieser m Gruppen sind
m Zeilendekoder 4 X gebildet. Jeder Zeilendekoder 4 X wählt vier
entsprechende Wortleitungstreiber 3 Xs aus.
Ferner ist ein Ersatzzeilendekoder 5 a entsprechend den vier Ersatz
wortleitungen SWLs und vier Worttreibern 3 Xs geschaffen. Der
Ersatzzeilendekoder 5 a wählt die entsprechenden vier Worttreiber
3 Xs aus.
Ferner ist eine Mehrzahl von Leseverstärkern 7 Xs und eine Mehrzahl
von Spaltendekodern 6 Xs entsprechend der Mehrzahl von Bitleitungs
paaren BL, gebildet. Jedes Bitleitungspaar BL, ist mit dem
entsprechenden Leseverstärker 7 X und dem entsprechenden Spalten
dekoder 6 X verbunden.
Wenn eine defekte Speicherzelle oder eine defekte Wortleitung im
oben beschriebenen Speicherzellenfeld 1 a gebildet ist, wird der
der defekten Speicherzelle oder der defekten Wortleitung entspre
chende Ersatzzeilendekoder 5 a anstelle des Zeilendekoders 4 X aus
gewählt.
Die Fig. 13 ist ein Diagramm, das die genaue Schaltkreisstruktur
des in Fig. 12 dargestellten Zeilendekoders 4 X und des Wortlei
tungstreibers 3 X zeigt.
Der Zeilendekoder 4 X umfaßt N-Kanal MOS-Transistoren Q 1-Q 4, Q 7
und P-Kanal MOS-Transistoren Q 5, Q 6 und Q 8. Ein Vorladesignal
wird an das Gate des Transistors Q 5 angelegt, während das Gate
des Transistors Q 6 mit einem Knoten N 2 verbunden ist. Zeilenaus
wahlsignale Xi, Xj und Xk werden an die Gates der Transistoren
Q 1, Q 2 bzw. Q 3 und ein Blocksteuersignal BSa an das Gate des
Transistors Q 4 angelegt. Die Transistoren Q 7 und Q 8 bilden einen
Inverter. Entsprechend ist die Polarität des Signales am Knoten N 2
derjenigen des Signales am Knoten N 1 entgegengesetzt.
Die Knoten N 1 und N 2 des Zeilendekoders 4 X sind mit den entspre
chenden vier Wortleitungstreibern 3 Xs verbunden. Die Wortleitungs
treiber 3 X umfassen N-Kanal MOS-Transistoren Q 9-Q 11. Der
Transistor Q 10 ist zwischen eines der Subdekodiersignale RX 1-RX 4
und eine Wortleitung WL geschaltet.
Nun wird der Betrieb des Schaltkreises der Fig. 13 beschrieben.
Wenn sich das Vorladesignal auf dem "L"-Pegel befindet, schaltet
der Transistor Q 5 durch und das Potential des Knotens N 1 ist auf
dem "H"-Pegel. Daher schaltet der Transistor Q 11 des Wortleitungs
treibers 3 X durch, so daß sich das Potential auf der Wortleitung
WL auf dem "L"-Pegel befindet. Wenn das Vorladesignal auf den
"H"-Pegel ansteigt, sperrt der Transistor Q 5. Wenn alle Zeilenaus
wahlsignale Xi, Xj, Xk und das an die Gates der Transistoren Q 1-Q 4
angelegte Blocksteuersignal BSa den "H"-Pegel erreichen, schalten
die Transistoren Q 1-Q 4 alle durch. Damit erreicht das Potential
des Knotens N 1 den "L"-Pegel und das Potential des Knotens N 2 den
"H"-Pegel. Damit schaltet der Transistor Q 10 des Worttreibers 3 X
durch, und der Transistor Q 11 sperrt. Wenn eines der Subdekodier
signale RX 1-RX 4 auf den "H"-Pegel ansteigt, erreicht das Potential
auf der entsprechenden Wortleitung den "H"-Pegel.
Die Fig. 14 ist ein Diagramm, das die Struktur des in Fig. 6 dar
gestellten RX-Subdekoders 15 zeigt.
Der Schaltkreisbereich 15 e des RX-Subdekoders 15 umfaßt N-Kanal
MOS-Transistoren Q 21, Q 22 und P-Kanal MOS-Transistoren Q 23 und Q 24.
Der Schaltkreisbereich 15 a umfaßt N-Kanal MOS-Transistoren
Q 25-Q 27, Q 31, Q 32, Q 34 und Q 35 und P-Kanal MOS-Transistoren
Q 28-Q 30 und Q 33. Ein aus den Transistoren Q 21-Q 24 gebildeter
NAND-Schaltkreis empfängt Ersatzzeilendekoder-Auswahlsignale
und und erzeugt invertierte Signale von diesen. Ein aus den
Transistoren Q 25-Q 30 bestehender NOR-Schaltkreis empfängt ein
vom NAND-Schaltkreis, der aus den Transistoren Q 21-Q 24 besteht,
erzeugtes Signal, das Zeilenadreßsignal RA 0 oder und das
Zeilenadreßsignal RA 1 oder .
Die Strukturen der Schaltkreisbereiche 15 b, 15 c und 15 d stimmen
mit derjenigen des Schaltkreisblockes 15 a überein.
Wenn sich das Ersatzzeilendekoder-Auswahlsignal oder auf
dem "L"-Pegel befindet, erreicht das Potential am Knoten N 10 den
"H"-Pegel. Damit werden die Schaltkreisbereiche 15 a-15 d deakti
viert. Wenn beide Ersatzzeilendekoder-Auswahlsignale und
auf dem "H"-Pegel sind, werden die Schaltkreisbereiche
15 a-15 d aktiviert. Entsprechend den Pegeln der Zeilenadreßsignale
RA 0 und RA erreicht eines der Subdekodiersignale RX 1-RX 4 den
"H"-Pegel.
Die Fig. 15 ist ein Diagramm, das die genaue Schaltkreisstruktur
des in Fig. 12 dargestellten Ersatzzeilendekoders 5 a zeigt.
Der Ersatzzeilendekoder 5 a umfaßt N-Kanal MOS-Transistoren Q 41,
Q 42 und Q 45 und P-Kanal MOS-Transistoren Q 43, Q 44 und Q 46. Ein
aus den Transistoren Q 41-Q 44 bestehender NOR-Schaltkreis empfängt
das Ersatzdekoder-Auswahlsignal zum Deaktivieren der Subdeko
diersignale RX 1-RX 4 und zum Aktivieren des Ersatzzeilendekoders 5 a
und ein invertiertes Signal BSa des Blocksteuersignales zum
Auswählen des Speicherzellenfeldes 1 a. Ein aus den Transistoren Q 45
und Q 46 bestehender Inverter empfängt das vom NOR-Schaltkreis aus
gegebene Signal und erzeugt ein hierzu invertiertes Signal.
Falls sich das Ersatzzeilendekoder-Auswahlsignal und das
invertierte Signal des Blocksteuersignales BSa beide auf dem
"L"-Pegel befinden, erreicht das Potential am Knoten N 3 den "H"-
Pegel und das Potential am Knoten N 4 den "L"-Pegel. Daher schaltet
der Transistor Q 48 im Worttreiber 3 X durch, und der Transistor Q 49
sperrt. Falls eines der Ersatzsubdekodiersignale SRX 1-SRX 4 auf
den "H"-Pegel ansteigt, erreicht das Potential auf der entspre
chenden Wortleitung WL den "H"-Pegel.
Die Fig. 16 ist ein Diagramm, das die Schaltkreisstruktur des in
Fig. 6 dargestellten RX-Ersatzsubdekoders 19 zeigt.
Der Schaltkreisbereich 19 e des RX-Ersatzsubdekoders 19 umfaßt
N-Kanal MOS-Transistoren Q 51, Q 52 und Q 55 und P-Kanal MOS-Transi
storen Q 53, Q 54 und Q 56. Der Schaltkreisbereich 19 a umfaßt N-Kanal
MOS-Transistoren Q 57-Q 59, Q 63, Q 64, Q 66 und Q 67 und P-Kanal
MOS-Transistoren Q 60-Q 62 und Q 65.
Ein aus den Transistoren Q 51-Q 54 bestehender NAND-Schaltkreis
empfängt die Ersatzzeilendekoder-Auswahlsignale und und
erzeugt hierzu invertierte Signale. Die invertierten Signale werden
von einem aus den Transistoren Q 55 und Q 56 bestehenden Inverter
weiter invertiert. Ein aus den Transistoren Q 57-Q 62 gebildeten
NOR-Schaltkreis empfängt das Ausgangssignal des Inverters, eines
der Zeilenadreßsignale RA 0 und und eines der Zeilenadreßsignale
RA 1 und .
Die Strukturen der Schaltkreisbereiche 19 b, 19 c und 19 d stimmen mit
derjenigen des Schaltkreisbereiches 19 a überein.
Falls die Ersatzzeilendekoder-Auswahlsignale und beide
auf dem "H"-Pegel sind, befinden sich alle Subdekodiersignale
SRX 1-SRX 4 in einem Nicht-Auswahlzustand. Falls sich andererseits
eines der Ersatzzeilendekoder-Auswahlsignale oder auf
dem "L"-Pegel befindet, tritt entsprechend den Pegeln der Zeilen
adreßsignale RA 0 und und den Pegeln der Zeilenadreßsignale RA 1
und eines der Ersatzsubdekodiersignale SRX 1-SRX 4 in den
Auswahlzustand ein.
Die Fig. 17 ist ein Schaltbild, das den im Fig. 6 dargestellten
Auswahlsignal-Erzeugungsschaltkreis 18 a zeigt.
Der Auswahlsignal-Erzeugungsschaltkreis 18 a umfaßt P-Kanal MOS-
Transistoren Q 72, Q 73, Q 76, Q 77, Q 79-Q 81 und Q 83, N-Kanal MOS-
Transistoren Q 70, Q 71, Q 74, Q 75, Q 78 und Q 84-Q 99 und Bindeglieder
LN 1-LN 16.
Normalerweise sind die Bindeglieder LN 1-LN 16 leitend. Falls
eines der Zeilenadreßsignale RA 1, -RA 7, den "H"-Pegel
erreicht, wird daher der entsprechende der Transistoren Q 84-Q 99
durchgeschaltet. Damit erreicht das Potential des Knotens N 9 den
"L"-Pegel und das Ersatzzeilendekoder-Auswahlsignal den "H"-
Pegel. In diesem Fall wird keine Ersatzwortleitung ausgewählt.
Falls eine defekte Wortleitung existiert, werden vorbestimmte
Bindeglieder vorher mit einem Laser-Strahl ausgebrannt. Genauer
gesagt wird dasjenige Bindeglied vorher mit einem Laser-Strahl
durchgebrannt, das mit einem Transistor verbunden ist, der ein
Zeilenadreßsignal empfängt, das den "H"-Pegel erreicht, wenn die
defekte Wortleitung ausgewählt wird. Selbst wenn ein Zeilen
adreßsignal zum Auswählen der defekten Wortleitung an die Transi
storen Q 84-Q 99 angelegt wird, fällt damit das Potential am
Knoten N 9 nicht ab, sondern wird auf dem "H"-Pegel gehalten. Zu
einem Zeitpunkt, bei dem das Vorladesignal auf den "H"-Pegel
ansteigt, fällt daher das Ersatzzeilendekoder-Auswahlsignal
auf den "L"-Pegel.
Die Fig. 17 zeigt die Struktur des Auswahlsignal-Erzeugungsschalt
kreises 18 a, wobei die Struktur des Auswahlsignal-Erzeugungsschalt
kreises 18 b dieselbe ist.
Falls eine defekte Wortleitung existiert, erreicht wie im vorher
gehenden das Ersatzzeilendekoder-Auswahlsignal oder den
"L"-Pegel, wenn ein Zeilenadreßsignal zum Auswählen der defekten
Wortleitung angelegt wird. Daher erreichen das Potential am Knoten
N 10, das Potential am Knoten N 11 und das Potential am Knoten N 12
der Fig. 14 den "H"-, "L"- bzw. "H"-Pegel. Damit erreichen alle
Subdekodiersignale RX 1-RX 4 den "L"-Pegel.
Im vorhergehenden erfolgte die Beschreibung anhand des in Fig. 6
gezeigten Speicherzellenfeldes 1 a. Der Aufbau und die Arbeitsweise
des Speicherzellenfeldes 1 b stimmen jedoch mit denjenigen des
Speicherzellenfeldes 1 a überein.
Wie oben beschrieben worden ist, sind in der Halbleiterspeicher
einrichtung der Fig. 6 zwei Auswahlsignal-Erzeugungsschaltkreise
18 a und 18 b entsprechend den Speicherzellen-Teilfeldern 1 a und 1 b
gebildet. Ferner ist bei einer herkömmlichen Halbleiterspeicher
einrichtung, die eine Blockaufteilungsoperation durchführt,
dieselbe Anzahl von Erzeugungsschaltkreisen für die Ersatzdekoder-
Auswahlsignale wie die Anzahl der Speicherzellenfelder (Blöcke)
für die Blockaufteilungsoperation erforderlich. Daher wird die für
das Schaltkreis-Layout und die Verdrahtungen notwendige Fläche
vergrößert.
Eine Halbleiterspeichereinrichtung wie in Fig. 6, die eine Mehrzahl
von Ersatzzeilen und eine Mehrzahl von eine Deaktivierung aus
führenden Erzeugungsschaltkreisen entsprechend der Mehrzahl von
Speicherzellenfeldern umfaßt, ist in der JP 60-103469 beschrieben.
Aufgabe der Erfindung ist es, die für das Schaltkreis-Layout und
die Verbindungsschaltkreise erforderliche Fläche in einer Halblei
terspeichereinrichtung mit einem Speicherzellenfeld, das eine
Blockaufteilung aufweist, und einem Redundanzschaltkreis für jedes
Speicherzellenfeld, zu vermindern. Ferner soll eine Halbleiter
speichereinrichtung geschaffen werden, bei der die für das Schalt
kreis-Layout und die Verdrahtung eines Erzeugungsschaltkreises für
das Ersatzdekoder-Auswahlsignal erforderliche Fläche selbst dann
vermindert ist, wenn die Anzahl der Unterteilungen des Speicher
zellenfeldes, für das die Blockaufteilung durchgeführt wird,
erhöht wird. Weiterhin soll die von einem Erzeugungsschaltkreis
für ein Ersatzdekoder-Auswahlsignal belegte Fläche in einer Halb
leiterspeichereinrichtung, die eine Blockaufteilung aufweist und
einen Redundanzschaltkreis aufweist, vermindert werden.
Die erfindungsgemäße Halbleiterspeichereinrichtung mit einem Redun
danzschaltkreis umfaßt ein Speicherzellenfeld, eine Mehrzahl von
Redundanzschaltkreisen und Aktivierungssignal-Erzeugungsschaltkreise.
Das Speicherzellenfeld umfaßt eine Mehrzahl von Speicherzellen und
ist in eine Mehrzahl von Blöcke unterteilt. Die Mehrzahl von
Redundanzschaltkreisen ist entsprechend der Mehrzahl von Blöcken
geschaffen und kann einen Teil der entsprechenden Blöcke ersetzen.
Der Aktivierungssignal-Erzeugungsschaltkreis wird von einer
Mehrzahl von Redundanzschaltkreisen gemeinsam benutzt und kann
derart eingestellt werden, daß er ein Redundanzschaltkreis-
Aktivierungssignal erzeugt, falls ein Teil der Mehrzahl von Blöcken
defekt ist und ein Bereich mit dem defekten Teil ausgewählt wird.
Jeder der Mehrzahl von Redundanzschaltkreisen wird in Abhängigkeit
vom Redundanzschaltkreis-Aktivierungssignal und einem vorbestimmten
Blockauswahlsignal aktiviert.
Entsprechend dieser Halbleiterspeichereinrichtung benutzt die Mehr
zahl von Redundanzschaltkreisen, die der Mehrzahl von Blöcken des
Speicherzellenfeldes, bei dem eine Blockoperation ausgeführt wird,
entspricht, das Redundanzschaltkreis-Aktivierungssignal zum
Aktivieren eines Redundanzschaltkreises gemeinsam. Selbst wenn die
Anzahl der Blöcke, in die die Speicherzellenfelder unterteilt sind,
vergrößert wird, ist es damit möglich, eine Vergrößerung der für
das Schaltkreis-Layout und die Verdrahtungen für das Redundanz
schaltkreis-Aktivierungssignal erforderlichen Fläche zu verhindern.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich
aus der Beschreibung eines Ausführungsbeispieles anhand der Figuren.
Von den Figuren zeigt
Fig. 1 ein Blockdiagramm, das die Struktur einer Halbleiter
speichereinrichtung in Übereinstimmung mit einer Aus
führung der Erfindung darstellt;
Fig. 2 ein Schaltbild, das die Struktur eines RX-Subdekoders,
der in der Halbleiterspeichereinrichtung der Fig. 1
enthalten ist, darstellt;
Fig. 3 ein Schaltbild, das die Struktur eines Ersatzzeilen
dekoders, der in der Halbleiterspeichereinrichtung der
Fig. 1 enthalten ist, darstellt;
Fig. 4 ein Schaltbild, das die Struktur eines RX-Ersatzsub
dekoders, der in der Halbleiterspeichereinrichtung der
Fig. 1 enthalten ist, darstellt;
Fig. 5 ein Schaltbild, das die Struktur eines Erzeugungsschalt
kreises für das Ersatzzeilendekoder-Auswahlsignal, der
in der Halbleiterspeichereinrichtung der Fig. 1 enthalten
ist, darstellt;
Fig. 6 ein Blockdiagramm, das die Struktur einer herkömmlichen
Halbleiterspeichereinrichtung darstellt;
Fig. 7, 8, 9 Blockdiagramme, die den Aufbau der entsprechenden
Bereiche des in Fig. 6 gezeigten Zeilenvordekoders dar
stellen;
Fig. 10 ein Blockdiagramm, das die Struktur des in Fig. 6 darge
stellten RX-Subdekoders zeigt;
Fig. 11 ein Blockdiagramm, das die Struktur des in Fig. 6 darge
stellten Blocksteuersignal-Erzeugungsschaltkreises zeigt;
Fig. 12 ein Blockdiagramm, das die detaillierte Struktur des in
Fig. 6 dargestellten Speicherzellenfeldes und dessen
peripherer Bereiche zeigt;
Fig. 13 ein genaues Schaltbild eines in Fig. 12 dargestellten
Zeilendekoders und eines Wortleitungstreibers;
Fig. 14 ein Schaltbild, das die Struktur des in Fig. 6 darge
stellten RX-Subdekoders zeigt;
Fig. 15 ein genaues Schaltbild, das die Struktur eines in Fig. 12
dargestellten Ersatzzeilendekoders zeigt;
Fig. 16 ein Schaltbild, das die Struktur des in Fig. 6 darge
stellten RX-Ersatzsubdekoders zeigt; und
Fig. 17 ein Schaltbild, das die Struktur des in Fig. 12 darge
stellten Erzeugungsschaltkreises für das Ersatzzeilen
dekoder-Auswahlsignal zeigt.
Die Halbleiterspeichereinrichtung der Fig. 1 empfängt Adreßsignale
A 0-A 7 und weist eine Speicherkapazität von 64 kBit auf. Die Halb
leiterspeichereinrichtung umfaßt ein Speicherzellenfeld, das eine
1/2-Block-Aufteilung besitzt.
Die Halbleiterspeichereinrichtung der Fig. 1 unterscheidet sich
von derjenigen der Fig. 9 dadurch, daß ein Ersatzzeilendekoder-
Auswahlsignal zum Deaktivieren der Subdekodiersignale RX 1-RX 4
und Aktivieren der Ersatzzeilendekoder 5 a und 5 b und ein
Erzeugungsschaltkreis 18 für die Ersatzzeilendekoder-Auswahlsignale
(zur Vereinfachung im weiteren als Auswahlsignal-Erzeugungsschalt
kreis bezeichnet) von den Speicherzellenfeldern 1 a und 1 b, für die
die Blockaufteilung ausgeführt wird, gemeinsam benutzt werden.
Nun wird der Betrieb beschrieben, falls ein defekter Bereich in
der Halbleiterspeichereinrichtung der Fig. 1 existiert. Wenn ein
Adreßsignal zum Auswählen einer defekten Adresse eingegeben wird,
werden die von einem Zeilenadreßpuffer 8 erzeugten Zeilenadreßsignale
RA 0-RA 7 an den Auswahlsignal-Erzeugungsschaltkreis 18
angelegt. Der Auswahlsignal-Erzeugungsschaltkreis 18 gibt das
Ersatzzeilendekoder-Auswahlsignal ab.
Das Ersatzzeilendekoder-Auswahlsignal deaktiviert die Subdekoder
signale RX 1-RX 4. Ferner versucht das Ersatzzeilendekoder-
Auswahlsignal , die Ersatzzeilendekoder 5 a und 5 b zu aktivieren.
Für den Fall, daß der defekte Bereich im Speicherzellenfeld 1 a
ausgewählt wird, wird ein Blocksteuersignal aktiviert. Falls
der defekte Bereich im Speicherzellenfeld 1 b ausgewählt wird, wird
ein Blocksteuersignal aktiviert. Damit wird einer der Ersatz
zeilendekoder 5 a oder 5 b aktiviert.
Ferner wird eines der Subdekodiersignale SRX 1-SRX 4 aktiviert.
Damit wird die entsprechende Ersatzwortleitung SWL aktiviert.
Der RX-Subdekoder 15 der Fig. 2 unterscheidet sich von demjenigen
der Fig. 14 dadurch, daß nur das Ersatzzeilendekoder-Auswahlsignal
angelegt wird. Beim RX-Subdekoder 15 der Fig. 2 wird über einen
aus den Transistoren Q 21 und Q 23 bestehenden Inverter jedem der
Schaltkreisblöcke 15 a-15 d das Ersatzzeilendekoder-Auswahlsignal
zugeführt.
Die Fig. 3 ist ein Schaltbild, das die Struktur des Ersatzzeilen
dekoders 5 a und des Wortleitungstreibers 3 X, die in der Halbleiter
speichereinrichtung der Fig. 1 enthalten sind, darstellt.
Der Ersatzzeilendekoder 5 a der Fig. 3 unterscheidet sich von dem
jenigen der Fig. 15 dadurch, daß nur das Ersatzzeilendekoder-
Auswahlsignal an diesen angelegt wird. In Fig. 3 ist nur der
Ersatzzeilendekoder 5 a gezeigt, die Struktur des Ersatzzeilende
koders 5 b stimmt jedoch mit der des Ersatzzeilendekoders 5 a überein.
Das Ersatzzeilendekoder-Auswahlsignal wird in die beiden
Ersatzzeilendekoder 5 a und 5 b eingegeben.
Der RX-Subdekodersignal-Erzeugungsschaltkreis 19 der Fig. 4 unter
scheidet sich von demjenigen der Fig. 16 dadurch, daß nur das
Ersatzzeilendekoder-Auswahlsignal an diesen angelegt wird. Das
Ersatzzeilendekoder-Auswahlsignal wird über einen die Trans
istoren Q 51 und Q 53 umfassenden Inverter an den aus den Transi
storen Q 55 und Q 56 bestehenden Inverter angelegt und dann weiter
jedem Schaltkreisblock 19 a-19 d zugeführt.
Den Speicherzellenfeldern 1 a und 1 b entsprechende Bindegliedschalt
kreise A und B sind im Auswahlsignal-Erzeugungsschaltkreis 16 der
Fig. 5 gebildet. Der Aufbau der Bindegliedschaltkreise A und B
stimmen mit demjenigen des in Fig. 17 gezeigten Bindegliedschalt
kreises LC überein.
Selbst wenn ein einem Defekt im Speicherzellenfeld 1 a oder ein
einem Defekt im Speicherzellenfeld 1 b entsprechendes Adreßsignal
eingegeben wird, erreicht entsprechend dem Auswahlsignal-
Erzeugungsschaltkreis 16 das Ersatzzeilendekoder-Auswahlsignal
den "L"-Pegel.
Für den Fall einer defekten Wortleitung im Speicherzellenfeld 1 a
werden vorher vorbestimmte Bindeglieder im Bindegliedschaltkreis A
mit einem Laser-Strahl ausgebrannt und falls eine defekte Wort
leitung im Speicherzellenfeld 1 b existiert, werden vorher vorbe
stimmte Bindeglieder im Bindegliedschaltkreis B mit einem Laser-
Strahl ausgebrannt.
Falls ein Zeilenadreßsignal zum Auswählen einer defekten Wortlei
tung im Speicherzellenfeld 1 a an die Transistoren Q 84-Q 99 angelegt
wird, fällt das Ersatzdekoder-Auswahlsignal auf den "L"-Pegel
ab. Auch wenn ein Zeilenadreßsignal zum Auswählen einer defekten
Wortleitung im Speicherzellenfeld 1 b in den Bindegliedschaltkreis B
eingegeben wird, fällt ferner das Zeilendekoder-Auswahlsignal
auf den "L"-Pegel, wodurch der in Fig. 4 gezeigte RX-Ersatzsubde
koder 19 aktiviert wird. Entsprechend den Pegeln der Zeilenadreßsignale
RA 0 und RA 1 tritt damit eines der RX-Ersatzsubdekodersignale
SRX 1-SRX 4 in einen Auswahlzustand ein.
Falls eine defekte Wortleitung im Speicherzellenfeld 1 a ausgewählt
wird, erreicht das Blocksteuersignal den "L"-Pegel. Damit
erreicht der Ausgang (Knoten N 3) des in Fig. 3 dargestellten
Ersatzzeilendekoders 5 a den "H"-Pegel, wodurch eine der Ersatz
wortleitungen SWLs getrieben wird.
Falls andererseits eine defekte Wortleitung im Speicherzellenfeld
1 b ausgewählt wird, erreicht das Blocksteuersignal den "L"-
Pegel. Damit erreicht das Ausgangssignal des Ersatzzeilendekoders
5 b den "H"-Pegel.
Bei der oben beschriebenen Ausführung kann die für das Schaltkreis-
Layout und die Verdrahtungen erforderliche Fläche vermindert werden,
da der Auswahlsignal-Erzeugungsschaltkreis 18 und ein Teil der
Signalleitungen von zwei Ersatzzeilendekodern 5 a und 5 b gemeinsam
benutzt wird.
Während bei der oben genannten Ausführung die Beschreibung anhand
einer Halbleiterspeichereinrichtung erfolgt ist, die eine
1/2-Blockaufteilung aufweist, kann die vorliegende Erfindung auch
auf eine Halbleitereinrichtung angewandt werden, die Speicher
zellenfelder umfaßt, die in eine beliebige Anzahl von Blöcken
unterteilt sind.
Während bei der oben genannten Ausführungsform die Beschreibung
einer Halbleiterspeichereinrichtung mit in Zeilenrichtung angeord
neten Redundanzschaltkreisen erfolgt ist, kann die vorliegende
Erfindung auch auf Halbleiterspeichereinrichtungen angewandt werden,
deren Redundanzschaltkreise in Spaltenrichtung angeordnet sind.
Claims (14)
1. Halbleiterspeichereinrichtung mit einem Redundanzschaltkreis,
umfassend ein Speicherzellenfeld mit einer Mehrzahl von Speicher
zellen (MC), das in eine Mehrzahl von Blöcke (1 a, 1 b) unterteilt
ist, eine Mehrzahl von Redundanzschaltkreiseinrichtungen (2 a, 2 b,
5 a, 5 b), die entsprechend der Mehrzahl von Blöcke (1 a, 1 b)
gebildet sind und einen Teil der entsprechenden Blöcke ersetzen
können, und eine Aktivierungssignal-Erzeugungseinrichtung (18),
die von der Mehrzahl der Redundanzschaltkreiseinrichtungen (2 a, 2 b)
gemeinsam benutzt wird und die derart eingestellt werden kann,
daß sie ein Redundanzschaltkreis-Aktivierungssignal erzeugen,
falls ein Defekt in einem Teil der Mehrzahl von Blöcken (1 a, 1 b)
existiert und ein den Defekt umfassender Bereich ausgewählt wird,
wobei jede Redundanzschaltkreiseinrichtung der Mehrzahl von
Redundanzschaltkreiseinrichtungen (2 a, 2 b) in Abhängigkeit vom
Redundanzschaltkreis-Aktivierungssignal und einem vorbestimmten
Blockauswahlsignal aktiviert wird.
2. Halbleiterspeichereinrichtung nach Anspruch 1, dadurch gekenn
zeichnet, daß jede Redundanzschaltkreiseinrichtung der Mehrzahl
von Redundanzschaltkreiseinrichtungen (2 a, 2 b) eine Mehrzahl von
Ersatzspeicherzellen (SMC) und eine Ersatzspeicherzellen-Auswahl
einrichtung (5 a, 5 b), die vom Redundanzschaltkreis-Aktivierungs
signal und dem vorbestimmten Blockauswahlsignal abhängig ist, zum
Auswählen der Mehrzahl von Ersatzspeicherzellen (SMC) umfaßt.
3. Halbleiterspeichereinrichtung nach Anspruch 1 oder 2, dadurch
gekennzeichnet, daß die Aktivierungssignal-Erzeugungseinrichtung
(18) eine Mehrzahl von Bindeglied-Schaltkreiseinrichtungen (A, B)
umfaßt, die entsprechend der Mehrzahl von Blöcken (1 a, 1 b)
gebildet sind und die vorher derart eingestellt werden können,
daß sie das Redundanzschaltkreis-Aktivierungssignal erzeugen,
falls ein Defekt im entsprechenden Block existiert und ein den
Defekt umfassender Bereich ausgewählt wird.
4. Halbleiterspeichereinrichtung nach einem der Ansprüche 1 bis 3,
dadurch gekennzeichnet, daß die Aktivierungssignal-Erzeugungsein
richtung (18) ferner eine vom Blockauswahlsignal abhängige
Bindegliedschaltkreis-Auswahleinrichtung (Q 100, Q 101) zum Auswählen
eines Ausgangssignales der Mehrzahl von Bindeglied-Schaltkreisein
richtungen (A, B) umfaßt.
5. Halbleiterspeichereinrichtung nach Anspruch 3 oder 4, dadurch
gekennzeichnet, daß jede Bindeglied-Schaltkreiseinrichtung der
Mehrzahl von Bindeglied-Schaltkreiseinrichtungen (A, B) eine
Mehrzahl von Bindegliedelementen (LN 1-LN 14) umfaßt, die mit
einem Laser ausgebrannt werden können.
6. Auf einem Chip gebildete Halbleiterspeichereinrichtung mit
einem Redundanzschaltkreis, umfassend ein Speicherzellenfeld mit
einer Mehrzahl von Speicherzellen (MC), die in einer Mehrzahl
von Zeilen und Spalten angeordnet sind, und das in eine Mehrzahl
von Blöcke (1 a, 1 b) unterteilt ist, eine Mehrzahl von Ersatz
zeileneinrichtungen (2 a, 2 b), die entsprechend der Mehrzahl von
Blöcken (1 a, 1 b) gebildet sind, wobei jede Ersatzzeileneinrichtung
wenigstens eine Zeile von Ersatzspeicherzellen (SMC) umfaßt,
eine von einem ersten Teil der extern angelegten Adreßsignale
abhängige Zeilenauswahleinrichtung (4 a, 4 b) zum Auswählen einer
Zeile in jedem Block, eine Mehrzahl von Ersatzzeilenauswahlein
richtungen (5 a, 5 b), die entsprechend der Mehrzahl von Ersatz
zeileneinrichtungen (2 a, 2 b) gebildet sind und jeweils die
entsprechende Ersatzzeileneinrichtung auswählen, eine von einem
zweiten Teil der Adreßsignale abhängige Blockauswahleinrichtung
(47) zum Erzeugen eines Blockauswahlsignales zum Auswählen eines
Blockes der Mehrzahl von Blöcken (1 a, 1 b), und eine Aktivierungs
signal-Erzeugungseinrichtung (18), die von der Mehrzahl von
Ersatzzeilen-Auswahleinrichtungen (5 a, 5 b) gemeinsam benutzt wird
und die vorher derart eingestellt werden kann, daß sie ein
Redundanzschaltkreis-Aktivierungssignal erzeugt, falls eine
defekte Zeile in einem Block der Mehrzahl von Blöcken (1 a, 1 b)
existiert und die defekte Zeile ausgewählt wird, wobei jede
Ersatzzeilen-Auswahleinrichtung der Mehrzahl von Ersatzzeilen-
Auswahleinrichtungen (5 a, 5 b) in Abhängigkeit vom Redundanzschalt
kreis-Aktivierungssignal und dem Blockauswahlsignal aktiviert wird.
7. Halbleiterspeichereinrichtung nach Anspruch 6, dadurch gekenn
zeichnet, daß jeder Block der Mehrzahl von Blöcken (1 a, 1 b) ferner
eine Mehrzahl von Wortleitungen (WL) und eine Mehrzahl von
Bitleitungen (BL, ) umfaßt, die einander kreuzend gebildet sind,
und daß jede Zeile in Richtung jeder Wortleitung (WL) und jede
Spalte in Richtung einer jeden Bitleitung (BL, ) angeordnet ist.
8. Halbleiterspeichereinrichtung nach Anspruch 6, dadurch gekenn
zeichnet, daß jeder Block der Mehrzahl von Blöcken (1 a, 1 b) ferner
eine Mehrzahl von Wortleitungen (WL) und eine Mehrzahl von Bit
leitungen (BL, ) umfaßt, die einander kreuzend gebildet sind,
und daß jede Spalte in Richtung jeder Wortleitung (WL) und jede
Zeile in Richtung einer jeden Bitleitung (BL, ) angeordnet ist.
9. Halbleiterspeichereinrichtung nach einem der Ansprüche 6 bis 8,
dadurch gekennzeichnet, daß jede Aktivierungssignal-Erzeugungsein
richtung (18) eine Mehrzahl von Bindeglied-Schaltkreiseinrichtungen
(A, B) umfaßt, die entsprechend der Mehrzahl von Blöcken (1 a, 1 b)
gebildet sind, den ersten Teil der Adreßsignale empfangen und das
Redundanzschaltkreis-Aktivierungssignal in Abhängigkeit von einem
Adreßsignal erzeugen, das eine defekte Zeile im entsprechenden
Block auswählt.
10. Halbleiterspeichereinrichtung nach Anspruch 9, dadurch gekenn
zeichnet, daß jede Bindeglied-Schaltkreiseinrichtung der Mehrzahl
von Bindeglied-Schaltkreiseinrichtungen (A, B) eine Mehrzahl von
Bindegliedelementen (LN 1-LN 14) umfaßt, die mit einem Laser
ausgebrannt werden können.
11. Halbleiterspeichereinrichtung nach einem der Ansprüche 6 bis
10, dadurch gekennzeichnet, daß die Zeilenauswahleinrichtung (4 a,
4 b) eine Mehrzahl von Zeilen gleichzeitig auswählt, und jede
Ersatzzeilen-Auswahleinrichtung der Mehrzahl von Ersatzzeilen-
Auswahleinrichtungen (5 a, 5 b) eine Mehrzahl von Ersatzzeilenein
richtungen gleichzeitig auswählt, wobei die Halbleiterspeicherein
richtung ferner eine Zeilensubauswahleinrichtung (19) zum Auswählen
einer Zeile der Mehrzahl von Zeilen, die von der Zeilenauswahl
einrichtung (4 a, 4 b) ausgewählt worden sind, und eine Ersatzzeilen-
Subauswahleinrichtung (15) zum Auswählen einer Ersatzeinrichtung
der Mehrzahl von Ersatzeinrichtungen, die von der Ersatzzeilen-
Auswahleinrichtung (5 a, 5 b) ausgewählt sind, umfaßt.
12. Halbleiterspeichereinrichtung nach Anspruch 11, dadurch gekenn
zeichnet, daß die Zeilensubauswahleinrichtung (19) in Abhängigkeit
vom Redundanzschaltkreis-Aktivierungssignal deaktiviert wird und
die Ersatzzeilen-Subauswahleinrichtung (15) in Abhängigkeit vom
Redundanzschaltkreis-Aktivierungssignal aktiviert wird.
13. Halbleiterspeichereinrichtung mit eine Mehrzahl von Speicher
zellen (MC), die in eine Mehrzahl von Blöcke (1 a, 1 b) unterteilt
ist, wobei das Speicherzellenfeld eine Unterteilung in mehrere
Blöcke aufweist und jeder Block der Mehrzahl von Blöcken (1 a, 1 b)
einen für diesen gebildeten Redundanzschaltkreis umfaßt, dadurch
gekennzeichnet, daß das Redundanzschaltkreis-Aktivierungssignal
zum Aktivieren des Redundanzschaltkreises eines jeden Blockes von
allen oder einem Teil der Blöcke gemeinsam benutzt wird.
14. Verfahren zum Betreiben einer Halbleiterspeichereinrichtung
mit einem Speicherzellenfeld, das eine Mehrzahl von Speicherzellen
(MC) umfaßt und in eine Mehrzahl von Blöcke (1 a, 1 b) unterteilt
ist, und mit einer Mehrzahl von Redundanzschaltkreiseinrichtungen
(2 a, 2 b, 5 a, 5 b), die entsprechend der Mehrzahl von Blöcken (1 a,
1 b) gebildet sind und einen Teil der entsprechenden Blöcke ersetzen
können, gekennzeichnet durch die Schritte:
Erzeugen eines gemeinsamen Redundanzschaltkreis-Aktivierungssig nales, falls ein Defekt in einem Teil der Mehrzahl von Blöcken (1 a, 1 b) existiert und ein den Defekt umfassender Bereich ausgewählt wird, Erzeugen eines Blockauswahlsignales zum Auswählen eines Blockes der Mehrzahl von Blöcken (1 a, 1 b), zum Aktivieren einer Redundanzschaltkreiseinrichtung der Mehrzahl von Redundanz schaltkreiseinrichtungen (2 a, 2 b, 5 a, 5 b) in Abhängigkeit vom gemeinsamen Redundanzschaltkreis-Aktivierungssignal und dem Blockauswahlsignal.
Erzeugen eines gemeinsamen Redundanzschaltkreis-Aktivierungssig nales, falls ein Defekt in einem Teil der Mehrzahl von Blöcken (1 a, 1 b) existiert und ein den Defekt umfassender Bereich ausgewählt wird, Erzeugen eines Blockauswahlsignales zum Auswählen eines Blockes der Mehrzahl von Blöcken (1 a, 1 b), zum Aktivieren einer Redundanzschaltkreiseinrichtung der Mehrzahl von Redundanz schaltkreiseinrichtungen (2 a, 2 b, 5 a, 5 b) in Abhängigkeit vom gemeinsamen Redundanzschaltkreis-Aktivierungssignal und dem Blockauswahlsignal.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1116527A JP2547633B2 (ja) | 1989-05-09 | 1989-05-09 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4014723A1 true DE4014723A1 (de) | 1990-11-15 |
DE4014723C2 DE4014723C2 (de) | 1991-10-31 |
Family
ID=14689337
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4014723A Granted DE4014723A1 (de) | 1989-05-09 | 1990-05-08 | Halbleiterspeichereinrichtung mit redundanzschaltkreis |
Country Status (4)
Country | Link |
---|---|
US (2) | US5982678A (de) |
JP (1) | JP2547633B2 (de) |
KR (1) | KR940000902B1 (de) |
DE (1) | DE4014723A1 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0600151A2 (de) * | 1992-12-03 | 1994-06-08 | Fujitsu Limited | Nichtflüchtiger Halbleiterspeicher mit elektrisch und gemeinsam löschbaren Eigenschaften |
EP0660237A2 (de) * | 1993-12-22 | 1995-06-28 | Hitachi, Ltd. | Halbleiterspeichergerät mit einem Ersatzspeicherzellfeld |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR950004623B1 (ko) * | 1992-12-07 | 1995-05-03 | 삼성전자주식회사 | 리던던시 효율이 향상되는 반도체 메모리 장치 |
US6072735A (en) * | 1998-06-22 | 2000-06-06 | Lucent Technologies, Inc. | Built-in redundancy architecture for computer memories |
US6198675B1 (en) | 1998-12-23 | 2001-03-06 | Cray Inc. | RAM configurable redundancy |
JP2001143494A (ja) * | 1999-03-19 | 2001-05-25 | Toshiba Corp | 半導体記憶装置 |
JP2000285694A (ja) | 1999-03-30 | 2000-10-13 | Mitsubishi Electric Corp | 半導体記憶装置および半導体記憶装置を搭載する半導体集積回路装置 |
US7656727B2 (en) * | 2007-04-25 | 2010-02-02 | Hewlett-Packard Development Company, L.P. | Semiconductor memory device and system providing spare memory locations |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60103469A (ja) * | 1983-11-09 | 1985-06-07 | Toshiba Corp | 半導体記憶装置の冗長部 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5928560Y2 (ja) * | 1979-11-13 | 1984-08-17 | 富士通株式会社 | 冗長ビットを有する記憶装置 |
DE3028813C2 (de) * | 1980-07-30 | 1983-09-08 | Christensen, Inc., 84115 Salt Lake City, Utah | Verfahren und Vorrichtung zur Fernübertragung von Informationen |
US4389715A (en) * | 1980-10-06 | 1983-06-21 | Inmos Corporation | Redundancy scheme for a dynamic RAM |
US4459685A (en) * | 1982-03-03 | 1984-07-10 | Inmos Corporation | Redundancy system for high speed, wide-word semiconductor memories |
JPS59151398A (ja) * | 1983-02-17 | 1984-08-29 | Mitsubishi Electric Corp | 半導体記憶装置 |
US4639897A (en) * | 1983-08-31 | 1987-01-27 | Rca Corporation | Priority encoded spare element decoder |
JPS6237479A (ja) * | 1985-08-12 | 1987-02-18 | 日産自動車株式会社 | 無線式施解錠制御装置 |
JPS62222500A (ja) * | 1986-03-20 | 1987-09-30 | Fujitsu Ltd | 半導体記憶装置 |
JPS62293598A (ja) * | 1986-06-12 | 1987-12-21 | Toshiba Corp | 半導体記憶装置 |
JPH0810553B2 (ja) * | 1986-06-13 | 1996-01-31 | 松下電器産業株式会社 | 記憶回路 |
JPS6355797A (ja) * | 1986-08-27 | 1988-03-10 | Fujitsu Ltd | メモリ |
JPH0748315B2 (ja) * | 1986-12-22 | 1995-05-24 | 三菱電機株式会社 | 半導体記憶装置 |
US4837747A (en) * | 1986-11-29 | 1989-06-06 | Mitsubishi Denki Kabushiki Kaisha | Redundary circuit with a spare main decoder responsive to an address of a defective cell in a selected cell block |
JP2629697B2 (ja) * | 1987-03-27 | 1997-07-09 | 日本電気株式会社 | 半導体記憶装置 |
JP2590897B2 (ja) * | 1987-07-20 | 1997-03-12 | 日本電気株式会社 | 半導体メモリ |
US4807191A (en) * | 1988-01-04 | 1989-02-21 | Motorola, Inc. | Redundancy for a block-architecture memory |
US4885720A (en) * | 1988-04-01 | 1989-12-05 | International Business Machines Corporation | Memory device and method implementing wordline redundancy without an access time penalty |
JP2617779B2 (ja) * | 1988-08-31 | 1997-06-04 | 三菱電機株式会社 | 半導体メモリ装置 |
JP2582439B2 (ja) * | 1989-07-11 | 1997-02-19 | 富士通株式会社 | 書き込み可能な半導体記憶装置 |
KR950000504B1 (ko) * | 1992-01-31 | 1995-01-24 | 삼성전자 주식회사 | 복수개의 로우 어드레스 스트로브 신호를 가지는 반도체 메모리 장치 |
-
1989
- 1989-05-09 JP JP1116527A patent/JP2547633B2/ja not_active Expired - Lifetime
-
1990
- 1990-05-03 KR KR1019900006247A patent/KR940000902B1/ko not_active IP Right Cessation
- 1990-05-08 DE DE4014723A patent/DE4014723A1/de active Granted
-
1997
- 1997-06-26 US US08/882,758 patent/US5982678A/en not_active Expired - Fee Related
-
1999
- 1999-06-17 US US09/334,917 patent/US6075732A/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60103469A (ja) * | 1983-11-09 | 1985-06-07 | Toshiba Corp | 半導体記憶装置の冗長部 |
US4648075A (en) * | 1983-11-09 | 1987-03-03 | Kabushiki Kaisha Toshiba | Redundancy circuit for a semiconductor memory device |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0600151A2 (de) * | 1992-12-03 | 1994-06-08 | Fujitsu Limited | Nichtflüchtiger Halbleiterspeicher mit elektrisch und gemeinsam löschbaren Eigenschaften |
EP0600151A3 (de) * | 1992-12-03 | 1998-11-11 | Fujitsu Limited | Nichtflüchtiger Halbleiterspeicher mit elektrisch und gemeinsam löschbaren Eigenschaften |
US6288945B1 (en) | 1992-12-03 | 2001-09-11 | Fujitsu Limited | Nonvolatile semiconductor memory device having electrically and collectively erasable characteristics |
US6414874B2 (en) | 1992-12-03 | 2002-07-02 | Fujitsu Limited | Nonvolatile semiconductor memory device having electrically and collectively erasable characteristics |
US6563738B2 (en) | 1992-12-03 | 2003-05-13 | Fujitsu Limited | Nonvolatile semiconductor memory device having electrically and collectively erasable characteristics |
US6611464B2 (en) * | 1992-12-03 | 2003-08-26 | Fujitsu Limited | Nonvolatile semiconductor memory device having electrically and collectively erasable characteristics |
US6618288B2 (en) | 1992-12-03 | 2003-09-09 | Fujitsu Limited | Nonvolatile semiconductor memory device having electrically and collectively erasable characteristics |
US6646920B2 (en) | 1992-12-03 | 2003-11-11 | Fujitsu Limited | Nonvolatile semiconductor memory device having electrically and collectively erasable characteristics |
EP0660237A2 (de) * | 1993-12-22 | 1995-06-28 | Hitachi, Ltd. | Halbleiterspeichergerät mit einem Ersatzspeicherzellfeld |
EP0660237A3 (de) * | 1993-12-22 | 1997-02-19 | Hitachi Ltd | Halbleiterspeichergerät mit einem Ersatzspeicherzellfeld. |
Also Published As
Publication number | Publication date |
---|---|
JPH02294999A (ja) | 1990-12-05 |
US6075732A (en) | 2000-06-13 |
KR900019047A (ko) | 1990-12-22 |
JP2547633B2 (ja) | 1996-10-23 |
US5982678A (en) | 1999-11-09 |
KR940000902B1 (ko) | 1994-02-04 |
DE4014723C2 (de) | 1991-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4241327C2 (de) | Halbleiterspeichervorrichtung | |
DE19600695C2 (de) | Halbleiterspeichervorrichtung mit Spannungserzeugung | |
DE4441183C2 (de) | Halbleitervorrichtung und Verfahren zum Ansteuern von Ersatzwortleitungen in einer Halbleitervorrichtung | |
DE4001223C2 (de) | ||
DE4127698C2 (de) | ||
DE4127688C2 (de) | ||
DE19650715A1 (de) | Unterwortleitungstreiberschaltung und diese verwendende Halbleiterspeichervorrichtung | |
DE2313917B2 (de) | Speicher mit redundanten Speicherstellen | |
DE10133646A1 (de) | Magnetdünnfilmspeichervorrichtung zum schnellen und stabilen Lesen von Daten | |
DE4132116A1 (de) | Redundanzschaltkreis zum reparieren defekter bits in einer halbleiterspeichereinrichtung | |
DE19753423A1 (de) | Automatische Leistungsabsenkschaltung für Halbleiterspeichervorrichtung | |
DE4226070C2 (de) | Halbleiterspeichereinrichtung und Verfahren zum Bestimmen der Benutzung eines Ersatzspeicherzellenfeldes | |
DE112020006398T5 (de) | Geräte, systeme und verfahren zur fehlerkorrektur | |
DE19517555C2 (de) | Halbleiterspeicher mit redundanten Zellen | |
DE4132831C2 (de) | Halbleiterspeichervorrichtung | |
DE602004001623T2 (de) | TCAM Speicher und Betriebsverfahren | |
DE19906200A1 (de) | Halbleiterspeichervorrichtung mit einer Subwortleitung-Ansteuerschaltung | |
DE10307272A1 (de) | Speichervorrichtung zur Aktivierung einer Zelle durch Spezifizieren eines Blocks und einer Speicherzelle in dem Block | |
EP0758112A1 (de) | Integrierte Halbleiter-Speichervorrichtung mit Redundanzschaltungsanordnung | |
DE4014723C2 (de) | ||
DE4020895A1 (de) | Halbleiterspeichereinrichtung zum speichern von daten mit einer mehrzahl von bits und betriebsverfahren fuer diese | |
DE10248047B4 (de) | Halbleiterspeichervorrichtung mit unterteilter Wortleitungsstruktur | |
DE10032122B4 (de) | Halbleiterspeicherbauelement mit Redundanzschaltkreis | |
DE19830362A1 (de) | Halbleiterspeichervorrichtung | |
DE4018669C2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8328 | Change in the person/name/address of the agent |
Representative=s name: PRUFER & PARTNER GBR, 81545 MUENCHEN |