DE4000599A1 - Heterobipolar-transistor mit reduzierter basis-kollektor-kapazitaet - Google Patents

Heterobipolar-transistor mit reduzierter basis-kollektor-kapazitaet

Info

Publication number
DE4000599A1
DE4000599A1 DE19904000599 DE4000599A DE4000599A1 DE 4000599 A1 DE4000599 A1 DE 4000599A1 DE 19904000599 DE19904000599 DE 19904000599 DE 4000599 A DE4000599 A DE 4000599A DE 4000599 A1 DE4000599 A1 DE 4000599A1
Authority
DE
Germany
Prior art keywords
layer
semi
doped
indium phosphide
component according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19904000599
Other languages
English (en)
Inventor
Franz-Josef Dr Rer Nat Tegude
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel Lucent Deutschland AG
Original Assignee
Standard Elektrik Lorenz AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Standard Elektrik Lorenz AG filed Critical Standard Elektrik Lorenz AG
Priority to DE19904000599 priority Critical patent/DE4000599A1/de
Publication of DE4000599A1 publication Critical patent/DE4000599A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318—Heterojunction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors

Description

Die Erfindung betrifft ein mit mindestens einem pn- Übergang versehenes elektronisches Bauteil, insbe­ sondere npn-Heteropipolar-Transistor.
Bei Hochfrequenzanwendungen elektronischer Bauteile wirken sich unvermeidbare, parasitäre Kapazitäten nachteilig aus; sie senken die Grenzfrequenz.
Grundsätzlich ist es bekannt, elektronische Bauele­ mente für hohe Grenzfrequenzen (Höchstfrequenztech­ nik) epitaktisch zu fertigen. Durch die Epitaxie werden auf einem Substrat unterschiedliche, die Funktion des Bauelements bestimmende Schichten ab­ geschieden und mit lithographischen Verfahren und Ätzprozessen strukturiert.
Ferner ist es für das GaAs-Materialsystem grund­ sätzlich bekannt, semi-isolierende Schichten durch Beschuß mit Wasserstoff- oder Heliumionen bei der Halbleiterherstellung zu erzeugen.
Der Erfindung liegt die Aufgabe zugrunde, ein elek­ tronisches Bauelement, insbesondere einen Heterobi­ polar-Transistor, zu schaffen, das eine extrem kleine parasitäre Kapazität aufweist und daher für höchste Frequenzen, insbesondere Bitfolgefre­ quenzen, geeignet ist.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß zwischen dem p- und dem n-leitenden Material eine semiisolierende Schicht durch selektive Epi­ taxie erzeugt ist. Durch diese mittels epitakti­ schem Abscheiden gebildete Schicht vergrößert sich der Abstand zwischen p- und n-Material in einem be­ stimmten Bereich. Dieser bestimmte Bereich stellt nicht den aktiven Bereich, sondern insbesondere einen Randbereich des Bauelements dar. Die er­ findungsgemäße Ausbildung hat eine entsprechend kleine parasitäre Kapazität zur Folge, wodurch ex­ trem hohe Grenzfrequenzen erzielbar sind. Handelt es sich bei dem elektronischen Bauteil z. B. um einen Bipolartransistor, so läßt sich die erfin­ dungsgemäße semi-isolierende Schicht in einem In­ dium-Phosphid-System durch Epitaxie auf der Kollek­ tor-Schicht selektiv derart abscheiden, daß sie un­ terhalb der Basiskontaktbereiche liegt. Bei üb­ lichen Bipolartransistoren liegt der Basiskontakt­ bereich direkt auf der Kollektorschicht auf, so daß der dort gebildete pn-Übergang eine entsprechend große parasitäre Kapazität aufweist. Ferner ist bei dem bekannten Bipolartransistor die Kollek­ tor/Basis-Fläche deutlich größer als die Emit­ ter/Basis-Fläche ausgebildet. Die unterhalb der Ba­ siskontakte gelegenen, "äußeren" Bereiche ver­ größern die Kollektor/Basis-Kapazität und führen somit zu schlechten Hochfrequenzeigenschaften des Bauelements. Durch Einbringen der erfindungsgemäßen Zwischenschicht aus semi-isolierendem Material wird in diesen "äußeren" Bereichen die Kollektor/Basis­ Kapazität auf einen äußerst geringen Wert ver­ kleinert, so daß ihre negativen Wirkungen im we­ sentlichen entfallen. Da die "äußeren" Bereiche für die Transistorfunktion als solche nichts beitragen, da der Strom durch den Transistor auf den "inneren" Bereich die Emitter/Basis-Fläche konzentriert ist, werden die Eigenschaften des Transistors ansonsten nicht verändert.
Nach einer Weiterbildung der Erfindung ist vorge­ sehen, daß die Herstellung auf einem Substrat er­ folgt. Dieses bildet einen Träger, auf dem die ver­ schiedenen Bauelementzonen aufgebracht werden.
Die semi-isolierende Schicht kann insbesondere auf eine hoch-n-dotierte Indium-Phosphid-Schicht (n⁺- InP-Schicht) aufgebracht werden. Wie bereits er­ wähnt, ist sie im Falle eines Bipolartransistors dem Kollektor/der Basis dieses Halbleiterbauteils zugeordnet. Der Bipolartransistors ist bevorzugt als npn-Typ ausgebildet.
Im Indium-Phosphid-System (InP-System) wird als semi-isolierende Schicht vorzugsweise eine semi­ isolierende Indium-Phosphid-Schicht (SI-InP- Schicht) eingesetzt. Das Substrat kann ebenfalls aus einem semi-isolierenden Material, insbesondere als Indium-Phosphid-Substrat (SI-InP-Substrat), ausgebildet sein.
Für die Herstellung eines npn-Heterobipolar-Tran­ sistors (HBT) wird auf dem Substrat eine hoch-n-do­ tierte Indium-Phosphid-Schicht (n⁺-InP-Schicht) epitaktisch ganzflächig abgeschieden. Anschließend wird auf der hoch-n-dotierten Indium-Phosphid­ Schicht (n⁺-InP-Schicht) eine n-dotierte Indium- Phosphid-Schicht (n-InP-Schicht) epitaktisch ganz­ flächig abgeschieden. Danach wird ein Mesabereich in der n-dotierten Indium-Phosphid-Schicht (n-InP- Schicht) erzeugt. Während die epitaktisch abge­ schiedene hoch-n-dotierte Indium-Phosphid-Schicht einen Subkollektor bildet, der im nachfolgenden Fertigungsprozess mit einem Kollektoranschlußkon­ takt versehen wird, bildet der aus n-dotiertem In­ dium-Phosphid bestehende Mesabereich den Kollektor des Transistors. Die Bildung des Mesabereichs wird durch Abdeckung der n-dotierten Indium-Phosphid- Schicht (n-InP-Schicht) mit einer ersten Masken­ schicht vorgenommen, wobei anschließend eine Ätzung derart erfolgt, daß von der n-dotierten Indium- Phosphid-Schicht (n-InP-Schicht) nur noch ein Be­ reich, nämlich der Mesabereich, verbleibt.
Vorzugsweise wird seitlich des Mesabereichs nach­ folgend die erfindungsgemäße semi-isolierende Schicht durch selektives Wiederbewachsen erzeugt. Beim Wiederbewachsen dient die zuvor erwähnte erste Maskenschicht als Wachstumsmaske.
Nachfolgend wird auf die durch den Mesabereich und die daran angrenzende semi-isolierende Schicht er­ zeugte Ebene eine p-dotierte Schicht, insbesondere eine p-dotierte Indium-Gallium-Arsenid-Schicht (p- InGaAs-Schicht) aufgebracht. Auf diese p-dotierte Schicht (p-InGaAs-Schicht) wird dann eine n-do­ tierte Schicht, insbesondere eine n-dotierte In­ dium-Phosphid-Schicht (n-InP-Schicht) aufgebracht.
Oberhalb des Mesabereichs wird im weiteren Herstel­ lungsverfahren eine zweite Maskenschicht derart auf die erwähnte n-dotierte Schicht (n-InP-Schicht) aufgebracht, daß nur die seitlich des Mesabereichs gelegenen Abschnitte der n-dotierten Schicht (n- InP-Schicht) freiliegen, so daß dort durch p-Dif­ fusion oder p-Implantation eine p-Dotierung erfol­ gen kann. Die p-Dotierung wird derart vorgenommen, daß sie maximal bis zur erfindungsgemäßen semi-iso­ lierenden Schicht (Si-InP-Schicht) vordringt. Durch die Diffusion bzw. Implantation werden die oberhalb der erfindungsgemäßen semi-isolierenden Schicht ge­ legenen Bereiche p-leitend. Hier wird später der Basisanschlußbereich des Transistors ausgebildet.
Zur Herstellung der Anschlüsse wird eine dritte Maskenschicht erzeugt. Als Anschlüsse werden dann metallische Kontakte abgeschieden.
Vorzugsweise ist vorgesehen, daß die der p-Dif­ fusion oder p-Implantation unterzogenen Abschnitte mit einem Basisanschlußkontakt, die oberhalb der p- dotierten Schicht (p-InGaAs-Schicht) gelegene, n- dotierte (n-InP-Schicht) über dem Mesabereich mit einem Emitteranschlußkontakt und die hoch-n-do­ tierte Indium-Phosphid-Schicht (n⁺-InP-Schicht) mit einem Kollektoranschlußkontakt versehen wird.
Die Erfindung betrifft ferner ein mit mindestens einem pn-Übergang versehenes elektronisches Bau­ teil, insbesondere einen npn-Heterobipolar-Tran­ sistor, wobei zwischen dem p- und dem n-leitenden Material eine semi-isolierende Schicht durch insbe­ sondere selektive Epitaxie angeordnet ist.
Die Zeichnungen veranschaulichen die Erfindung an­ hand eines Ausführungsbeispiels, und zwar zeigt:
Fig. 1 ein Substrat, das als Trägermaterial für einen Heterobipolar-Transistor dient,
Fig. 2 das Substrat mit aufgebrachter hoch-n-do­ tierter Indium-Phosphid-Schicht,
Fig. 3 die Anordnung gemäß Fig. 2 mit einer weiteren Schicht, die n-dotiert ist,
Fig. 4 die mit einem Mesabereich auf der n-do­ tierten Schicht versehene Anordnung,
Fig. 5 eine Ausbildung gemäß Fig. 4, jedoch mit seitlich des Mesabereichs in selektiver Epitaxie aufgewachsenem semi-isolierenden Material,
Fig. 6 die Anordnung gemäß Fig. 5 mit einer p­ dotierten Schicht als Abdeckung, die ins­ besondere als p-dotierte Indium-Gallium- Arsenid-Schicht ausgebildet ist,
Fig. 7 die Ausbildung gemäß Fig. 6 nach Auf­ bringung einer n-dotierten Schicht, ins­ besondere einer n-dotierten Indium-Phos­ phid-Schicht, auf die p-dotierte Schicht,
Fig. 8 die Anordnung der Fig. 7, die einer p- Diffusion bzw. p-Implantation unterzogen ist,
Fig. 9 die Anordnung der Fig. 8 nach Ätzung ei­ ner Hauptmesa und
Fig. 10 eine schematische Schnittansicht durch den fertigen Heterobipolar-Transistor (HBT) .
In den Fig. 1 bis 10 wird der Herstellungsprozeß eines npn-Heterobipolar-Transistors mit reduzierter Basis-Kollektor-Kapazität wiedergegeben.
Auf einem Substrat 1, das gemäß Fig. 1 als semi­ isolierendes Indium-Phosphid-Substrat (SI-InP-Sub­ strat) ausgebildet ist, wird - wie aus der Fig. 2 ersichtlich - eine hoch-n-dotierte Indium-Phosphid- Schicht 2 (n⁺-Inp-Schicht) epitaktisch ganzflächig abgeschieden.
Ferner wird auf der hoch-n-dotierten Indium-Phos­ phid-Schicht 2 im nachfolgenden Herstellungsschritt (Fig. 3) eine n-dotierte Indium-Phosphid-Schicht 3 (n-Inp-Schicht) ebenfalls ganzflächig epitaktisch abgeschieden. Die hoch-n-dotierte Indium-Phosphid- Schicht 2 bildet später den sogenannten Subkollek­ tor und die n-dotierte Indium-Phosphid-Schicht 3 wird im nachfolgenden zur Ausbildung des Kollektors des Heterobipolar-Transistors herangezogen.
Nunmehr wird ein Mesabereich 4 in der n-dotierten Indium-Phosphid-Schicht 3 erzeugt. Dies erfolgt da­ durch, daß zunächst eine dielektrische Masken­ schicht (Siliziumdioxid SiO2) auf die Indium-Phos­ phid-Schicht 3 aufgetragen und dann einer fotoli­ thographischen Behandlung unterzogen wird. Schließ­ lich verbleibt die Maskenschicht, die im vorliegen­ den Herstellungsverfahren eine erste Maskenschicht 5 bildet, nur noch im Mesabereich 4, so daß die n- dotierte Indium-Phosphid-Schicht 3 - wie in der Fig. 4 gezeigt - seitlich des Mesabereichs 4 bis zur hoch-n-dotierten Indium-Phosphid-Schicht 2 durch Ätzung entfernt werden kann.
Anschließend erfolgt dann seitlich des Mesabereichs 4 eine selektive Wiederbewachsung mit einer semi­ isolierenden Schicht 6, die als Indium-Phosphid- Schicht (SI-InP-Schicht) ausgebildet ist. Die erste Maskenschicht 5 dient beim Wiederbewachsen als Wachstumsmaske. Die zuvor beschriebenen Herstel­ lungsschritte gehen aus der Fig. 5 hervor.
Die Fig. 6 zeigt, daß anschließend auf die durch den Mesabereich 4 und die semi-isolierende Schicht 6 erzeugte Ebene 7, von der die ersten Masken­ schicht 5 entfernt wurde, eine p-dotierte Schicht 8 durch ganzflächiges epitaktisches Abscheiden aufge­ bracht wird. Diese Schicht 8 bildet im nachfolgen­ den die Basisschicht des Bipolartransistors. Sie besteht aus p-dotiertem Indium-Gallium-Arsenid (p- InGaAs-Schicht).
Im folgenden Herstellungsschritt wird - gemäß Fig. 7 - auf die p-dotierte Schicht 8 eine n-dotierte Schicht 9 durch ganzflächiges epitaktisches Ab­ scheiden aufgebracht, die später die Emitterschicht des Transistors bildet. Die n-dotierte Schicht 9 ist als n-dotierte Indium-Phosphid-Schicht (n-InP- Schicht) ausgebildet.
Die Fig. 8 zeigt, daß im weiteren Verfahren ober­ halb des Mesabereichs 4 eine zweite Maskenschicht 10 aufgebracht wird. Dieses erfolgt dadurch, daß zunächst ganzflächig eine Siliziumdioxid-Schicht aufgetragen und diese durch lithographische Bear­ beitung die Ausbildung gemäß der Darstellung in der Fig. 8 erhält. Nunmehr wird die Anordnung der Fig. 8 einer p-Diffusion oder einer p-Implantation unterzogen. Bei der p-Diffusion wird die Anordnung einer relativ hohen Temperatur ausgesetzt, so daß p-Dotieratome in die n-dotierte Schicht 9 ein­ dringen können. Bei der p-Implantation erfolgt ein Beschuß mit Dotier-Atomen. Die Diffusion bzw. Im­ plantation wird zumindest bis in eine Tiefe vorge­ nommen, die bis zur p-dotierten Schicht 8, maximal jedoch bis zur Ebene 7 reicht. Durch die zweite Maskenschicht 10 bleibt die n-Dotierung der n-do­ tierten Schicht 9 im Mesabereich 4 erhalten.
Schließlich wird gemäß Fig. 9 die zweite Masken­ schicht 10 entfernt und durch weitere Lithographie- und Ätz-Verfahren eine Hauptmesa 11 gebildet, die eine Emitter/Basis-Mesa des zu fertigenden Tran­ sistors darstellt. Die Hauptmesa 11 reicht bis zur Indium-Phosphid-Schicht 2. Zu Ihrer Herstellung wird eine dritte, nicht dargestellte Maskenschicht verwendet.
Die Fig. 10 verdeutlicht, daß nach zuvorigem Ein­ satz weiterer Lithographieprozesse metallische Kon­ takte 12,13 und 14 abgeschieden worden sind. Der Kontakt 12 bildet einen Basisanschlußkontakt, der auf den der p-Diffusion oder p-Implantation unter­ zogenen Abschnitten 15 der n-dotierten Schicht 9 liegt. Der Kontakt 13 stellt einen Emitteranschluß­ kontakt dar. Er ist mit dem n-dotierten Abschnitt der Schicht 9 verbunden. Der Kontakt 14 liegt seit­ lich der Hauptmesa 11; er bildet einen Kollektoran­ schlußkontakt und steht mit der hoch-n-dotierten Indium-Phosphid-Schicht 2 in Verbindung.
Die Kontakte 12 bis 14 werden durch Bonden mit ge­ eigneten Anschlußdrähten des Heterobipolar-Tran­ sistors verbunden.
Betrachtet man die Anordnung gemäß Fig. 10, so wird deutlich, daß durch die semi-isolierende Schicht 6 der Abstand zwischen der P-dotierten Schicht 8 und der n-dotierten Schicht 2 erheblich vergrößert und damit die parasitäre Kapazität ver­ kleinert wird. Ferner wird die Kollektor/Basis-Flä­ che deutlich verkleinert; sie hat etwa die Größe wie die Emitter/Basis-Fläche. Insgesamt erhält der erfindungsgemäße Transistor hierdurch deutlich ver­ besserte Hochfrequenzeigenschaften, das heißt, er kann extrem hohe Frequenzen, insbesondere Bitfolge­ frequenzen, einwandfrei verarbeiten.

Claims (11)

1. Mit mindestens einem pn-Übergang versehenes elektronisches Bauteil, insbesondere npn-Heterobi­ polar-Transistor, dadurch gekennzeichnet, daß zwi­ schen dem p- und dem n-leitenden Material eine semi-isolierende Schicht (6) durch selektive Epita­ xie angeordnet ist.
2. Bauteil nach Anspruch 1, dadurch gekennzeichnet, daß die semi-isolierende Schicht (6) auf einer hoch-n-dotierten Indium-Phosphid-Schicht (2) ange­ ordnet ist.
3. Bauteil nach Anspruch 1, dadurch gekennzeichnet, daß die semi-isolierende Schicht (6) der Basis ei­ nes das elektronische Bauteil bildenden Bipolar­ transistors zugeordnet ist.
4. Bauteil nach Anspruch 1, dadurch gekennzeichnet, daß die semi-isolierende Schicht (6) eine Indium- Phosphid-Schicht (SI-InP-Schicht) ist.
5. Bauteil nach Anspruch 1, dadurch gekennzeichnet, daß auf einem Substrat (1) eine hoch-n-dotierte In­ dium-Phosphid-Schicht (2) epitaktisch ganzflächig abgeschieden ist.
6. Bauteil nach Anspruch 5, dadurch gekennzeichnet, daß auf der hoch-n-dotierten Indium-Phosphid- Schicht (2) eine n-dotierte Indium-Phosphid-Schicht (3) epitaktisch ganzflächig abgeschieden ist.
7. Bauteil nach Anspruch 6, dadurch gekennzeichnet, daß ein Mesabereich (4) in der n-dotierten Indium- Phosphid-Schicht (2) gebildet wird.
8. Bauteil nach Anspruch 1 und/oder 7, dadurch ge­ kennzeichnet, daß seitlich des Mesabereichs (4) die semi-isolierende Schicht (6) durch selektives Wie­ derbewachsen erzeugt ist.
9. Bauteil nach Anspruch 1 und/oder 8, dadurch ge­ kennzeichnet, daß auf der durch den Mesabereich (4) und die semi-isolierende Schicht (6) gebildete Ebene (7) eine p-dotierte Schicht (8), insbesondere eine p-dotierte Indium-Gallium-Arsenid-Schicht (p- InGaAs-Schicht), angeordnet ist.
10. Bauteil nach Anspruch 1 und/oder 9, dadurch gekennzeichnet, daß auf der p-dotierten Schicht (8) eine n-dotierte Schicht (9), insbesondere eine n- dotierte Indium-Phosphid-Schicht (n-InP-Schicht), angeordnet ist.
11. Bauteil nach Anspruch 1 und/oder 10, dadurch gekennzeichnet, daß seitlich des Mesabereichs (4) gelegene Abschnitte (15) der n-dotierten Schicht (9) eine p-Diffusion oder p-Implantation aufweisen.
DE19904000599 1990-01-11 1990-01-11 Heterobipolar-transistor mit reduzierter basis-kollektor-kapazitaet Withdrawn DE4000599A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19904000599 DE4000599A1 (de) 1990-01-11 1990-01-11 Heterobipolar-transistor mit reduzierter basis-kollektor-kapazitaet

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19904000599 DE4000599A1 (de) 1990-01-11 1990-01-11 Heterobipolar-transistor mit reduzierter basis-kollektor-kapazitaet

Publications (1)

Publication Number Publication Date
DE4000599A1 true DE4000599A1 (de) 1991-07-18

Family

ID=6397863

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19904000599 Withdrawn DE4000599A1 (de) 1990-01-11 1990-01-11 Heterobipolar-transistor mit reduzierter basis-kollektor-kapazitaet

Country Status (1)

Country Link
DE (1) DE4000599A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2706080A1 (fr) * 1993-06-04 1994-12-09 Thomson Csf Transistor bipolaire à hétérojonction à sous-collecteur/collecteur enterré.
US9472667B2 (en) 2015-01-08 2016-10-18 International Business Machines Corporation III-V MOSFET with strained channel and semi-insulating bottom barrier

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0289343A1 (de) * 1987-04-30 1988-11-02 Sony Corporation Heteroübergang-Bipolartransistor
US5041882A (en) * 1989-07-10 1991-08-20 Kabushiki Kaisha Toshiba Heterojunction bipolar transistor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0289343A1 (de) * 1987-04-30 1988-11-02 Sony Corporation Heteroübergang-Bipolartransistor
US5041882A (en) * 1989-07-10 1991-08-20 Kabushiki Kaisha Toshiba Heterojunction bipolar transistor

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
JP 1-194469 A., In: Pat. Abstr. of JP, Sect. E, Vol. 13 (1989), No. 386 (E-840) *
JP 2-213140 A, In: Pat. Abstr. of JP, Sect. E, Vol. 14 (1990), No. 511 (E-999) *
JP 3-44936 A., In: Pat. Abstr. of JP, Sect. E, Vol. 15 (1991), No. 183 (E-1065) *
MALIK, R.J., et al. In: IEEE Electron Device Letters, 1988, Vol. 9, Nr. 1, S. 7-9 *
NAKAJIMA, O., et al.: In: IEEE Transactions on Electron Device, 1987, Vol. ED-34, Nr. 12, S. 2393-1298 *
WU, M. C., et al.: In: Appl. Phys. Lett. 1989, Vol. 55, Nr. 17, S. 1771-1773 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2706080A1 (fr) * 1993-06-04 1994-12-09 Thomson Csf Transistor bipolaire à hétérojonction à sous-collecteur/collecteur enterré.
US9472667B2 (en) 2015-01-08 2016-10-18 International Business Machines Corporation III-V MOSFET with strained channel and semi-insulating bottom barrier
US9748357B2 (en) 2015-01-08 2017-08-29 International Business Machines Corporation III-V MOSFET with strained channel and semi-insulating bottom barrier

Similar Documents

Publication Publication Date Title
EP0032999B1 (de) Verfahren zum Herstellen einer bipolaren, vertikalen Transistorstruktur
DE60213249T2 (de) Bipolarer transistor mit erhobener basis in einem integrierten bicmos-schaltkreis
DE4445345C2 (de) Verfahren zur Herstellung eines Bipolartransistors
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE1764464C3 (de) Verfahren zur Herstellung eines lateralen Transistors
US4593457A (en) Method for making gallium arsenide NPN transistor with self-aligned base enhancement to emitter region and metal contact
DE4025269A1 (de) Elektronisches bauelement und verfahren zu dessen herstellung
DE102014113989A1 (de) Seibipolartransistor
US5672522A (en) Method for making selective subcollector heterojunction bipolar transistors
DE102015105943A1 (de) Bipolarer Transistor
DE3936507C2 (de) Selbstjustierter Bipolartransistor mit Heteroübergang und Verfahren zur Herstellung desselben
DE2124764B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE102011055816B4 (de) Verfahren zur Herstellung eines Bipolartransistors und Halbleitervorrichtung aufweisend einen Bipolartransistor; Verfahren zur Herstellung einer Halbleitervorrichtung und Halbleitervorrichtung
DE2109352C2 (de) Verfahren zum Herstellen eines lateralen bipolaren Halbleiter-Bauelements
DE69729927T2 (de) Bipolartransistor mit einem nicht homogenen Emitter in einer BICMOS integrierter Schaltung
DE1764570B2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE10352765A1 (de) Aufbau und Verfahren zum Herstellen eines Hochleistungshalbleiterbauelements mit einem schmalen Dotierungsprofil
DE3828809A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE10060584A1 (de) Bipolartransistor und Verfahren zu seiner Herstellung
DE2813154A1 (de) Mtl-grundschaltung und verfahren zu deren herstellung
DE4000599A1 (de) Heterobipolar-transistor mit reduzierter basis-kollektor-kapazitaet
DE2428881A1 (de) Halbleiterstruktur
DE19844531B4 (de) Verfahren zur Herstellung von Transistoren
DE3743776C2 (de) Verfahren zur Herstellung vergrabener Halbleiterbauelemente
DE102004013478B4 (de) Verfahren zur Herstellung eines Bipolartransistors mit verbessertem Basisanschluss

Legal Events

Date Code Title Description
8127 New person/name/address of the applicant

Owner name: ALCATEL SEL AKTIENGESELLSCHAFT, 7000 STUTTGART, DE

8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: H01L 29/737

8139 Disposal/non-payment of the annual fee