FR2706080A1 - Transistor bipolaire à hétérojonction à sous-collecteur/collecteur enterré. - Google Patents
Transistor bipolaire à hétérojonction à sous-collecteur/collecteur enterré. Download PDFInfo
- Publication number
- FR2706080A1 FR2706080A1 FR9306737A FR9306737A FR2706080A1 FR 2706080 A1 FR2706080 A1 FR 2706080A1 FR 9306737 A FR9306737 A FR 9306737A FR 9306737 A FR9306737 A FR 9306737A FR 2706080 A1 FR2706080 A1 FR 2706080A1
- Authority
- FR
- France
- Prior art keywords
- collector
- mesa
- layer
- base
- epitaxy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000407 epitaxy Methods 0.000 claims abstract description 21
- 239000011810 insulating material Substances 0.000 claims abstract description 13
- 239000000463 material Substances 0.000 claims description 21
- 239000004065 semiconductor Substances 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 6
- 238000011065 in-situ storage Methods 0.000 claims description 4
- 230000008030 elimination Effects 0.000 claims description 3
- 238000003379 elimination reaction Methods 0.000 claims description 3
- 238000003486 chemical etching Methods 0.000 claims description 2
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 51
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 10
- 238000011084 recovery Methods 0.000 description 7
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000005554 pickling Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000000284 resting effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000017105 transposition Effects 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
- H01L29/66318—Heterojunction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
L'invention concerne un transistor bipolaire à hétérojonction, dont le sous-collecteur/collecteur est enterré dans un matériau semi-isolant, afin de diminuer la capacité Cb c base/collecteur. Ce transistor présente un premier mésa, formé par les couches (2 à 6) du transistor lui-même, entouré à son pied par un second mésa, formé par un piédestal semi-isolant (8) qui supporte une couche (9) dopée de contact de base. L'épitaxie du premier mésa se fait à travers un masque mécanique (M). Application à la puissance, en hyperfréquences.
Description
TRANSISTOR BIPOLAIRE A HETEROJONCTION A SOUS
COLLECTEURICOLLECTEUR ENTERRE.
COLLECTEURICOLLECTEUR ENTERRE.
La présente invention concerne un dispositif semi-conducteur de type transistor bipolaire, connu sous l'appellation HBT ou TBH (transistor bipolaire à hétérojonction). Elle conceme également le procédé de fabrication de ce transistor.
Les transistors HBT sont de type vertical, c'est à dire qu'ils sont obtenus par empilement de couches de matériaux semiconducteurs, et les contacts électriques, de base et de collecteur notamment, sont pris sur des surfaces latérales au mésa que constitue le dit empilement. Les surfaces en contact des couches semiconductrices permettent le passage d'un courant, perpendiculairement à ces couches, plus important que dans le cas des transistors à effet de champ, dans lesquels le courant circule parallèlement aux couches, qui sont minces. II en résulte que les transistors HBT sont intéressants pour obtenir de la puissance aux fréquences élevées, et plus particulièrement aux hyperfréquences ou microondes;
Mais précisément, la capacité base-collecteur bc présentée par la couche de reprise de contact de la base, très dopée, qui est déposée sur la couche sous-jacente de collecteur, dopée , est l'un des éléments parasites qui limitent le fonctionnement en fréquence des transistors bipolaires à hétérojonction.
Mais précisément, la capacité base-collecteur bc présentée par la couche de reprise de contact de la base, très dopée, qui est déposée sur la couche sous-jacente de collecteur, dopée , est l'un des éléments parasites qui limitent le fonctionnement en fréquence des transistors bipolaires à hétérojonction.
L'un des moyens pour réduire ou éliminer cette capacité parasite consiste à faire reposer la couche de reprise de contact de base sur une couche de matériau semi-isolant.
M.R. Frei et al. en décrivent une réalisation, pour un transistor
InP/lnGa As, dans le document "HBTs with a buried subcollector fabricated by selective epixtaxy" publié à l'occasion des Proceedings of the IEEE
Device Research Conference, 22-24 juin 1992. La figure 1 illustre la structure obtenue.
InP/lnGa As, dans le document "HBTs with a buried subcollector fabricated by selective epixtaxy" publié à l'occasion des Proceedings of the IEEE
Device Research Conference, 22-24 juin 1992. La figure 1 illustre la structure obtenue.
Le substrat 1 est choisi en matériau semiconducteur non dopé, c'est à dire semi isolant, et il est gravé à l'emplacement de l'ensemble souscollecteur SC et collecteur c. Dans la gravure sont epitaxiées les couches dopées 2 de sous-collecteur et 3 de collecteur, jusqu'à obtenir une structure plane. Ensuite sont épitaxiées les couches 4 de base, qui repose partiellement sur le substrat semi-isolant, 5 d'émetteur et 6 de reprise de contact de l'émetteur. Mais ce procédé suppose, avec l'épitaxie en phase vapeur, des opérations de reprise d'épitaxie, après masquage, avec passage à l'air de la plaquette, ce qui est néfaste aux qualités des matériaux semiconducteurs du groupe Ill-V.
Le procédé mis en oeuvre au titre de l'invention est un procédé en soi connu d'épitaxie par jets moléculaires MBE ou par jets chimiques CBE à travers un masque solide, dans un environnement ultra-vide qui permet de retirer le masque in situ, sans passage à l'air, et de reprendre l'épitaxie de matériaux différents, sans dégradation des surfaces de matériaux semiconducteurs.
Ce procédé permet de faire croître d'abord une structure en forme de mésa, comportant les différentes couches de sous-collecteur, collecteur, base et émetteur, avec certains niveaux et types de dopages, puis ensuite, après élimination du masque mécanique, de faire croître, autour de ce mésa, une couche semi-isolante qui supporte la couche de reprise de contact de la base, très dopée.
Ainsi, le transistor bipolaire à hétérojonction obtenu à une structure centrale en forme de premier mésa, entourée à son pied par un second mésa - moins haut que le premier mésa - constitué de matériau semi-isolant qui ne forme pas de capacité parasite Cbc avec la couche de reprise de contact de base qu'il supporte.
De façon plus précise, I'invention concerne un transistor bipolaire à hétérojonction, comportant , supporté par un substrat, une première structure verticale formant un mésa, constitué par l'empilement des couches de matériaux semiconducteurs qui constituent le sous-collecteur, le collecteur, la base, L'émetteur et le contact d'émetteur de ce transistor, celuici étant caractérisé en ce qu'il comprend, entourant le pied du premier mésa, un second mésa formé en un matériau semi-isolant qui supporte, à hauteur de la couche de base, une couche dopée de prise de contact de base.
L'invention concerne également un procédé de fabrication d'un transistor bipolaire à hétérojonction, comportant les étapes suivantes:
- épitaxie d'une première structure verticale formant mésa, comprenant les couches de sous-collecteur, de collecteur, de base, d'émetteur, et de prise de contact d'émetteur, L'épitaxie des matériaux semiconducteurs des dites couches étant effectuée à travers un masque mécanique et au moyen d'un procédé directif d'épitaxie par jet moléculaire ou par jet chimique.,
- épitaxie, dans les mêmes conditions, d'une couche d'un matériau tel que Ge ou AlAs dont la gravure est sélective par rapport aux matériaux semiconducteurs du premier mésa,
- suppression du masque mécanique et reprise d'épitaxie in situ, en vue de former autour du premier mésa un second mésa constitué par une couche de matériau semi-isolant, sur une épaisseur égale à l'épaisseur totale du sous-collecteur et du collecteur, et par une couche de matériau très dopé, en contact avec la couche de base,
- gravure chimique de la couche à gravure sélective, et élimination par pelage(Lift-off) des couches de matériaux semi-isolant et très dopé déposées sur le premier mésa, au cours de la dernière étape d'épitaxie,
- gravure du second mésa et interconnexion de l'émetteur, de la base et du collecteur du transistor.
- épitaxie d'une première structure verticale formant mésa, comprenant les couches de sous-collecteur, de collecteur, de base, d'émetteur, et de prise de contact d'émetteur, L'épitaxie des matériaux semiconducteurs des dites couches étant effectuée à travers un masque mécanique et au moyen d'un procédé directif d'épitaxie par jet moléculaire ou par jet chimique.,
- épitaxie, dans les mêmes conditions, d'une couche d'un matériau tel que Ge ou AlAs dont la gravure est sélective par rapport aux matériaux semiconducteurs du premier mésa,
- suppression du masque mécanique et reprise d'épitaxie in situ, en vue de former autour du premier mésa un second mésa constitué par une couche de matériau semi-isolant, sur une épaisseur égale à l'épaisseur totale du sous-collecteur et du collecteur, et par une couche de matériau très dopé, en contact avec la couche de base,
- gravure chimique de la couche à gravure sélective, et élimination par pelage(Lift-off) des couches de matériaux semi-isolant et très dopé déposées sur le premier mésa, au cours de la dernière étape d'épitaxie,
- gravure du second mésa et interconnexion de l'émetteur, de la base et du collecteur du transistor.
L'invention sera mieux comprise par la description qui suit d'un exemple de réalisation, la description du procédé permettant de mieux comprendre la spécificité de la structure du transistor, illustrées par les figures jointes en annexe qui représentent:
- figure 1: vue en coupe d'un transistor HBT selon l'art connu, précédemment décrit,
-figure 2 : vue en coupe de la structure obtenue à l'issue de la première étape de fabrication d'un transistor HBT selon l'invention,
- figure 3 : vue en coupe de la structure obtenue à l'issue de la deuxième étape de fabrication d'un transistor HBT selon l'invention,
- figure 4: vue en coupe d'un transistor HBT selon l'invention.
- figure 1: vue en coupe d'un transistor HBT selon l'art connu, précédemment décrit,
-figure 2 : vue en coupe de la structure obtenue à l'issue de la première étape de fabrication d'un transistor HBT selon l'invention,
- figure 3 : vue en coupe de la structure obtenue à l'issue de la deuxième étape de fabrication d'un transistor HBT selon l'invention,
- figure 4: vue en coupe d'un transistor HBT selon l'invention.
Le procédé proposé permet la réalisation, in situ, de différents types de transistors HBT auto-alignés, à sous-collecteur et collecteur enterrés ; ces transistors peuvent être de type npn ou pnp, réalisés avec divers couples de matériaux du groupe Ill-V tels que GaAs/GalnP ou InP/GalnAs, sur substrat semiconducteur ou semi isolant. Cependant, afin d'être plus claire et plus précise, la description s'appuiera sur l'exemple non limitatif d'un transistor de type npn, en GaAs/GalnP. La transposition à un autre transistor est évidente pour l'homme de l'art, sans sortir du domaine de l'invention.
La figure 2 résume la première étape de réalisation d'un transistor selon l'invention. Elle met en oeuvre une méthode utilisant un masque mécanique M, qui est une plaque de silicium, d'environ 300 micromètres d'épaisseur, gravé d'ouvertures correspondant aux transistors à réaliser, en fabrication collective. Ce masque solide est simplement posé sur le substrat 1, ce qui dans les faits donne un écart de 2 à 3 micromètres, environ, entre le substrat et le masque. L'usage d'un masque mécanique a été décrit par
W.T. Tsang et al. dans un article intitulé "Sélective area growth of GaAs/AlxGal-x As multilayer structures with molecular beam epitaxy using Si shadow masks" publié dans Applied Physics Letter, vol. 31, n"4, August 15, 1977.
W.T. Tsang et al. dans un article intitulé "Sélective area growth of GaAs/AlxGal-x As multilayer structures with molecular beam epitaxy using Si shadow masks" publié dans Applied Physics Letter, vol. 31, n"4, August 15, 1977.
A travers l'ouverture de ce masque M, qui fait environ 2 à 3 micromètres de côté, sont épitaxiées, dans l'ordre:
- une couche 2 de sous-collecteur, en GaAs, dopé n+
- une couche 3 de collecteur, en GaAs, dopé n
- une couche 4 de base, en GaAs, dopé p+
- une couche 5 d'émetteur, en Gain, dopé n
- une couche 6 de contact d'émetteur, en GalnP et GaAs, dopés n+
- une couche 7, provisoire, en un matériau tel que Ge ou AlAs qui permettra ultérieurement l'opération de décapage chimique connue sous l'appellation "lift-off'.
- une couche 2 de sous-collecteur, en GaAs, dopé n+
- une couche 3 de collecteur, en GaAs, dopé n
- une couche 4 de base, en GaAs, dopé p+
- une couche 5 d'émetteur, en Gain, dopé n
- une couche 6 de contact d'émetteur, en GalnP et GaAs, dopés n+
- une couche 7, provisoire, en un matériau tel que Ge ou AlAs qui permettra ultérieurement l'opération de décapage chimique connue sous l'appellation "lift-off'.
Ce premier mésa, parfaitement défini par l'ouverture dans le masque M, est obtenu parce que l'épitaxie locale est pratiquée au moyen d'une technique directive d'épitaxie par jets moléculaires (MBE) pour les sources solides ou d'épitaxie par jets chimiques (CBE) pour les sources gazeuses.
Avant de passer à la seconde étape, et à la reprise d'épitaxie, le masque mécanique M est retiré, par un simple mouvement de déplacement rotation ou translation - à l'intérieur du bâti d'ultra-vide, et par conséquent sans passage à l'air et sans polluer les surfaces épitaxiées.
La reprise d'épitaxie, en deuxième étape, est représentée en figure 3. Elle consiste à épitaxier sur l'ensemble de la structure obtenue en figure 2 d'abord une couche 8 d'un matériau semi-isolant, tel que GalnP non dopé, sur une épaisseur égale à l'épaisseur totale du sous-collecteur 2 et du collecteur 3, de façon à atteindre le niveau de la couche 4 de base.
Toujours sans briser l'ultra-vide régnant dans le bâti, une couche 9 de reprise de contact de base est ensuite épitaxiée sur la couche semiisolante 8. Cette couche 9 est par exemple en GaAs dopée p+++, à 1020 at.cm-3, plus dopée que la couche 4 de base en GaAs à 5.1019 at.cm-3, à titre d'exemple. Le surdopage facilite le contact ohmique. Eventuellement, la couche 9 de contact peut être recouverte d'une couche de passivation -non représentée- de manière à réduire les recombinaisons de surface au niveau de la base. La prise de contact de base s'effectuera ultérieurement après gravure localisée de cette couche de passivation.
Accessoirement, au cours de la deuxième étape, se sont déposées sur le premier mésa obtenu à l'issue de la première étape:
-une couche 10 de même nature et même épaisseur que la couche 8: Ga InP semi-isolant,
- une couche 11 de même nature et même épaisseur que la couche 9: GaAs p+++.
-une couche 10 de même nature et même épaisseur que la couche 8: Ga InP semi-isolant,
- une couche 11 de même nature et même épaisseur que la couche 9: GaAs p+++.
Le rôle de la couche provisoire 7 est de permettre de retirer ces deux couches 10 et 11 par une opération de pelage chimique, par gravure sélective du matériau de la seule couche 7. Si par exemple celle-ci est en germanium, elle est gravée sélectivement par l'eau oxygénée H202, qui n'attaque pas les autres matériaux semiconducteurs. Après gravure du germanium, les couches 10 et 11 se séparent, par pelage (lift-off), et la couche 6 de contact d'émetteur apparaît, dont la partie en GaAs n+ recevra la métallisation 12 de connexion d'émetteur.
Les opérations d'épitaxie étant terminées, la plaquette peut être gravée pour délimiter le second mésa 8+9 au pied du premier mésa et éventuellement la couche de passivation.
Le transistor à hétérojonction selon l'invention est représenté en figure 4. Sa structure est caractérisée par le fait qu'il comporte:
- un premier mésa central 2 à 6 qui forme le transistor à proprement parler,
- entouré par un second mésa, de moindre hauteur, constitué par la couche 9 de contact de base et son piédestal 8 en matériau semi-isolant.
- un premier mésa central 2 à 6 qui forme le transistor à proprement parler,
- entouré par un second mésa, de moindre hauteur, constitué par la couche 9 de contact de base et son piédestal 8 en matériau semi-isolant.
Ce transistor est en outre caractérisé par le fait que le souscollecteur 2 et le collecteur 3 sont enterrés dans un matériau semi-isolant mais ne sont pas enterrés dans le substrat.
Il est enfin caractérisé par le fait que la couche de matériau semiconducteur, au niveau de la base, n'est pas uniformément dopée: la partie externe 9 de prise de contact est plus dopée (p+++) que la partie centrale 4 de base (p++)
En 12 et 13, sur la figure 4, ont été symbolisées les connexions électriques d'émetteur et de base, respectivement. La connexion de collecteur peut être prise soit en face arrière du substrat 1, si celui-ci est semi-conducteur, soit sur un troisième mésa, situé en avant ou en arrière du plan de la figure, si le substrat est semi-isolant.
En 12 et 13, sur la figure 4, ont été symbolisées les connexions électriques d'émetteur et de base, respectivement. La connexion de collecteur peut être prise soit en face arrière du substrat 1, si celui-ci est semi-conducteur, soit sur un troisième mésa, situé en avant ou en arrière du plan de la figure, si le substrat est semi-isolant.
Claims (4)
1 - Transistor bipolaire à hétérojonction, comportant, supporté par un substrat (1), une première structure verticale formant un mésa, constitué par l'empilement des couches de matériaux semiconducteurs qui constituent le sous-collecteur (2), le collecteur (3), la base (4), l'émetteur (5) et le contact d'émetteur (6) de ce transistor, celui-ci étant caractérisé en ce qu'il comprend, entourant le pied du premier mésa, un second mésa formé en un matériau semi-isolant (8) qui supporte, à hauteur de la couche de base (4), une couche dopée de prise de contact de base (9).
2 - Transistor selon la revendication 1, caractérisé en ce que l'ensemble sous-collecteur (2) /collecteur (3) est enterré dans un matériau semi-isolant (8).
3 - Transistor selon la revendication 1, caractérisé en ce que la couche (9) de prise de contact de base est plus dopée que la couche de base (4) elle-même.
4 - Procédé de fabrication d'un transistor bipolaire à hétérojonction, comportant les étapes suivantes:
- épitaxie d'une première structure verticale formant mésa, comprenant les couches de sous-collecteur (2), de collecteur (3), de base (4), d'émetteur (5) et de prise de contact d'émetteur (6), L'épitaxie des matériaux semiconducteurs des dites couches étant effectuée à travers un masque mécanique (M) et au moyen d'un procédé directif d'épitaxie par jet moléculaire ou par jet chimique.,
- épitaxie, dans les mêmes conditions, d'une couche (7) d'un matériau tel que Ge ou AlAs dont la gravure est sélective par rapport aux matériaux semiconducteurs du premier mésa,
- suppression du masque mécanique (M) et reprise d'épitaxie in situ, en vue de former autour du premier mésa un second mésa constitué par une couche (8) de matériau semi-isolant, sur une épaisseur égale à
I'épaisseur totale du sous-collecteur (2) et du collecteur (3), et par une couche (9) de matériau très dopé, en contact avec la couche (4) de base,
- gravure chimique de la couche (7) à gravure sélective, et élimination par pelage(Lift-off) des couches de matériaux semi-isolant (10) et très dopé (11 ) déposées sur le premier mésa, au cours de la demière étape d'épitaxie,
- gravure du second mésa et interconnexion de l'émetteur (12), de la base (13) et du collecteur du transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9306737A FR2706080B1 (fr) | 1993-06-04 | 1993-06-04 | Transistor bipolaire à hétérojonction à sous-collecteur/collecteur enterré. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9306737A FR2706080B1 (fr) | 1993-06-04 | 1993-06-04 | Transistor bipolaire à hétérojonction à sous-collecteur/collecteur enterré. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2706080A1 true FR2706080A1 (fr) | 1994-12-09 |
| FR2706080B1 FR2706080B1 (fr) | 1995-07-21 |
Family
ID=9447786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9306737A Expired - Fee Related FR2706080B1 (fr) | 1993-06-04 | 1993-06-04 | Transistor bipolaire à hétérojonction à sous-collecteur/collecteur enterré. |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2706080B1 (fr) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4380774A (en) * | 1980-12-19 | 1983-04-19 | The United States Of America As Represented By The Secretary Of The Navy | High-performance bipolar microwave transistor |
| EP0214802A2 (fr) * | 1985-08-26 | 1987-03-18 | Matsushita Electric Industrial Co., Ltd. | Dispositif semi-conducteur ayant une jonction abrupte et procédé pour sa fabrication utilisant l'épitaxie |
| EP0300803A2 (fr) * | 1987-07-24 | 1989-01-25 | Matsushita Electric Industrial Co., Ltd. | Transistor bipolaire à haute fréquence et son procédé de fabrication |
| DE4000599A1 (de) * | 1990-01-11 | 1991-07-18 | Standard Elektrik Lorenz Ag | Heterobipolar-transistor mit reduzierter basis-kollektor-kapazitaet |
-
1993
- 1993-06-04 FR FR9306737A patent/FR2706080B1/fr not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4380774A (en) * | 1980-12-19 | 1983-04-19 | The United States Of America As Represented By The Secretary Of The Navy | High-performance bipolar microwave transistor |
| EP0214802A2 (fr) * | 1985-08-26 | 1987-03-18 | Matsushita Electric Industrial Co., Ltd. | Dispositif semi-conducteur ayant une jonction abrupte et procédé pour sa fabrication utilisant l'épitaxie |
| EP0300803A2 (fr) * | 1987-07-24 | 1989-01-25 | Matsushita Electric Industrial Co., Ltd. | Transistor bipolaire à haute fréquence et son procédé de fabrication |
| DE4000599A1 (de) * | 1990-01-11 | 1991-07-18 | Standard Elektrik Lorenz Ag | Heterobipolar-transistor mit reduzierter basis-kollektor-kapazitaet |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2706080B1 (fr) | 1995-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6229153B1 (en) | High peak current density resonant tunneling diode | |
| EP1132954A2 (fr) | Procédé de fabrication d'une base silicium-germanium d'un transistor bipolaire à hétérojonction | |
| EP0601901B1 (fr) | Procédé de gravure d'une hétérostructure de matériaux du groupe III-V | |
| EP0322960B1 (fr) | Procédé de réalisation d'un dispositif semi-conducteur incluant au moins un transistor bipolaire à hétérojonction | |
| JP3705013B2 (ja) | 半導体素子 | |
| EP1243029B1 (fr) | Transistor bipolaire à hétérojonction collecteur en haut et procédé de réalisation | |
| EP0322961A1 (fr) | Procédé de réalisation d'un transistor bipolaire à hétérojonction | |
| EP0575247A1 (fr) | Procédé de réalisation de transistor bipolaire à hétérojonction et transistor obtenu | |
| US4644381A (en) | I2 L heterostructure bipolar transistors and method of making the same | |
| FR2706080A1 (fr) | Transistor bipolaire à hétérojonction à sous-collecteur/collecteur enterré. | |
| EP0263755B1 (fr) | Procédé de fabrication d'une diode P+NN+ et d'un transistor bipolaire comportant cette diode, utilisant l'effet de neutralisation des atomes donneurs par l'hydrogène atomique | |
| US7009224B2 (en) | Metamorphic long wavelength high-speed photodiode | |
| EP0420322B1 (fr) | Procédé de réalisation d'un circuit semiconducteur intégré incluant un transistor bipolaire à hétérojonction et/ou des résistances enterrées | |
| US5885847A (en) | Method of fabricating a compound semiconductor device | |
| JP3874919B2 (ja) | 化合物半導体装置 | |
| EP1126515A1 (fr) | Procédé de fabrication de transistor bipolaire à double hétérojonction sur matériau III-V | |
| US10680077B2 (en) | Fabrication of heterojunction bipolar transistors with a selectively grown collector/sub-collector | |
| US7364977B2 (en) | Heterojunction bipolar transistor and method of fabricating the same | |
| JP3688952B2 (ja) | ヘテロ接合バイポーラトランジスタ集積化受光回路及びその製造方法 | |
| JP3228431B2 (ja) | コレクタアップ構造ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP6810017B2 (ja) | 半導体ウエハの製造方法、ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH0571171B2 (fr) | ||
| JP2615983B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2004228214A (ja) | ヘテロ接合バイポーラトランジスタ集積化受光回路の製造方法 | |
| FR2555815A1 (fr) | Transistor de puissance a effet de champ, et procede de realisation de ce transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| CD | Change of name or company name | ||
| ST | Notification of lapse |