DE3934145C2 - Platteneinheit-Steuerungsvorrichtung und Informationsverarbeitungssystem, das dieselbe enthält - Google Patents

Description

Die vorliegende Erfindung betrifft eine Steuervorrichtung für einen externen Speicher und ein Informationsverarbeitungssystem, und insbesondere eine Steuervorrichtung (abgekürzt als "DKC"), die einen Cache-Speicher für einen externen Speicher der Art einer Speicherplatteneinheit beziehungsweise eines Speicherplattenlaufwerks (abgekürzt als "DKU") trägt beziehungsweise bein­ haltet.

In modernen Computersystemen hat ein Speicher der zentralen Verarbeitungs­ einheit (CPU), beispielsweise ein Cache-Speicher, eine Zugriffszeit, die bezüglich der Datengeschwindigkeit einige Nanosekunden (ns) bis einige zehn Nanosekunden beträgt, und ein Hauptspeicher (MS) in der CPU hat eine Zugriffszeit, die einige zehn ns bis einhundert plus einige zehn ns beträgt. Die Verarbeitungsgeschwindigkeit der zentralen Verarbeitungseinheit liegt hinsichtlich der Gatter-Verzögerungszeiten beziehungsweise Gatterlaufzeiten einer die zentrale Verarbeitungseinheit bildenden hochintegrierten logischen Schaltung (LSI) in der Größenordnung von Picosekunden (ps).

In einer magnetischen Speicherplatteneinheit beziehungsweise einem magneti­ schen Speicherplattenlaufwerk oder dergleichen, welches von der Art eines DASD (Direktzugriffsspeichereinrichtung) ist, die mit einer Hochgeschwin­ digkeitsverarbeitungseinheit verbunden ist und eine wichtige Rolle insbesonde­ re als ein externer Speicher für das Speichern einer großen Menge von Daten spielt, beträgt die Zugriffszeit andererseits einige zehn Millisekunden (ms), die hauptsächlich auf die mechanischen Operationen, wie das Kopf- Suchen und das Warten auf eine Drehung der den Speicher bildenden Magnetplatte rückzuführen ist. Die Datentransfergeschwindigkeit dieser Einrichtung ist mit einigen hundert ns pro Byte ebenfalls gering verglichen mit der der zentralen Verarbeitungseinheit, so daß die Datenmenge, die pro Zeiteinheit ausgetauscht werden kann, begrenzt ist. Diese Begrenzung des Datendurchsatzes bildet einen erheblichen Engpaß beim Verbessern der Verarbeitungskapazität des Computersystems als Ganzem.

Im allgemeinen hat eine große Menge der in einem externen Speicher ge­ speicherten Daten einen vergleichsweise geringen Bereich, der von der zentralen Verarbeitungseinheit innerhalb einer vorbestimmten Zeit erreichbar bzw. zugreifbar ist. Mit anderen Worten, er hat eine lokale Bezugs­ charakteristik. Aus der JP- A 59-100964 ist ein Stand der Technik bekannt, bei dem ein Cachespeicher in einer externen Speicher-Steuerungseinheit vorgesehen ist, die auf der Seite der zentralen Verarbeitungseinheit zwischen einer Vielzahl von Kanälen und einem externen Speicher wie einer magnetischen Platteneinheit vorgesehen ist zum Steuern der Eingänge zu und der Ausgänge von externen Einheiten, und zwar anstelle der zentralen Verarbeitungseinheit. Dieser Cachespeicher weist einen Halb­ leiterspeicher oder dergleichen auf, auf den mit einer größeren Geschwindig­ keit zuzugreifen ist als auf die magnetische Platteneinheit. Unter den in der Magnetplatteneinheit gespeicherten Daten werden die, von denen erwartet wird, daß sie eine hohe Zugriffswahrscheinlichkeit haben, von Zeit zu Zeit in den Cachespeicher kopiert, und eine Zugriffsanforderung auf die Daten in der Magnetplatteneinheit von einem Kanal wird mit hoher Geschwindigkeit erfüllt durch Verwendung der in dem Cachespeicher kopierten Daten, und zwar so weit wie möglich (bei etwa 70% bis 80% Cache-Trefferrate). Die Möglich­ keiten bzw. Wahrscheinlichkeiten eines direkten Zugriffs auf den externen Speicher mit einer großen Zugriffszeit von einem Kanal werden somit redu­ ziert, wodurch die Verarbeitungskapazität, d. h. der Durchsatz des ganzen Systems, verbessert wird.

In dem zuvor erwähnten System des Standes der Technik ist die externe Speicher-Steuerungseinheit mit einer Funktion ausgestattet zum Ausführen eines Datenaustausches auf parallele Weise sowohl zwischen einer Vielzahl von Kanälen und einem Cachespeicher als auch zwischen einem Cachespeicher und einem externen Speicher.

Die Steuerfunktion der externen Speicher-Steuerungseinheit erlaubt einen Datenaustausch zwischen den Kanälen und dem externen Speicher in dem Fall, wenn der Datenaustausch zwischen den Kanälen und dem Cachespeicher mit dem zwischen dem Cachespeicher und dem externen Speicher konkurriert.

Das oben erwähnte System des Standes der Technik berücksichtigt nicht die Anzahl der Datentransferverbindungen beziehungsweise -leitungen beziehungs­ weise -verknüpfungen zwischen den Kanälen und dem Cache-Speicher und zwischen dem Cache-Speicher und dem externen Speicher, wobei beide im oben erwähnten System die gleiche Anzahl von Verbindungen aufweisen.

Wenn die Daten, für die ein Zugriff in jedem der Datentransferverbindungen zwischen den Kanälen und dem Cache-Speicher angefordert wird, in dem Cache-Speicher nicht vorhanden sind, was als ein "Cache-Verfehlen" bezeich­ net wird, und die Notwendigkeit zum direkten Zugriff auf den externen Speicher auftritt, werden daher alle Datentransferverbindungen auf der Kanalseite mit den Datentransferleitungen auf der externen Speicherseite verbunden und somit vollständig belegt, was als Belegt-Zustand zwischen DKC und DKU bezeichnet wird. Bei diesem Zustand, selbst wenn eine Anforderung von einem anderen Kanal auf Zugriff auf die Daten in dem Cache-Speicher auftritt, ist der externe Speicher nicht in der Lage, diese Anforderung zu empfangen, womit das Problem besteht, daß der Cache- Speicher nicht effektiv verwendet beziehungsweise ausgenutzt wird.

Dies hat zur Folge, daß eine zentrale Verarbeitungseinheit warten muß, bevor eine Anforderung auf Zugriff auf die Daten in dem externen Speicher erfüllt wird, mit dem Ergebnis, daß der Datendurchsatz zwischen den Kanälen und dem externen Speicher reduziert ist, was zu einer reduzierten Leistungsfähigkeit des Computersystems als Ganzem beiträgt.

Aus dem Buch "Rechnerstrukturen", Hasselmeier, Spruth, Oldenbourg Ver­ lag, 1974, Seiten 199 bis 223, ist bekannt, daß durch Verwendung eines Cache-Speichers zur Bearbeitung der Anforderungen einer Verarbeitungsein­ heit die Verarbeitungsgeschwindigkeit einer Steuervorrichtung günstig beein­ flußt werden kann. Ferner ist in dieser Druckschrift ausgeführt, daß die Anzahl der Verbindungen zwischen der CPU und dem Cache-Speicher diesbezüglich zu berücksichtigen ist.

Aus der Zeitschrift "Informatik-Spektrum", Heft 1, 1978, Seiten 25 bis 36 ist ferner eine dezentralisierte Steuerung eines Datenflusses in Art einer Kettenstruktur bekannt.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Steuervor­ richtung anzugeben, mittels der der Datendurchsatz zwischen einer hier­ archisch oberen Verarbeitungseinheit (beziehungsweise einem Hostprozessor) und einem externen Speicher, beziehungsweise einem Plattenspeicher durch geeignete Gestaltung der Speicherhierarchie verbessert werden soll.

Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, ein Informa­ tionsverarbeitungssystem mit erhöhter Datenverarbeitungskapazität anzugeben.

Zur Lösung dieser Aufgabe weist eine Steuervorrichtung, die zwischen einer hierarchisch oberen Verarbeitungseinheit mit einem Hauptspeicher und einer Vielzahl von Kanälen sowie einem externen Speicher angeordnet ist, wobei die Steuervorrichtung Anforderungen der Verarbeitungseinheit an den exter­ nen Speicher bearbeitet, auf: einen Kanalschalter, der mit der Vielzahl der Kanäle der Verarbeitungseinheit verbunden ist und Zugriffsanforderungen von den Kanälen annimmt; eine Vielzahl von Kanalanschlüssen, die mit dem Kanalschalter verbunden ist; eine Anzahl erster Steuerprozessoren, die die Kanalanschlüsse steuern und mit einem Cache-Speicher verbunden sind; eine Anzahl zweiter Steuerprozessoren, die Schnittstellen der Steuervorrichtung mit dem externen Speicher steuern und mit dem Cache-Speicher verbunden sind; wobei die Anzahl der Schnittstellen kleiner ist als die Anzahl der Kanal­ anschlüsse, und wobei in Abhängigkeit vom Inhalt des Cache-Speichers die ersten und zweiten Steuerprozessoren die von der Verarbeitungseinheit angeforderten Informationen vorrangig aus dem Cache-Speicher und anderen­ falls aus dem externen Speicher transferiert werden.

Ferner ist zur Lösung der der Erfindung zugrundeliegenden Aufgabe ein Informationsverarbeitungssystem mit einem Cache-Speicher angegeben, der zwischen einer hierarchisch oberen Verarbeitungseinheit (CPU) und einem externen Speicher angeordnet ist, wobei das Informationsverarbeitungssystem eine Steuervorrichtung gemäß der oben angegebenen Art aufweist.

Gemäß der oben beschriebenen erfindungsgemäßen Steuervorrichtung werden selbst in dem Fall, in dem genauso viele direkte Zugriffe auf den externen Speicher auftreten, wie Verbindungswege zwischen Cache-Speicher und externem Speicher vorhanden sind, andere Zugriffe von der Verarbeitungsein­ heit auf den Cache-Speicher parallel über die verbleibende Anzahl von Kanalanschlüssen realisiert beziehungsweise durchgeführt. Als Folge davon wird ein Cache-Speicher erhalten, auf den mit hoher Geschwindigkeit zu­ gegriffen werden kann, wodurch seine Gebrauchseffizienz beziehungsweise die Ausnutzung der in dem Cache-Speicher gespeicherten Daten wesentlich verbessert wird, was zu einem verbesserten beziehungsweise erhöhten Durch­ satz der Daten zwischen der oberen Verarbeitungseinheit und dem externen Speicher führt.

Das Informationsverarbeitungssystem gemäß der vorliegenden Erfindung erlaubt auf parallele Weise sowohl den Zugriff auf wenigstens einen Daten­ satz in dem Cache-Speicher für eine Datenverbindung von einer oberen Verarbeitungseinheit auf den Cache-Speicher oder für den direkten Zugriff auf den externen Speicher. Die Wartezeit, bevor eine Zugriffsanforderung auf den externen Speicher von jeder oberen Verarbeitungseinheit erfüllt wird, nimmt somit ab, wodurch die Verarbeitungskapazität des Informationsver­ arbeitungssystems als Ganzes verbessert wird.

Weitere Vorteile und Anwendungsmöglichkeiten der vorliegenden Erfindung ergeben sich aus der nachfolgenden Beschreibung in Verbindung mit der beigefügten Zeichnung.

Fig. 1 ist ein Blockdiagramm, das eine Konfiguration eines Informationsver­ arbeitungssystems gemäß einer Ausführungsform der vorliegenden Erfindung zeigt.

Fig. 2 ist ein Blockdiagramm, das einen Teil der Konfiguration in größerer Genauigkeit zeigt.

Fig. 3 ist ein Flußdiagramm, das ein Beispiel des Betriebs des Informations­ verarbeitungssystems gemäß einer Ausführungsform der vorliegenden Erfindung zeigt.

Fig. 4 ist ein Blockdiagramm, das ein generelle Konfiguration einer Kom­ munikationsschaltung mit einem erweiterten Steuerspeicher zum Steuern der Kommunikationen zwischen Mikroprozessoren einer Steuervorrichtung beinhaltet.

Fig. 5 ist ein Diagramm, das im Format ein Beispiel der Daten zeigt, die in dem erweiterten Steuerspeicher gespeichert sind, der in Fig. 4 gezeigt ist.

Eine Ausführungsform der vorliegenden Erfindung wird im Detail im folgen­ den mit Bezug auf die beigefügten Zeichnungen beschrieben.

Ein Blockdiagramm einer Konfiguration bzw. eines Aufbaus eines In­ formationsverarbeitungssystems gemäß einer Ausführungsform der vorliegenden Erfindung ist in Fig. 1 gezeigt.

Ein Informationsverarbeitungssystem gemäß dieser Ausführungsform umfaßt eine zentrale Verarbeitungseinheit CPU, einen Hauptspeicher MS, der ein Programm zum Steuern des Betriebs einer Instruktionsverarbeitungseinheit IP und die zu verarbeitenden Daten speichert, eine Vielzahl von Kanälen Ch₁, Ch₂, . . . Ch_n (Hostverarbeitungseinheiten) zum Steuern der Dateneingänge und -ausgänge zwischen dem Hauptspeicher MS und externen Einheiten anstelle der Instruktionsverarbeitungseinheit IP, eine Magnetplatteneinheit 4 (externer Speicher DKU) zum Speichern der Daten, die mit einem Kanal Ch ausgetauscht werden, ein Cluster 1a und ein Cluster 1b, die eine Vielzahl von Steuereinheiten ausmachen, die zwischen einer Vielzahl von Kanälen Ch₁, . . ., Ch_n und den Magnetplatteneinheiten 4 angeordnet sind und betrieben werden, um den Austausch von Steuerdaten und anderen Daten zwischen den Kanälen und den Magnetplatteneinheiten zu steuern, und eine Cachespeicher­ einheit 2, die über die Cluster 1a und 1b mit den Hostkanälen Ch₁, Ch₂, und so weiter, verbunden ist, und untergeordnete Magnetplatteneinheiten 4. Die DKU 4 enthält z. B. 5 G-Byte-Plattentreibereinheiten und hat eine Speicher­ kapazität von 40 G-Bytes.

Die Cachespeichereinheit 2 wird gebildet aus einem Cachespeicher 22 und einem Verzeichnisspeicher 221. Der Cachespeicher 22 dient zum Speichern von Kopien der in den Magnetplatteneinheiten 4 gespeicherten Daten, und und zwar in einem Format, das äquivalent ist zu den Daten in der internen Speicherung der Magnetplatteneinheiten 4, z. B. in einem Format, das aufweist einen Zählerabschnitt, einen Schlüsselabschnitt und einen Datenabschnitt. In dem Cachespeicher 22 ist z. B. ein Speicher mit einem 16-byte breiten Bus mit 4-Byte-Puffern verbunden, wobei jeder der Ausgänge von einem Mikropro­ zessor oder dergleichen gesteuert wird.

Der Verzeichnisspeicher 221 ist zum Steuern, und zwar auf der Basis der bekannten LRU (zuletzt kürzlich verwendet) -Regel, der Information der Position, wo die Daten in dem Cachespeicher 22 innerhalb der Magnetplatten­ einheiten 4 gespeichert sind (Zylindernummer oder Kopfnummer) und der Information, die die Adressen anzeigt, die den Speicherpositionen in dem Cachespeicher 22 entsprechen. Um den Cachespeicher 22 effizient zu ge­ brauchen, steuert der Verzeichnisspeicher 221 auch das Speichern von neuen Daten in den Cachespeicher 22 aus den Magnetplatteneinheiten 4 und das Entfernen der bereits in dem Cachespeicher 22 gespeicherten Daten.

Die Cluster 1a und 1b, die zwischen einer Vielzahl von Kanälen Ch₁, Ch₂, . . ., Ch_n und den Magnetplatteneinheiten 4 angeordnet sind, sind jeweils mit den bestimmten Kanälen Ch über eine Vielzahl von Kanalwegen 24a bis 24h verbunden, und auch mit den untergeordneten Magnetplatteneinheiten 4 über eine Reihe von Steuerwegen 28a, 28b (zweite Transferverbindungen) und Steuerwegen 30a, 30b (zweite Transferverbindungen) jeweils verbunden.

Im Fall der vorliegenden Ausführungsform haben die Cluster 1a und 1b die gleiche Konfiguration und Funktion und daher konzentriert sich die folgende Erklärung auf den Cluster 1a, um eine Verdoppelung der Erläuterung zu vermeiden.

Die zwei Steuerwege 28a und 28b des Clusters 1a, der mit den Magnetplat­ teneinheiten 4 verbunden ist, sind auch mit einer Vielzahl von Puffern 13a und 13b über Steuerschnittstellen-Steuereinheiten 15a und 15b verbunden.

Die Steuerschnittstellen-Steuereinheiten 15a und 15b sind wiederum mit dem Cachespeicher 22 der Cachespeichereinheit 2 über zwei Cache-Unterwege 29a und 29b (zweite Transferverbindungen) verbunden.

Weiterhin werden die Steuerschnittstellen-Steuereinheiten 15a und 15b unabhängig voneinander durch Mikroprozessoren 14a und 14b zum Steuern von Magnetplatteneinheiten 4 und der Cachespeichereinheit 2 gesteuert, um somit von Zeit zu Zeit die Verbindung der Magnetplatteneinheiten 4 auf eine Vielzahl von Datenpuffern 13a und 13b und den Cachespeicher 22 zu schal­ ten.

Andererseits ist ein Steuerschalter 3 zum Ausführen solcher Operationen wie die Auswahl einer bestimmten Magnetplatteneinheit 4 auf der Verbindung der Steuerpfade 28a, 28b und 30a, 30b vorgesehen, die von den Clustern 1a, 1b zu den Magnetplatteneinheiten 4 führen.

Gemäß der vorliegenden Ausführungsform sind eine Vielzahl von Kanalwegen 24a bis 24h zum Verbinden des Clusters 1a mit den Hostkanälen Ch mit entweder dem Datenpuffer 13a oder 13b über die Kanalschalteinheit 11 und mit Wegen 26a bis 26d verbindbar, die mit vier Kanalanschlüssen 12a, 12b, 12c und 12d (erste Transferverbindungen) verbunden sind.

Weiterhin sind vier Kanalanschlüsse 12a bis 12d getrennt voneinander mit dem Cachespeicher 22 über vier obere Cachewege 25a, 25b, 25c und 25d verbunden (erste Transferverbindungen).

Die vier Kanalanschlüsse 12a bis 12d werden unabhängig voneinander, haupt­ sächlich durch eine Vielzahl von Mikroprozessoren 10a, 10b, 10c, 10d zum Steuern der Cachespeichereinheit 2 und der Kanalwege 24a bis 24h gesteuert, so daß die Verbindungen mit den Datenpuffern 13a, 13b oder dem Cache­ speicher 22, und zwar der Kanalwege 24a bis 24h, die mit den Kanalanschlüs­ sen 12a bis 12d über den Kanalschalter 11 verbunden sind, ausgelegt sind, um wie gewünscht geschaltet zu werden.

Eine detaillierte Ansicht der Kanalschalteinheit 11 ist in Fig. 2 gezeigt. Die in Fig. 2 gezeigte Konfiguration beinhaltet Schnittstellensteuereinheiten 110a bis 110h zum Steuern einer Vielzahl von Kanalwegen 24a bis 24h getrennt voneinander, und eine Schaltsteuereinheit 120 zum Steuern der Verbindung zwischen einer Vielzahl von Schnittstellensteuereinheiten 110a bis 110h und eine Vielzahl von Kanalanschlüssen 12a bis 12d.

In Antwort auf ein Start-Annahmesignal 111a, das von den Schnittstellen­ steuereinheiten 110a bis 110h zur Zeit des Ankommens einer Zugriffan­ forderung abgegeben wird, die an die Kanalwege 24a bis 24h von dem Hostkanal Ch abgegeben wird, prüft die Schaltsteuereinheit 120 PRT FREE (Anschluß frei)-Signale 122a bis 122d, die von einer Vielzahl von Kanalan­ schlüssen 12a bis 12d erzeugt werden und andeuten, daß ein bestimmter Kanalanschluß verwendbar ist, und wenn ein bestimmter Kanalanschluß als verbindbar gefunden ist, und arbeitet, um durch Erzeugen von ACT (aktiv)- Signalen 112a bis 112h zu reagieren, während, wenn alle Kanalanschlüsse nicht verbindbar wären, BUSY (belegt) -Signale 113a bis 113h als Antwort abgegeben werden. Zur gleichen Zeit führt die Schaltsteuereinheit 120 den Kanalanschlüssen 12a bis 12d PRT SEL (Anschluß ausgewählt) -Signale 121a bis 121d zu, die den belegten bzw. besetzten Zustand eines bestimmten Kanals anzeigen.

Im folgenden wird der Betrieb eines Informationsverarbeitungssystems gemäß der betrachteten Ausführungsform unter Bezugnahme auf das Flußdiagramm nach Fig. 3 erläutert.

Zunächst prüft der Kanalschalter 11 auf eine Zugriffsanforderung auf die Kanalwege 24a bis 24h von einer Vielzahl von Kanälen Ch (Schritt 301). Die Schnittstellensteuereinheiten 110a bis 110h des Kanalschalters 11 schalten beim Empfang einer an die Kanalwege 24a bis 24h abgegebenen Zugriffsan­ forderung die Start-Annahmesignale 111a bis 111h für die Schaltsteuereinheit 120 an.

Wenn dieses Signal vorliegt, prüft die Schaltsteuereinheit 120, und zwar um einen der Kanalanschlüsse 12a bis 12d auszuwählen, die Zustände der PRT FREE-Signale 122a bis 122d, die von den Kanalanschlüssen 12a bis 12d erzeugt werden und stellt sicher, ob irgendein Kanalanschluß verwendbar ist (Schritt 302).

Wenn einer der Kanalanschlüsse mit den angeschalteten PRT FREE-Signalen 122a bis 122d verwendbar ist, wird einer von diesen ausgewählt und eines der PRT SEL-Signale 121a bis 121d, das dem ausgewählten Anschluß ent­ spricht, wird eingeschaltet. Weiterhin, eines der ACT-Signale 112a bis 112h, das den Schnittstellensteuereinheiten 110a bis 110h entspricht, die eine Zugriffsanforderung empfangen haben, wird eingeschaltet (Schritt 303).

Für den Fall, daß beim Schritt 302 alle Kanalanschlüsse 12a bis 12d belegt (besetzt) sind, schaltet andererseits die Schaltsteuereinheit 120 die BUSY- Signale 113a bis 113h an, die den Schnittstellensteuereinheiten 110a bis 110h entsprechen, die die Zugriffsanforderung empfangen haben und berichtet somit, daß ein von der Kanalseite angeforderter Zugriff zurückgewiesen ist (Schritt 307). Der Prozeß wird dann zum Schritt 301 zurückgelenkt.

Bei Auswahl einer der Kanalanschlüsse 12a bis 12d auf diese Weise dekodiert einer der Mikroprozessoren 10a bis 10d, der dem ausgewählten Kanalanschluß entspricht, ein Kommando, das das Lesen oder Schreiben von Zieldaten für die Magnetplatteneinheiten von einem Kanal Ch anweist, und prüft, um nachzusehen, ob die durch die Zulaßanforderung bestimmten Daten in dem Cachespeicher 22 gespeichert sind (Schritt 304).

Dieser Betrieb wird realisiert durch Durchsuchen des Verzeichnisspeichers 221 auf der Basis der Information in der Zieldaten-Speicherposition (Zylinder­ nummer und Kopfnummer) in den Magnetplatteneinheiten 4 und dergleichen, wobei die Information das Kommando als ein Parameter, der von dem Kanal Ch kommt, begleitet.

In dem Fall, wo die Zieldaten in dem Cachespeicher 22 existieren (was als Cache-Treffer bezeichnet wird), wird ein Hochgeschwindigkeitsdatentransfer zwischen dem Cachespeicher 22 und dem Kanal Ch über einen der Kanalan­ schlüsse 12a bis 12h ausgeführt, der auf die oben beschriebene Weise ausge­ wählt wird, und über die Kanalschalteinheit 11, gefolgt von einer Rückkehr des Prozesses zum Schritt 301.

Wenn keine der Zieldaten in dem Cachespeicher 22 gefunden werden (was als "Cache-Verfehlen" bezeichnet wird), werden im Gegensatz dazu die Steuer­ schnittstellen-Steuereinheiten 15a und 15b auf Verfügbarkeit überprüft (Schritt 308).

Dieser Betrieb wird ausgeführt durch Kooperation zwischen den Mikroprozes­ soren 10a bis 10d, die die Kanalanschlüsse 12a bis 12d steuern und den Mikroprozessoren 14a und 14b, die die Steuerschnittstellen-Einheiten 15a und 15b steuern, und zwar über eine nicht gezeigte Schnittstelle.

Genau genommen entscheiden die Mikroprozessoren 10a bis 10d unter Bezug­ nahme auf z. B. das Statusregister der Mikroprozessoren 14a, 14b, ob die Steuerschnittstellen-Einheiten 15a und 15b verwendbar sind.

Wenn irgendeine Steuerschnittstellen-Einheit 15a oder 15b verwendbar ist, wird die bestimmte Einheit ausgewählt (Schritt 309) und die zu der Zugriffs­ anforderung zugeordneten Daten werden zwischen dem Kanal Ch und den Magnetplatteneinheiten 4 durch die Kanalschalteinheit 11, den ausgewählten der Kanalanschlüsse 12a bis 12d, den Datenpuffer 13a oder 13b und die Steu­ erschnittstellen-Einheit 15a oder 15b übertragen (Schritte 310 und 311), gefolgt von einer Rückkehr zum Schritt 301.

In diesem Fall werden die Mikroprozessoren 10a bis 10d mit den Mikro­ prozessoren 14a und 14b über die zuvor erwähnte, nicht gezeigte Schnittstel­ le synchroniert, um den Datentransfer auszuführen.

Wenn beide Steuerschnittstellen-Einheiten 15a und 15b beim Schritt 308 belegt sind, schalten die Mikroprozessoren 10a bis 10d die PRT FREE-Signale 122a bis 122d der Kanalanschlüsse 12a bis 12d aus und die Schaltsteuereinheit 120 schaltet die BUSY-Signale 113a bis 113h für die Schnittstelleneinheiten 110a bis 110h an. Die zugeordnete der Schnittstellen-Einheiten 110a bis 110h, die diesen Zustand erfaßt hat, richtet die Zurückweisung einer Zugriffsanfor­ derung auf den Kanal Ch (BUSY) beim Schritt 307, gefolgt von einem Zurückkehren zum Schritt 301.

Die Steuerschnittstellen-Einheiten 15a und 15b sind in zwei Fällen belegt.

In einem der Fälle wird ein direkter Zugriff von dem Kanal Ch auf die Magnetplatteneinheiten 4 über die Kanalanschlüsse 12a bis 12d und die Datenpuffer 13a bis 13b ausgeführt.

In diesem Fall ist einer der Kanalanschlüsse 12a bis 12d mit einer der Steuerschnittstellen-Steuereinheiten 15a und 15b verbunden.

Der andere Fall liegt vor, wenn ein Datensatz zwischen dem Cachespeicher 22 und den Magnetplatteneinheiten 4 transferiert wird. Dieses beinhaltet genau genommen den Fall, bei dem die in den Cachespeicher 22 geschriebe­ nen Daten aktuell bzw. derzeitig in eine vorbestimmte Position der Magnet­ platteneinheiten 4 zurückgeschrieben werden oder den Fall, bei dem ein Teil der in den Magnetplatteneinheiten 4 gespeicherten Daten im voraus in Vorbereitung auf eine zukünftige Zugriffsanforderung gelesen wird und in den Cachespeicher 22 kopiert wird. In jedem der Fälle sind die Kanalan­ schlüsse 12a bis 12d nicht mit den Steuerschnittstellen-Einheiten 15a und 15b verbunden.

Die Kommunikationssteuerung zwischen den Mikroprozessoren 10a bis 10d und 14a bis 14b wird unter Bezugnahme auf die Fig. 4 und 5 erläutert.

Kommunikationen zwischen den Mikroprozessoren (MP 1) 10a bis 10d, die hauptsächlich zur Kanalsteuerung eingesetzt werden, und den Mikroprozesso­ ren (MP2) 14a und 14b, die den Hauptzweck der DKU-Steuerung haben, werden über einen erweiterten Steuerspeicher (ECM) 50 bewirkt. Fig. 4 zeigt eine Anordnung des ECM 50, der einen Speicher enthält, auf den von den MPIs 10a bis 10d und 14a bis 14b zugreifbar ist und eine Funktion als Aufsicht bzw. Überwacher hat, der die ausschließliche Steuerung für jeden Weg erlaubt. Bereiche 1 und 2 in Fig.5 werden für die Kommunikationen zwischen den MP1s 10a bis 10d und MP2s 14a und 14b verwendet. Der Bereich 1 ist für Kommunikationen von MP1 nach MP2 und der Bereich 2 von MP2 nach MP1. Jeder der Bereiche 1 und 2 ist in Seitenrahmen bzw. Schlitze von 64 Bytes unterteilt. Jeder Schlitz hat darin Daten in dem in Fig. 5 gezeigten Format gespeichert. Alle Daten des Bereiches 1 werden unten erklärt.

Der Betrieb des ECM 50 wird erläutert. Wenn das SUCHE (SEEK) durch den MP1 10a von einem Kanal empfangen wird, findet der MP1 10a zunächst einen freien Schlitz des ECM heraus (suchen nach einem Schlitz des Berei­ ches 1, wo das Byte 0 ist (FF)). Der MP1 10a setzt dann das Byte 0 des freien Schlitzes auf (00), was anzeigt, da der bestimmte Schlitz registriert ist, jedoch irgendein zugeordneter bzw. passender MP2 nicht bestimmt ist. (01) ist als MP-Nummer gespeichert, was anzeigt, daß der MP, wo der bestimmte Schlitz registriert ist, MP1 ist. TASK ID, der die Steuernummer der TASK in dem MP 10a zur Verfügung stellt, ist als TASK-annehmende Nummer gespeichert. Der Typ der zu verarbeitenden TASK d. h. der Code (07) des SUCHE (SEEK)-Kommandos ist in TASK gespeichert. Eine logische Zieladresse der DKU ist in der DKU-Adresse gespeichert. Da 2 Bytes, die die zu suchende Zylindernummer und Kopfnummer beinhalten, als die Steuerdaten gespeichert sind, ist die Anzahl der Steuerdatenbytes (2). MP1 registriert einen Schlitz wie zuvor erwähnt und entweder MP2 14a oder 14b, der freige­ setzt worden ist, tastet den Bereich 1 ab bzw. durchläuft diesen, erfaßt den Schlitz, wo das ZUWEISE (ASSIGN)-Byte (00) ist, und wenn MP2 14a ange­ sprochen ist, wird (01) in dem ZUWEISE (ASSIGN)-Byte gespeichert. Die Verbindung zwischen dem MP1 und dem MP2 wird auf diese Art eingerichtet, wodurch das SUCHE (SEEK)-Kommando von MP2 14a verarbeitet wird. MP1 10a wird frei, bis der END CODE (FF) wird, und zwar nach der Bestätigung, daß das ZUWEISE (ASSIGN)-Byte (01) wird, um somit bereitzustehen zum Empfangen einer Anforderung von einem Kanal für eine andere Verarbeitung, wie das Zugreifen auf den Cachespeicher.

Gemäß der vorliegenden Ausführungsform sind, wie zuvor beschrieben, die Kanalanschlüsse 12a bis 12d und die Cachehostwege 25a bis 25d in vier Systemen verschlossen bzw. betriebsbereit, verglichen mit nur zwei Systemen, die die Steuerschnittstellen-Einheiten 15a und 15b und die Cache-Unterwege 29a und 29b in jedem der Cluster 1a und 1b. Wenn eine Zugriffsanforderung von einem Kanal Ch für die in dem Cachespeicher 22 gespeicherten Daten vorliegt, ist daher ein paralleler Datenaustausch zwischen einem Maximum der vier Kanäle Ch und dem Cachespeicher 22 möglich. Zur gleichen Zeit, wenn die von einem Kanal Ch angeforderten Daten nicht in dem Cachespei­ cher 22 verfügbar sind und die Kanalanschlüsse 12a bis 12d mit den Steuer­ schnittstellen-Einheiten 15a und 15b verbunden sind, werden zumindest die Kanalanschlüsse der zwei Systeme belegt bzw. besetzt, während die Kanalan­ schlüsse der verbleibenden zwei Systeme bereit sind, eine Zugriffsanforderung von anderen Kanälen Ch zu empfangen.

Mit anderen Worten, trotz der Tatsache, daß die Anzahl der Steuerschnitt­ stellen-Einheiten 15a, 15b und der Cache unter- oder niederrangigeren Wege 29a, 29b der Magnetplatteneinheiten 4 in dem Stand der Technik begrenzt sind, ist in dem Fall, wo die Daten, die einer Zugriffsanforderung zugeordnet sind, in dem Cachespeicher 22 verfügbar sind, eine Hochgeschwindigkeits­ antwort unter Verwendung der Daten möglich, um somit den Datendurchsatz zwischen den Kanälen Ch und den Magnetplatteneinheiten 4 zu verbessern.

Der Zugriff auf einen oder mehrere Datensätze in dem Cachespeicher 22 über die erste Transferverbindung von einem vorgegebenen Kanal ist parallel zu dem Zugriff von anderen Kanälen Ch auf den Cachespeicher 22 oder direkten Zugriff auf die Magnetplatteneinheiten 4 bewirkbar, und daher wird die Wartezeit, die erforderlich ist zum Antworten auf eine Zugriffsanforderung der Magnetplatteneinheiten 4 von jedem Kanal Ch verringert, und zwar für eine verbesserte Verarbeitungskapazität des Informationsverarbeitungssystems als Ganzem.

Trotz der vorangegangenen spezifischen Erläuterung der vorliegenden Erfin­ dung, die von den Erfindern gemäß der Ausführungsformen gemacht worden ist, ist die vorliegende Erfindung nicht auf solche Ausführungsformen be­ grenzt, sondern natürlich auf verschiedene Arten modifizierbar innerhalb des Schutzbereiches, wobei die Idee der Erfindung nicht verlassen wird.

Auch können Kanalanschlüsse in irgendeiner anderen Anzahl anstelle von vier vorgesehen sein, wie im Vergleich mit den Steuerschnittstellen-Steuereinhei­ ten der zwei Systeme für jeden Cluster, und zwar im Gegensatz zu den zuvor erwähnten Ausführungsformen.

Weiterhin können die Magnetplatteneinheiten, die als externe Speicher in den oben erläuterten Ausführungsformen verwendet werden, durch andere Arten von externen Speichern mit gleicher Wirkung ersetzt werden.

Claims (7)

1. Steuervorrichtung (1), die zwischen einer hierarchisch oberen Verarbei­ tungseinheit (CPU) mit einem Hauptspeicher (M) und einer Vielzahl von Kanälen (CH₁, . . ., CH_m) sowie einem externen Speicher (4) angeordnet ist, wobei die Steuervorrichtung (1) Anforderungen der Verarbeitungsein­ heit an den externen Speicher (4) bearbeitet, dadurch gekennzeichnet, daß die Steuervorrichtung (1) aufweist:
einen Kanalschalter (11), der mit der Vielzahl der Kanäle (CH₁, . . ., CH_m) der Verarbeitungseinheit (CPU) verbunden ist und Zugriffsan­ forderungen von den Kanälen annimmt,
eine Vielzahl von Kanalanschlüssen (12a, . . ., 12d), die mit dem Kanalschalter (11) verbunden ist,
eine Anzahl erster Steuerprozessoren (10a, . . ., 10d), die die Kanal­ anschlüsse (12a, . . ., 12d) steuern und mit einem Cache-Speicher (2) verbunden sind,
eine Anzahl zweiter Steuerprozessoren (14a, 14b), die Schnittstellen (15a, 15b) der Steuervorrichtung (1) mit dem externen Speicher (4) steuern und mit dem Cache-Speicher (2) verbunden sind,
wobei die Anzahl der Schnittstellen (15a, 15b) kleiner ist als die Anzahl der Kanalanschlüsse (12a, . . ., 12d), und
wobei in Abhängigkeit vom Inhalt des Cache-Speichers (2) die ersten und zweiten Steuerprozessoren (10a, . . ., 10d; 14a, 14b) die von der Verarbeitungseinheit angeforderten Informationen vorrangig aus dem Cache-Speicher (2) und anderenfalls aus dem externen Speicher (4) transferiert werden.

2. Steuervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Steuervorrichtung (1) ferner eine Prozessor-Überwachungseinheit (50) umfaßt, die mit den ersten und zweiten Steuerprozessoren (10a, . . ., 10d; 14a, 14b) kommuniziert, um die Konkurrenz zwischen den ersten und zweiten Steuerprozessoren zu steuern und einen unabhängigen Betrieb jeder der Steuerprozessoren einzurichten.

3. Steuervorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Kanalanschlüsse (12a, . . ., 12d) jeweils über eine Datenverbindung (26a, . . ., 26d) mit dem externen Speicher (4) in Verbindung stehen.

4. Steuervorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die Steuervorrichtung Datenpuffereinrichtungen (13a, 13b) umfaßt, die zwischen den Datenverbindungen (26a, . . ., 26d) und den Schnittstellen (15a, 15b) angeordnet sind und zur Anpassung der über die Datenver­ bindungen (26a, . . ., 26d) übermittelten Informationsmenge an die zwi­ schen dem Cache-Speicher (2) und dem externen Speicher (4) über­ mittelte Informationsmenge dienen.

5. Steuervorrichtung nach den Ansprüchen 2 bis 4, dadurch gekennzeich­ net, daß die ersten und zweiten Steuerprozessoren (10a, . . ., 10d; 14a, 14b) Mikrocomputer sind,
daß die Überwachungseinheit (50) einen Steuerspeicher beinhaltet, auf den von den ersten und zweiten Steuerprozessoren (10a, . . ., 10d; 14a, 14b) zuzugreifen ist und der einen Registrationsbereich hat zum Speichern der Daten, die die Verarbeitung der Anforderung von den Steuerprozessoren und dem Status jedes Steuerprozessors betrifft, und
daß jeder Steuerprozessor nach einer auszuführenden Task unter Bezugnahme auf die in dem Steuerspeicher gespeicherten Daten sucht und bei Vorliegen einer Task diese Task in Zusammenarbeit mit einem Steuerprozessor ausführt, der die bestimmte Task registriert hat.

6. Informationsverarbeitungssystem mit einer hierarchisch oberen Verarbei­ tungseinheit (CPU) mit einem Hauptspeicher (M) und einer Vielzahl von Kanälen (CH₁, . . ., CH_m) und einem externen Speicher (4), dadurch gekennzeichnet, daß das Informationsverarbeitungssystem eine Steuervor­ richtung (1) nach einem der vorhergehenden Ansprüche aufweist.

7. Steuervorrichtung (1) nach einem der Ansprüche 1 bis 5, dadurch ge­ kennzeichnet, daß es sich bei dem externen Speicher (4) um eine Plattenspeichereinheit handelt.