DE3931513C2 - - Google Patents

Info

Publication number
DE3931513C2
DE3931513C2 DE3931513A DE3931513A DE3931513C2 DE 3931513 C2 DE3931513 C2 DE 3931513C2 DE 3931513 A DE3931513 A DE 3931513A DE 3931513 A DE3931513 A DE 3931513A DE 3931513 C2 DE3931513 C2 DE 3931513C2
Authority
DE
Germany
Prior art keywords
terminal
transistor
circuit
connection
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE3931513A
Other languages
English (en)
Other versions
DE3931513A1 (de
Inventor
Hideo Soma Fukushima Jp Izumi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Publication of DE3931513A1 publication Critical patent/DE3931513A1/de
Application granted granted Critical
Publication of DE3931513C2 publication Critical patent/DE3931513C2/de
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03CMODULATION
    • H03C3/00Angle modulation
    • H03C3/02Details
    • H03C3/09Modifications of modulator for regulating the mean frequency
    • H03C3/0908Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0925Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop applying frequency modulation at the divider in the feedback loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895Details of the current generators

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

Die Erfindung betrifft eine Phasenregelschleife (PLL- Schaltung) für die Direktmodulation, beispielsweise für die Direktmodulation in dem Sender eines Funk­ telefons.
In Sendern mobiler Nachrichtenanlagen werden häufig Normalfrequenzgeneratoren mit einer Phasenregel­ schleife zum Erzeugen der Trägerwelle eingesetzt. Zur Modulation wurden bislang Systeme verwendet, in denen ein Ausgangssignal eines durch die Phasenregel­ schleife gebildeten Bezugsfrequenz-Generators frequenz­ moduliert wird, derzeit jedoch werden Systeme mit Direktmodulation eingesetzt, in denen die Phasen­ regelschleife einer Frequenzmodulation unterzogen wird. Der Grund hierfür liegt darin, daß Systeme für die Direktmodulation einfach entworfen werden können und entsprechende Kostenvorteile bieten.
Fig. 5 zeigt Form eines Blockdiagramms einen Normal­ frequenzgenerator des oben angegebenen Typs. Ein PLL-IC (z. B. vom Typ MB87001A der Fa. Fujitsu) 1 setzt sich zusammen aus einem programmierbaren Frequenz­ teiler, einem Phasenvergleicher und weiteren Teilen.
Das PLL-IC 1 ist derart ausgelegt, daß seinem program­ mierbaren Frequenzteiler Daten zugeführt werden, die ein Frequenzteilungsverhältnis festlegen. Die Eingänge des Phasenvergleichers empfangen ein Ausgangssignal (mit der Frequenz t) des erwähnten programmier­ baren Frequenzteilers und ein Schwingungs-Ausgangs­ signal (Bezugsfrequenz fr) von einem Oszillator 2. Das PLL-IC ist so ausgelegt, daß drei Bedingungen erzielt werden: Zunächst bringt es seinen Ausgang Tank auf hohe Impedanz und den Ausgang Sink auf den Pegel "L", falls fP=fr; zweitens bringt es beide Ausgänge Tank und Sink auf den Pegel "L", wenn fr < fp; und drittens bringt es den Ausgang Tank auf hohe Impedanz und den Ausgang Sink auf den Pegel "H", wenn fr < fp. Ein Ladungspumpver­ stärker 3 dient zum Verkürzen der Lade- und Entlade­ zeiten für die in einem Tiefpaßfilter 4 enthaltenen Kondensatoren, um dadurch die Einrastzeit der PLL-Schaltung zu verkürzen. Der Ladungspumpverstärker 3 setzt sich zusammen aus Transistoren Q 1 und Q 2, deren Emitterwiderständen R 1 und R 2 sowie Widerständen R 3 und R 4, die zwischen Basis und Emitter des je­ weiligen Transistors liegen. Die Basen der Transistoren Q 1 und Q 2 sind über Widerstände R 5 bzw. R 6 mit den Ausgängen Tank und Sink verbunden, während der gemeinsame Kollektor der Transistoren Q 1 und Q 2 mit dem Eingang des Tiefpaßfilters 4 verbunden ist. Das Tiefpaßfilter 4 besteht aus Widerständen R 7 und R 8, die in Reihe zwischen Eingang und Ausgang liegen, einer zwischen Ausgang und Masse liegenden Kapazität C 2 und einem Widerstand R 9 sowie einer Kapazität C 1, die in Reihe zwischen dem Verbindungsknoten der Widerstände R 7 und R 8 und Schaltungsmasse liegen. Ein spannungsge­ steuerter Oszillator (VCO) 5 empfängt eine Ausgangs­ spannung vom Tiefpaßfilter 4 an seinem Frequenz­ steueranschluß. Der VCO 5 ist derart ausgelegt, daß sein Ausgangssignal von einem Signal MOD moduliert wird. Das Ausgangssignal des VCO 5 wird in der Frequenz durch einen Prescaler 6 geteilt und wird an den Eingang des programmierbaren Frequenzteilers des PLL-ICs 1 gelegt.
Die in Fig. 5 dargestellte Schaltung ist derart ausge­ legt, daß, wenn fr < fp, beide Ausgänge Tank und Sink des PLL-ICs auf den Pegel "L" gehen. Der Transistor Q 1 wird eingeschaltet, und der Transistor Q 2 wird ausgeschaltet, so daß die Kapazität des C 1 und C 2 aufgeladen werden. Demzufolge steigt die Ausgangsspannung des Tiefpaßfilters 4 an, und die Aus­ gangsfrequenz des VCO 5 erhöht sich, und somit steigt die Frequenz fp auf einen Wert in der Nähe von fr an. Wenn fr < fp, nimmt der Ausgang Tank hohe Impedanz an, während der Ausgangsanschluß Sink den Pegel "H" annimmt, und der Transistor Q 1 wird ausgeschaltet, während der Transistor Q 2 eingeschaltet wird, wodurch die Kondensatoren C 1 und C 2 entladen werden. Als Folge davon sinkt die Aus­ gangsspannung des Tiefpaßfilters 4 ab, die Ausgangs­ frequenz des VCO 5 verringert sich, so daß die Frequenz fp auf einen Wert in der Nähe von fr gelangt. Wenn fp=fr, nimmt der Ausgang Tank des PLL-IC 1 hohe Impedanz an, der Ausgang Sink geht auf den Pegel "L", und folglich werden beide Transistoren Q 1 und Q 2 ausgeschaltet. Als Folge werden die Kondensatoren C 1 und C 2 weder aufgeladen, noch entladen, die Ausgangsspannung des Tiefpaßfilters 4 bleibt unverändert. Damit bleibt die Ausgangsfrequenz des VCO 5 unverändert, und es wird die Bedingung fp=fr aufrechterhalten.
In der geschilderten Weise funktioniert innerhalb des Ansprechbereichs der PLL-Schaltung die Schaltung stets derart, daß die Bedingung fp=fr er­ reicht wird.
Aus der obigen Beschreibung ergibt sich, daß die Schaltung stets so funktioniert, daß die Bedingung fp=fr innerhalb des Ansprechbereichs der Phasen­ regelschleife erfüllt ist, und damit existiert außer­ halb des Ansprechbereichs ein Frequenzbereich des Signals MOD, bei dem eine Modifikation möglich ist. Demzufolge kennzeichnet ein in Fig. 6 dargestellter Phasenfehlenverlauf die Bedingung für die Modulation. Die Frequenz fo in Fig. 6 ist die Eigenresonanz­ frequenz der PLL-Schaltung (im allgemeinen 300 bis 600 Hz). Wie aus Fig. 6 hervorgeht, ist der Frequenz­ bereich, in welchem eine gute Modulation erreicht wird, der Bereich oberhalb der Eigenresonanzfrequenz fo (die durch den Pfeil kenntlich gemachte Zone). In dem Bereich unterhalb der Eigenresonanzfrequenz folgt die PLL-Schaltung den durch die Frequenz­ modulation erzeugten Frequenzschwankungen und unter­ drückt sie, so daß eine gute Modulation nicht er­ reichbar ist. In diesem Fall beträgt die Eigen­ resonanzfrequenz fo 300 bis 600 Hz, während der Frequenzbereich für das Signal MOD, wenn es sich um ein Sprachsignal für ein Funktelefon oder der­ gleichen handelt, im sogenannten Audioband zwischen 300 Hz und 3 kHz liegt. Folglich wird bei niedrigeren Frequenzen des Signals MOD keine flache Modulations­ kennlinie erreicht, so daß die Sprachsignale und dergleichen nicht exakt gesendet werden. Die ideale Kennlinie des Phasenvergleichers innerhalb des PLL-IC hat den in Fig. 7 durch eine ausgezogene Linie dargestellten Verlauf. Die reale Kennlinie ist in Fig. 7 durch gestrichelte Linien angedeutet, sie beruht auf Unregelmäßigkeiten bei der Herstellung der Halbleiter-Bauelemente. Es existiert also eine tote Zone um die Einrastfrequenz fo herum. Folglich besteht das Problem, daß man kein Ansprechen auf Störungen mit niedriger Frequenzkomponente er­ hält, z. B. auf die Welligkeit der Stromversorgung. In jüngerer Zeit wurden spezielle Schaltungsentwürfe entwickelt, um die tote Zone zu vermeiden und damit das Ansprechen auf externes Störungsrauschen zu verbessern. Dies ist in Fig. 8 dargestellt. Beseitigt man jedoch die tote Zone des Phasenvergleichers, so erhöht sich die Eigenresonanzfrequenz fo der PLL- Schaltung. Als Folge davon wird die Modulations­ kennlinie bei höheren Frequenzen im Audio-Frequenz­ bereich schlechter als vorher.
Aus Gardner, F.M.: "Phaselock Techniques", 2. Aufl. 1979, ISBNO-471-04294-3, S. 165-167 ist der grundsätzliche Aufbau einer PLL-Modulationsschaltung bekannt. Die Regel­ schleife enthält den Oszillator mit Steueranschluß und Ausgangsanschluß, einen dem Oszillator nachgeschalteten Frequenzteiler, einen Bezugsfrequenz-Oszillator und einen Phasenvergleicher.
Eine Schaltung der oben anhand der Fig. 5 erläuterten Bauart ist aus der DE 36 32 712 A1 bekannt. Bei dieser Schaltung treten die oben erläuterten Schwierigkeiten auf. Auch die US-PS 37 14 463 zeigt eine derartige Phasen­ regelschleife für die Direktmodulation. Auch hier sind die oben erläuterten Schwierigkeiten vorhanden.
Das oben angesprochene Problem der toten Zone ist in der DE 31 16 603 A1 behandelt. Dort ist insbesondere ange­ geben, daß die tote Zone bei einem PLL-System verschiedene Ursachen haben kann. Einerseits kann der Phasenver­ gleicher mit einer toten Zone behaftet sein. Als Haupt­ ursache für die tote Zone ist dort jedoch das Ansprech­ verhalten der sogenannten Ladungspumpe angegeben, also der zwischen der Tiefpaßfilterschaltung und der Phasen­ vergleicherschaltung liegenden Schaltung.
Als eine Möglichkeit zur Beseitigung der toten Zone ist angegeben, dem Tiefpaßfilter bzw. dem Integrator, der an die Ladungspumpe angeschlossen ist, ein Leckverhalten zu geben, so daß die gespeicherte Ladung mit der Zeit etwa absinkt, was durch die Rückkopplung gegensymmetriert werden kann. Als spezielle Lösung ist in der DE 31 16 603 A1 angegeben, innerhalb des Phasenvergleichers eine Ver­ zögerungsschaltung vorzusehen, um die minimale Zeitdauer der beiden digitalen Ausgangsimpulse im Phasenvergleicher zu vergrößern. Die Verzögerungseinrichtung kann aus einer Kette von Negatoren gebildet sein.
Wie oben erläutert, gibt es ein Bauelement, bei dem der programmierbare Frequenzteiler zusammen mit einem Phasen­ vergleicher sowie weiteren Teilen in Form einer integrierten Schaltung als PLL-IC ausgebildet ist. Weill man die Vorteile eines fertigen ICs nutzen, so verbietet sich die oben angesprochene Lösung, die aus der DE 31 16 603 A1 bekannt ist.
Der Erfindung liegt die Aufgabe zugrunde, eine Phasen­ regelschleife für die Direktmodulation mit flacher Modulationskennlinie im Audio-Frequenzbereich zu schaffen.
Gelöst wird diese Aufgabe nach dem Patentanspruch 1 speziell dadurch, daß an den ersten Transistor (der Ladungspumpschaltung) eine Verzögerungsschaltungsein­ richtung angeschlossen ist, die eine Zeitverzögerung beim Beginn des Leitendwerdens des ersten Transistors her­ vorruft.
Eine gewisse Ähnlichkeit zu der Lösung nach der DE 31 16 603 besteht in der Erzeugung einer gewissen Zeitverzögerung innerhalb der PLL-Schleife, jedoch unterscheidet sich die hier vorgeschlagene Lösung von der bekannten Lösung, da bei der bekannten Lösung eine Logikschaltung innerhalb des Phasenvergleichers ver­ wendet wird, erfindungsgemäß jedoch eine Verzögerungs­ einrichtung beim ersten Transistor der Ladungspump­ schaltung vorgesehen ist.
Im folgenden werden Ausführungsbeispiele der Erfindung anhand der Zeichnungen näher erläutert. In der Zeichnung zeigen:
Fig. 1 ein Schaltungsdiagramm einer Ausführungs­ form einer erfindungsgemäßen Phasenregel­ schleife,
Fig. 2 eine Kurve, die eine Modulationskenn­ linie für dieses Ausführungsbeispiel ver­ anschaulicht,
Fig. 3 und 4 Schaltungsdiagramme von abgewandelten Ausführungsbeispielen der Erfindung,
Fig. 5 ein Schaltungsdiagramm einer bereits konzipierten PLL-Schaltung für die Direkt­ modulation,
Fig. 6 eine Kurve, die einen Phasenfehlergang der herkömmlichen Schaltung veran­ schaulicht, und
Fig. 7 und 8 Kennlinien von Phasenvergleichern
Die im folgenden beschriebene Ausführungsform nach Fig. 1 weicht von der oben erläuterten, bereits konzipierten Schaltung nach Fig. 5 insoweit ab, als zwischen dem Emitter und der Basis des Transistors Q 1 erfindungsgemäß eine Kapazität C eingefügt ist.
Im folgenden soll die Arbeitsweise der Schaltung mit dieser eingefügten Kapazität erläutert werden.
Bei fr < fp nimmt der Ausgangsanschluß Tank des PLL-IC 1 den Pegel "L" an. Demzufolge fließt ein Strom durch den Widerstand R 1, die Kapazität C und den Widerstand R 5. Zu dieser Zeit wird die Kapazität leitend, und der Emitter und die Basis des Transistors Q 1 nehmen gleiches Potential an. Der Transistor Q 1 wird nicht eingeschaltet, und die Kapazitäten C 1 und C 2 innerhalb des Tiefpaßfilters werden nicht aufge­ laden. Die PLL-Schaltung arbeitet nicht als Phasen­ regelschleife im Nachlaufbetrieb. Wenn die Kapazität C nach und nach aufgeladen wird, wird zwischen dem Emitter und der Basis des Transistors Q 1 eine Potentialdifferenz erzeugt, und der Transistor Q 1 wird eingeschaltet. Als Folge davon werden die Kapazitäten C 1 und C 2 in dem Tiefpaßfilter 4 aufge­ laden, wodurch die Ausgangsspannung des Tiefpaßfilters 4 ansteigt. Die Ausgangsfrequenz des spannungsge­ steuerten Oszillators 5 steigt an, mit der Folge, daß die PLL-Einschaltung einrastet und zu der Bedingung fp=fr führt. Durch die eingefügte Kapazität C wird die Zeit, welche die PLL-Schaltung zum Einrasten während fr < fp braucht, geringfügig verzögert. Im vorliegenden Ausführungsbeispiel entspricht diese geringe Zeitverzögerung der Nähe der Eigenresonanz­ frequenz fo. Folglich wird die PLL-Schaltung in der Nähe der Eigenresonanzfrequenz fo tot, und der Frequenzbereich, innerhalb dessen die PLL-Schaltung ihren Nachlaufbetrieb durchführen kann, ist be­ schränkt auf den Frequenzbereich unterhalb der Eigen­ resonanzfrequenz fo. In anderen Worten: die Kapazitat C senkt die Eigenresonanzfrequenz fo, und selbst wenn als Folge der Modulation die Bedingung fr < fp gegeben ist, spricht die PLL-Schaltung nicht in der Nähe von fo an.
Fig. 2 zeigt den Phasenfehlerverlauf für das vor­ liegende Ausführungsbeispiel. Die Kurve a in der Fig. 2 ist die Kennlinie für die Ausführungsform, bei der die Kapazität C vorhanden ist, während die Kurve b die Kennlinie für den Fall ohne die Kapazität C ist. Wie aus der Skizze ersichtlich ist, besitzt die Kenn­ linie für den Fall ohne die Kapazität C einen großen welligen Abschnitt im Signalfrequenzband (300 Hz- 3 kHz), im Fall mit Kapazität C jedoch ist eine flache Kennlinie auch im Signalbereich von 300 Hz- 3 kHz vorhanden.
Fig. 3 und 4 sind Schaltungsdiagramme von abge­ wandelten Ausführungsformen. In der Schaltung nach Fig. 3 ist die Kapazität C zwischen die Basis des Transistors Q 1 und den Spannungsversorgungsanschluß eingefügt, und in der Schaltung nach Fig. 4 ist die Kapazität C zwischen die Basis des Transistors Q 1 und Schaltungsmasse eingefügt. In der Schaltung nach Fig. 3 ist unmittelbar, nachdem der Ausgang Tank des PLL-IC 1 den Pegel "L" erreicht hat, die Kapazität C leitend, und die Basis des Transistors Q 1 wird auf das gleiche Potential gebracht, wie die Spannungs­ quelle. Folglich schaltet der Transistor Q 1 nach einer geringfügigen Zeitverzögerung ein. In der Schaltung nach Fig. 4 wird die Kapazität C aufgeladen, bevor der Ausgang Tank den Pegel "L" erreicht, und unmittelbar, nachdem der Ausgang Tank den Pegel "L" erreicht hat, beginnt die Kazapität C, sich zu entladen. Die Basis des Transistors Q 1 ist auf dem gleichen Potential wie die Spannungsquelle, so daß eine geringfügige Verzögerungszeitspanne erzeugt wird, bevor der Transistor Q 1 eingeschaltet wird.
Somit wird bei jeder Ausführungsform eine geringfügige Verzögerungszeitspanne gebildet, bevor der Transistor Q 1 eingeschaltet wird.
Die Verzögerung beim Einrasten der PLL-Schaltung bei jedem der oben beschriebenen Ausführungsbeispiele ist gering. Im Vergleich zu der Verzögerung bei Erhöhung der Zeitkonstante des Tiefpaßfilters 4 zum Senken der Eigenresonanzfrequenz ist die Verzögerung beim Ein­ rasten der Schaltung praktisch vernachlässigbar. Die beschriebenen Ausführungsformen gestatten ein Senken der Eigenresonanzfrequenz fo, während bezüglich der Einrastzeit praktisch keine Änderung verursacht wird.
Es ist also möglich, die Eigenresonanzfrequenz einer Phasenregelschleife zu senken und damit die Modulations­ kennlinie im Bereich des Modulationssignals abzuflachen.

Claims (6)

1. Phasenregelschleife für die Direktmodulation, umfassend:
  • - eine spannungsgesteuerte Oszillatorschaltung (5) mit einem Eingangsanschluß, der ein Modulationssignal (MOD) empfängt,
  • - einen Steueranschluß, der eine Steuerspannung zum Steuern der Schwingungsfrequenz der Schaltung empfängt, und
  • - einen Ausgangsanschluß, der ein Ausgangssignal abgibt,
  • - einen programmierbaren Frequenzteiler mit einem Eingangs­ anschluß, der Ausgangssignale von dem spannungsge­ steuerten Oszillator (5) empfängt, und mit einer Schaltungseinrichtung, die Ausgangssignale von dem spannungsgesteuerten Oszillator empfängt und an einem Ausgangsanschluß ein Signal mit einer Frequenz fp abgibt,
  • - eine Einrichtung (6), die den Ausgangsanschluß des spannungsgesteuerten Oszillators (5) mit dem Eingangs­ anschluß des programmierbaren Frequenzteilers ver­ bindet,
  • - eine Bezugsfrequenz-Oszillatorschaltung (2), die an einem Ausgangsanschluß ein Signal mit einer Frequenz fr liefert,
  • - eine Tiefpaßfilterschaltung (4), die eine Kondensator­ einrichtung (C 1, C 2) zum Speichern einer elektrischen Ladung enthält, und einen an die Kondensatoreinrichtung gekoppelten Eingangsanschluß aufweist, der einen Lade- und Entladeweg für den Kondensator bildet, sowie einen Ausgangsanschluß auf­ weist, der mit der Kondensatoreinrichtung gekoppelt ist und an dem ein elektrisches Potential bereitge­ stellt wird,
  • - eine Einrichtung, die den Ausgangsanschluß der Tief­ paßfilterschaltung (4) mit dem Steueranschluß der spannungsgesteuerten Oszillatorschaltung (5) verbindet,
  • - einen Stromversorgungsanschluß und einen Masseanschluß, zwischen denen eine bestimmte elektrische Potential­ differenz vorhanden ist,
  • - einen ersten und einen zweiten Transistor (Q 1, Q 2), jeweils mit einem ersten und einem zweiten Anschluß, die die Enden eines Haupt-Leitungspfades bilden, und einem Steueranschluß, dessen relatives Potential bezüglich des ersten Anschlusses den Leitungszustand des Transistors festlegt,
  • - eine Einrichtung, die den ersten Anschluß des ersten Transistors (Q 1) mit dem Spannungsversorgungsanschluß (B) verbindet,
  • - eine Einrichtung, die den zweiten Anschluß des ersten Transistors (Q 1) mit dem Eingangsanschluß der Tief­ paßfilterschaltung (4) verbindet,
  • - eine Einrichtung, die den ersten Anschluß des zweiten Transistors (Q 2) mit dem Masseanschluß verbindet,
  • - eine Einrichtung, die den zweiten Anschluß des zweiten Transistors (Q 2) mit dem Eingangsanschluß der Tiefpaß­ filterschaltung (4) verbindet,
  • - eine Phasenvergleicherschaltung mit einem ersten Eingangsanschluß, der an den Ausgangsanschluß des programmierbaren Frequenzteilers angeschlossen ist, um von diesem Ausgangssignale zu empfangen, mit einem zweiten Eingangsanschluß, der an den Ausgangsanschluß der Bezugsfrequenz-Oszillatorschaltung (2) angeschlossen ist, um von dieser Bezugsfrequenzsignale zu empfangen, mit einem ersten Ausgangsanschluß, der an den Steueranschluß des ersten Transistors (Q 1) angeschlossen ist, mit einem zweiten Ausgangsanschluß, der an den Steueranschluß des zweiten Transistors (Q 2) angeschlossen ist, und mit einer Schaltungseinrichtung, welche die Frequenz fp der von der programmierbaren Frequenzteiler­ schaltung empfangenen Signale mit der Frequenz fr der von der Bezugsfrequenz-Oszillatorschaltung empfangenen Signale vergleicht, um, wenn die Be­ dingung fr < fp gegeben ist, an dem ersten Ausgang des Phasenvergleichers ein Signal zu liefern, welches den ersten Transistor leitend macht und damit die Kondensatoreinrichtung in der Tiefpaß­ filterschaltung (4) auflädt, und um, wenn die Bedingung fr < fp gilt, am zweiten Ausgangs­ anschluß der Phasenvergleicherschaltung ein Signal zu liefern, welches den zweiten Transistor leitend macht und dadurch einen Entladungsweg für die Kondensatoreinrichtung in dem Tiefpaßfilter schafft, und
  • - eine Verzögerungsschaltungseinrichtung (C), die an den ersten Transistor angeschlossen ist, um eine Zeitverzögerung beim Beginn des Leitens des ersten Transistors zu erreichen.
2. Phasenregelschleife nach Anspruch 1, bei welcher der erste und der zweite Transistor (Q 1, Q 2) Bipolartransistoren sind, jeweils mit einer Basis, einem Kollektor und einem Emitter, von denen der Emitter den ersten Anschluß, der Kollektor den zweiten Anschluß und die Basis den Steueranschluß bilden.
3. Phasenregelschleife nach Anspruch 2, bei der die Verzögerungsschaltungseinrichtung einen Kondensator (C) mit einem ersten und einem zweiten Anschluß enthält, die Phasenregelschleife weiterhin eine Einrichtung aufweist zum Verbinden des ersten Anschlusses des Kondensators mit der Basis des ersten Transistors, sowie eine Einrichtung aufweist zum Verbinden des zweiten Anschlusses des Kondensators mit dem Emitter des ersten Transistors (Q 1).
4. Phasenregelschleife nach Anspruch 2, bei der die Verzögerungsschaltungseinrichtung eine Kondensator (C) mit einem ersten und einem zweiten Anschluß aufweist, und die außerdem eine Einrichtung zum Verbinden des ersten An­ schlusses des Kondensators mit der Basis des ersten Transistors und eine Einrichtung zum Verbinden des zweiten Anschlusses des Kondensators mit dem Spannungs­ versorgungsanschluß (B) aufweist.
5. Phasenregelschleife nach Anspruch 2, bei der die Verzögerungsschaltungseinrichtung einen Kondensator (C) mit einem ersten und einem zweiten Anschluß aufweist, und die außerdem eine Einrichtung zum Verbinden des ersten Anschlusses des Kondensators (C) mit der Basis des ersten Transistors (Q 1) und eine Einrichtung zum Verbinden des zweiten Anschlusses des Kondensators mit dem Masseanschluß auf­ weist.
6. Phasenregelschleife nach Anspruch 1, bei der die Einrichtung, welche den Ausgangsanschluß des spannungsgesteuerten Oszillators (5) mit dem Ein­ gangsanschluß des programmierbaren Frequenzteilers verbindet, eine Schaltungseinrichtung enthält, die von dem spannungsgesteuerten Oszillator empfangene Signale in der Frequenz teilt und in der Frequenz geteilte Signale an den programmierbaren Frequenz­ teiler liefert.
DE3931513A 1988-09-22 1989-09-21 Phasenregelschleife fuer die direktmodulation Granted DE3931513A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1988124102U JP2508180Y2 (ja) 1988-09-22 1988-09-22 直接変調pll回路

Publications (2)

Publication Number Publication Date
DE3931513A1 DE3931513A1 (de) 1990-04-05
DE3931513C2 true DE3931513C2 (de) 1991-08-22

Family

ID=14876976

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3931513A Granted DE3931513A1 (de) 1988-09-22 1989-09-21 Phasenregelschleife fuer die direktmodulation

Country Status (3)

Country Link
US (1) US4952888A (de)
JP (1) JP2508180Y2 (de)
DE (1) DE3931513A1 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE58908860D1 (de) * 1989-07-25 1995-02-16 Siemens Ag Schaltungsanordnung zur Nachlaufsynchronisation.
JP2788797B2 (ja) * 1991-06-13 1998-08-20 日本電気株式会社 位相同期ループ回路
US5221911A (en) * 1991-06-21 1993-06-22 U.S. Philips Corporation Receiver having pll frequency synthesizer with rc loop filter
US5266907A (en) * 1991-06-25 1993-11-30 Timeback Fll Continuously tuneable frequency steerable frequency synthesizer having frequency lock for precision synthesis
US6975686B1 (en) 2000-10-31 2005-12-13 Telefonaktiebolaget L.M. Ericsson IQ modulation systems and methods that use separate phase and amplitude signal paths
US6833767B1 (en) 2003-03-28 2004-12-21 National Semiconductor Corporation Frequency synthesizer using digital pre-distortion and method
US7158443B2 (en) 2005-06-01 2007-01-02 Micron Technology, Inc. Delay-lock loop and method adapting itself to operate over a wide frequency range

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3714463A (en) * 1971-01-04 1973-01-30 Motorola Inc Digital frequency and/or phase detector charge pump
US3986125A (en) * 1975-10-31 1976-10-12 Sperry Univac Corporation Phase detector having a 360 linear range for periodic and aperiodic input pulse streams
US4322643A (en) * 1980-04-28 1982-03-30 Rca Corporation Digital phase comparator with improved sensitivity for small phase differences
JPS5872715U (ja) * 1981-11-06 1983-05-17 株式会社日立製作所 位相同期回路
US4500857A (en) * 1983-02-24 1985-02-19 The United States Of America As Represented By The Secretary Of The Army Frequency modulated phase locked loop
US4745372A (en) * 1985-10-17 1988-05-17 Matsushita Electric Industrial Co., Ltd. Phase-locked-loop circuit having a charge pump
DE3632712A1 (de) * 1986-09-26 1988-03-31 Merk Gmbh Telefonbau Fried Schaltungsanordnung zum steuern der regelspannung fuer einen als spannungsgesteuerter oszillator ausgefuehrten taktgeber

Also Published As

Publication number Publication date
DE3931513A1 (de) 1990-04-05
US4952888A (en) 1990-08-28
JP2508180Y2 (ja) 1996-08-21
JPH0246417U (de) 1990-03-29

Similar Documents

Publication Publication Date Title
EP1433249B1 (de) Abgleichverfahren für eine nach der zwei-punkt-modulation arbeitende schaltung und pll-schaltung mit einer ablgleichvorrichtung
EP1362413B1 (de) Abgleichverfahren und abgleicheinrichtung für pll-schaltung zur zwei-punkt-modulation
DE60006475T2 (de) Oszillatorschaltungen mit koaxialen Resonatoren
DE3813550A1 (de) Digitaler phasenvergleicher und ladungspumpe mit nullpunkts-totbereich und minimaler abweichung
EP0404230A2 (de) Phasenregelkreis
DE69031738T2 (de) Spannungsgesteuerter Oszillator
DE102006011285A1 (de) Schwingkreisanordnung mit digitaler Steuerung, Verfahren zur Erzeugung eines Schwingungssignals und digitaler Phasenregelkreis mit der Schwingkreisanordnung
DE19630404B4 (de) Spannungsgesteuerter Oszillator
DE19952867A1 (de) Phasendetektor mit Frequenzsteuerung
DE60025873T2 (de) Frequenzsynthesierer und Oszillatorfrequenzsteuerung
DE4237952A1 (de)
DE68927158T2 (de) PLL-Synthetisierer
DE3321601A1 (de) Steuerschaltung fuer eine phasenstarre schleife
DE3931513C2 (de)
DE19949782C1 (de) PLL-Schaltung
DE10331572A1 (de) Sigma-Delta-Wandleranordnung
DE3202733C2 (de)
EP1586183B1 (de) Oszillatoranordnung für frequenzmodulation
DE4424364C2 (de) Referenzoszillator mit geringem Phasenrauschen
DE69227546T2 (de) Phasengeregelter Oszillator
DE19837204B4 (de) Totzeitreduzierung bei Frequenzsprüngen in Mehrfachbandsyntheseeinheiten
DE2726814A1 (de) Hochleistungs-impuls-mikrowellen- frequenzwandler
DE10393732B4 (de) Phasenregelkreis mit Pulsgenerator und Verfahren zum Betrieb des Phasenregelkreises
DE69202304T2 (de) Phasenregelschleife mit einer die Energie aufrechterhaltenden gesteuerten Ladungspumpe für schnelle Kanalumschaltung.
DE69427178T2 (de) Modulatoren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee