DE3921038C2 - Verfahren zur Herstellung eines Halbleitersubstrats bzw. Festkörperaufbaus - Google Patents

Verfahren zur Herstellung eines Halbleitersubstrats bzw. Festkörperaufbaus

Info

Publication number
DE3921038C2
DE3921038C2 DE3921038A DE3921038A DE3921038C2 DE 3921038 C2 DE3921038 C2 DE 3921038C2 DE 3921038 A DE3921038 A DE 3921038A DE 3921038 A DE3921038 A DE 3921038A DE 3921038 C2 DE3921038 C2 DE 3921038C2
Authority
DE
Germany
Prior art keywords
film
semiconductor film
metal
semiconductor
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3921038A
Other languages
English (en)
Other versions
DE3921038A1 (de
Inventor
Toshifumi Asakawa
Daisuke Kosaka
Haruo Nakayama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP1072356A external-priority patent/JP2750890B2/ja
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Publication of DE3921038A1 publication Critical patent/DE3921038A1/de
Application granted granted Critical
Publication of DE3921038C2 publication Critical patent/DE3921038C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76272—Vertical isolation by lateral overgrowth techniques, i.e. ELO techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76281—Lateral isolation by selective oxidation of silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Materials Engineering (AREA)
  • Element Separation (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines Halbleitersubstrats bzw. Festkörper­ aufbaus, insbesondere für integrierte Halbleiterschaltkreise oder dergleichen, gemäß einem der Ansprüche 1, 10 oder 11. Solche Festkörperaufbauten werden allgemein für die sogenannte SOI-Technik (Silicon On Insulator) verwendet. Das Herstellungs­ verfahren gemäß der vorliegenden Erfindung betrifft auch das sogenannte Rekristallisa­ tionsverfahren.
Das gemäß der vorliegenden Erfindung herstellbare Halbleitersubstrat läßt sich in verschiedenen Gebieten einsetzen, beispielsweise bei hochintegrierten LSIs, hochspan­ nungsfesten Geräten, strahlungsfesten Geräten und dreidimensionalen integrierten Schaltkreisen.
Selbst wenn das Material, welches zu einem monokristallinen Halbleiterfilm wachsen soll, aus einer von Silicium verschiedenen Substanz besteht, beispielsweise einem Verbundhalbleiter wie etwa GaAs, wird der Aufbau des erhaltenen monokristallinen Halbleiterfilms im allgemeinen SOI-Aufbau genannt. Entsprechend ist auch bei der vorliegenden Erfindung das zu einem monokristallinen Halbleiterfilm wachsende Material nicht auf Silizium beschränkt.
Bislang als SOI-Aufbauten vorgeschlagene Anordnungen umfassen Halbleiterfilme, die man auf dielektrischen Filmen oder dielektrischen Substraten wachsen ließ.
Als Herstellungsverfahren für die SOI-Anordnungen sind Rekristallisation, epitaxiales Wachstum, ein Verfahren mit Abdecken einer Isolierschicht, Plattieren, und so weiter, verfügbar. Bezüglich des SOI-Anordnungs-Herstellungsverfahrens gibt es hiervon eine allgemeine Beschreibung in "Handbook of SOI-Structure-Forming Technology", S. 243-247 (veröf­ fentlicht durch Sangyo Tosho Kabushiki-Kaisha, 1987).
Für die Rekristallisation ist ein Laserstrahl-Rekristallisation genanntes Verfahren ver­ fügbar. Bei diesem Verfahren wird ein auf einer Basis, wie beispielsweise einem iso­ lierenden Film, ausgebildeter polykristalliner oder amorpher Film durch die Energie eines Laserstrahls geschmolzen, wodurch ein Kristallwachstum bewirkt wird, während der geschmolzene Abschnitt verschoben wird.
Um durch Verbesserung der Temperaturverteilung in dem polykristallinen oder amor­ phen Film infolge der Laserstrahl-Bestrahlung einen monokristallinen Film zu erhalten, wurden folgende Versuche unternommen:
  • a) eine Verbesserung der Temperaturverteilung innerhalb des Laserstrahlbrennpunktes durch Verwendung eines optischen Systems oder mehrerer Laserlichtquellen;
  • b) die Verbesserung der Temperaturverteilung durch Variation der Absorption des einfallenden Laserstrahls durch einen die Reflexion verringernden Film oder einen lichtabsorbierenden Film, welcher auf der Oberfläche des Probenfilms angeordnet ist; und
  • c) eine Verbesserung der Temperaturverteilung durch Änderung des Aufbaus der Probe, um hierdurch die lokale Wärmeableitung zu variieren.
Zwar können mit diesen Verfahren einige Einkristallfilme erhalten werden, jedoch ist es immer noch wünschenswert, auf wirksame Weise einen Einkristall zu erhalten, der eine große Fläche aufweist.
Aus der US 4,059,461 sind ein Verfahren zur Kristallisation von Halbleiterfilmen durch Laserbestrahlung sowie die dadurch hergestellten Strukturen bekannt. Vor­ rangiges Ziel der Offenbarung dieser Druckschrift ist die Herstellung einer Solar­ zelle mit besonders vorteilhaften Eigenschaften. Zur Herstellung der Solarzellen werden dabei reflektierende Schichten aus Materialien, wie Kupfer, Silber, Zinn und Gold verwendet, die im Hinblick auf Solarzellen gute Eigenschaften haben, nämlich einen geringen Kontaktwiderstand, eine hohe Leitfähigkeit und eine hohe Reflektivität, um den Wirkungsgrad der Solarzellen zu verbessern.
Die US 4,717,681 betrifft einen dreidimensionalen bipolaren Heterotransistor. Dessen Bestandteile werden durch die Verwendung von Strukturätzen hergestellt, die in bestimmten Kristallebenen eine sehr hohe Ätzrate aufweisen. Die in dieser Druckschrift besprochenen einkristallinen Siliziumschichten sind auf Molekular­ strahlexpitaxieverfahren zurückzuführen.
Aus der US 4,292,730 bzw. der dieser Schrift entsprechenden JP 62-286283 A ist ein Verfahren zur Herstellung von bipolaren Mesa- Speicherzellen sowie diese Speicherzellen selbst bekannt. Danach wird eine Halb­ leiterstruktur geschaffen, die eine Basis aus einem dielektrischen Material auf­ weist, wobei über der Basis mehrere Metallfilme aus einem elektrisch leitenden Material angeordnet sind. Ein Halbleiterfilm ist über den Metallfilmen und der Basis vorgesehen. Mehrere Gräben, die in dem Halbleiterfilm angeordnet sind, unterteilen den Halbleiterfilm in voneinander getrennte Bereiche. Die Seitenwände der Gräben sind mit einem dielektrischen Film beschichtet, um die Bereiche von­ einander elektrisch zu isolieren. Ferner ist ein Leitermaterial in jedem der Gräben zwischen den Bereichen vorgesehen, so daß die jeweils getrennten und isolierten Bereiche darüber von außen angeschlossen werden können. Zur Herstellung die­ ser Struktur wird ein Epitaxieverfahren verwendet.
Es ist die Aufgabe der vorliegenden Erfindung, ein Verfahren zu schaffen, mit dem für ein Halbleitersubstrat bzw. einen Festkörperaufbau jeweilige Schichten des Aufbaus in möglichst perfekte einkristalline Schichten umgewandelt werden können.
Diese Aufgabe wird durch die jeweiligen Verfahren gemäß den Patentansprüchen 1, 10 und 11 gelöst.
Ein Vorteil der vorliegenden Erfindung besteht in der Herstellbarkeit eines verbes­ serten Halbleitersubstrats, welches zur Herstellung verschiedener Halbleitergeräte nutzbar ist.
Ein weiterer Vorteil des Verfahrens nach der vorliegenden Erfindung besteht darin, in einem einfachen Vorgang einen monokristallinen Film zu erhalten, der eine große Fläche aufweist.
Diese Vorteile der vorliegenden Erfindung werden jeweils durch gemäß den erfin­ dungsgemäßen Verfahren hergestellte Halbleitersubstrate erreicht. Vorteilhafte Aus­ gestaltungen sind in den Unteransprüchen definiert.
Bei dem Verfahren nach der Erfindung kann ein monokristalliner Film mit einer großen Fläche durch Rekristallisation unter der Wirkung eines Kühlmittels erzeugt werden. Die Energie wird dann von dem Metallfilm mit hohem Schmelzpunkt oder dem Metallegie­ rungsfilm mit hohem Schmelzpunkt reflektiert, so daß die Basis nicht negativ durch die Hitze beeinflußt wird.
Bei einem Substrat, das gemäß der vorliegenden Erfindung hergestellt ist, kann ein Metallfilm mit hohem Schmelzpunkt oder ein Metallegierungsfilm mit hohem Schmelz­ punkt, welcher unterhalb des monokristallinen Halbleiterfilms vorgesehen ist, als Leiter zur Bereitstellung eines elektrischen Kontakts mit Anschlüssen eines Halbleitergeräts verwendet werden.
Die Basis kann ein dielektrischer Körper sein, beispielsweise SiO2 oder Si3N4.
Der monokristalline Halbleiterfilm kann aus Si, GaAs, GaP, und so weiter hergestellt sein.
Der Metallfilm mit hohem Schmelzpunkt kann mittels eines Films aus W, Ti, Mo, Pt oder dergleichen hergestellt werden. Er kann auch aus einem Metallegierungsfilm mit hohem Schmelzpunkt bestehen, beispielsweise dem jeweiligen Silicid von W, Ti, Mo, Pt, oder dergleichen.
Die Bestrahlungsenergie kann dem amorphen oder polykristallinen Halbleiter in Form eines Laserstrahls, eines von einem Laserstrahl verschiedenen Lichtstrahls, eines Elek­ tronenstrahls, eines Wärmestrahls oder dergleichen zugeführt werden.
Das Kühlmittel ist vorzugsweise eine flüssige organische Verbindung, die bei einer verhältnismäßig hohen Temperatur nicht verdampft wird. Eine derartige organische Verbindung kann aus allgemein als oberflächenaktiven Mitteln bekannten Verbindungen ausgewählt werden, beispielsweise Polyäthylenglykol, Polyäthylenäther, Polyäthylen­ ester und Polypropylenoxid.
Die Bestrahlung des amorphen oder polykristallinen Films, der auf der Basis gebildet wird, mit Energie gemäß der vorliegenden Erfindung ermöglicht ein einfacheres Wachs­ tum eines großen Einkristalls auf der Basis infolge der Wirkung des Kühlmittels. Die dem amorphen oder polykristallinen Film zugeführte Energie wird von dem Film mit hohem Schmelzpunkt reflektiert, wodurch thermische Wirkungen auf die Basis verringert oder ausgeschaltet werden.
Die Erfindung wird nachstehend anhand zeichnerisch dargestellter Ausführungsbeispiele näher erläutert, aus welchen sich weitere Vorteile und Merkmale ergeben.
Es zeigen:
Fig. 1 und 2 Schnittansichten mit einer Darstellung jeweiliger Ausführungsformen eines Halbleitersubstrats, die gemäß der vorliegenden Erfindung hergestellt werden;
Fig. 3(a) bis 3(E) Schnittansichten zur Erläuterung einer Ausführungsform eines Herstellungsverfahrens gemäß der vorliegenden Erfindung;
Fig. 4 eine Schnittansicht mit einer Darstellung eines konventionellen Halbleitergeräts;
Fig. 5 eine Schnittansicht mit einer Darstellung einer Ausführungsform eines Halb­ leitergeräts, bei welcher das Verfahren nach der vorliegenden Erfindung angewendet wird;
Fig. 6 und 7 Schnittansichten mit einer Darstellung anderer Ausführungsformen eines Halbleitergeräts, bei welchem das Verfahren nach der vorliegenden Erfindung ange­ wendet wird;
Fig. 8 eine Schnittansicht mit einer Darstellung eines konventionellen Halbleitergeräts mit OST-Aufbau;
Fig. 9 und 10 Schnittansichten mit einer Darstellung weiterer Ausführungsformen eines Halbleitergeräts, bei welchem das Verfahren nach der vorliegenden Erfindung ange­ wendet wird; und
Fig. 11(A) bis 11(E) Schnittansichten mit einer Erläuterung des Herstellungsverfahrens für das Halbleitergerät gemäß der in der Fig. 9 dargestellten Ausführungsform.
Fig. 1 zeigt eine Ausführungsform eines Halbleitersubstrats, das gemäß der vorliegen­ den Erfindung hergestellt ist.
Bei dieser Festkörperstruktur bzw. diesem Festkörperaufbau wird ein Siliciumoxid­ film (SiO2) 4 mit einer Dicke von etwa 1 µm auf einem monokristallinen Siliciumsubstrat 2 ausgebildet. Auf dem Siliciumoxidfilm ist ein Wolframfilm 5 vorgesehen, der als der Metallfilm mit hohem Schmelzpunkt dient und eine Dicke von etwa 80 nm aufweist. Der Wolframfilm 5 ist mit einem Muster versehen. Ein monokristalliner Siliciumfilm 14 mit einer Dicke von etwa 500 nm ist auf dem Wolframfilm 5 ausgebildet.
Bei der in Fig. 2 gezeigten Festkörperstruktur ist ein Wolframfilm 5 auf der gesamten Oberfläche eines Siliciumoxidfilms 4 ausgebildet, und ein monokristalliner Siliciumfilm 14 ist auf dem Wolframfilm 5 ausgebildet.
Anstelle des in Fig. 1 und 2 gezeigten monokristallinen Siliciumfilms 14 kann ein monokristalliner GaAs-Film vorgesehen werden.
Fig. 3(A) bis 3(E) zeigen ein Verfahren zur Herstellung des in Fig. 1 gezeigten Halbleitersubstrats gemäß der Erfindung sowie einen Vorgang zur Bewirkung einer Elementenisolierung unter Verwendung des in Fig. 1 gezeigten Substrats. In Fig. 3(A) bezeichnet die Bezugsziffer 2 ein monokristallines Siliciumsubstrat, dessen Ebenen­ orientierung (100) ist. Ein Siliciumoxidfilm 4 mit einer Dicke von etwa 1 µm wird durch Oxidieren der Oberfläche des Siliciumsubstrats gebildet. Ein Wolframfilm 5, der als der Metallfilm mit hohem Schmelzpunkt dient und eine Dicke von etwa 80 nm aufweist, wird auf dem Siliciumoxidfilm 4 durch Sputtern oder dergleichen abgelagert. Dann wird der Wolframfilm durch ein fotomechanisches Verfahren und Ätzen mit einem Muster versehen. Ein polykristalliner Siliciumfilm 6 mit einer Dicke von etwa 500 nm wird auf dem derart mit einem Muster versehenen Wolframfilm mittels eines LPCVD-Verfahrens abgelagert. Ein Siliciumnitridfilm (Si3N4) 8 mit einer Dicke von etwa 80 nm wird durch das CVD-Verfahren auf den polykristallinen Siliciumfilm 6 abgelagert. Eine Poly­ äthylenglykolschicht 10, die als Kühlmittel dient, wird auf dem Siliciumnitridfilm 8 bereitgestellt, und eine optische Glasplatte 12 wird auf der Polyäthylenglykolschicht angeordnet, so daß sich eine gleichmäßige Dicke der Polyäthylenglykolschicht ergibt, wodurch die Dicke der Polyäthylenglykolschicht 10 auf etwa 2 bis 3 mm eingestellt wird.
Ein durch eine Linse konvergent gemachter Argonionenlaserstrahl 13 wird durch die optische Glasplatte 12 auf den polykristallinen Siliciumfilm 6 aufgestrahlt. Der geschmolzene Abschnitt 7 des polykristallinen Siliciumfilms 6 wird durch Bewegung des Siliciumsubstrats 2 oder des Laserstrahls 13 verschoben, wodurch der Einkristall 14 wächst.
Wenn ein kontinuierlicher Argonionenlaser verwendet wird, so bestehen derartige Be­ strahlungsbedingungen, daß die optische Ausgangsleistung im Bereich von einigen Watt bis 20 Watt liegt, beispielsweise 3 Watt, der Laserstrahldurchmesser auf dem poly­ kristallinen Siliciumfilm 6 im Bereich von etwa 20 bis 100 µm liegt, und die Ab­ tastgeschwindigkeit des Laserstrahls im Bereich von etwa einigen cm bis 25 cm liegt. Daher wächst der polykristalline Siliciumfilm 6 zu einem monokristallinen Siliciumfilm.
Dann werden die Glasplatte 12, die Polyäthylenglykolschicht 10 und der Siliciumnitrid­ film 8 entfernt, und auf diese Weise wurde ein Halbleitersubstrat erfindungsgemäß hergestellt.
Das Verfahren zur Bildung von Elementisolationsbereichen wird nachstehend unter Bezug auf Fig. 3(B) bis 3(E) beschrieben.
Fig. 3(B) zeigt, daß ein Siliciumoxidfilm 16 mit einer Dicke von 25 bis 50 nm durch thermisches Oxidieren der Oberfläche des monokristallinen Siliciumfilms 14 hergestellt wird. Weiterhin wird ein Siliciumnitridfilm (Si3N4) 18 mit einer Dicke von etwa 100 nm auf dem Siliziumoxidfilm 16 durch das CVD-Verfahren hergestellt.
Daraufhin wird der Siliciumnitridfilm 18 durch ein fotomechanisches Verfahren und Ätzen mit einem Muster versehen, wie es üblicherweise geschieht, wenn ein Silicium­ nitridfilm mit einem Muster versehen wird. Eine Naßätzung wird auf den Teilen des Siliciumoxidfilms 16 durchgeführt, welche durch die Öffnungen des Siliciumnitridfilms 18 freiliegen, bis der geätzte Abschnitt die Teile des Siliciumoxidfilms erreicht, die unterhalb des Siliziumnitridfilms 18 liegen.
Dann wird auf dem monokristallinen Siliciumfilm 14 unter Verwendung eines anisotropen Ätzmittels des Alkalityps eine Ätzung durchgeführt. Diese Ätzung geht in Schrägrichtung vorwärts, entlang der (111)-Ebene. Diese anisotrope Ätzung wird durchgeführt, bis die (111)-Ebene in Quer­ richtung unter die Spitzen a, b der Überhänge des Siliciumnitridfilms 18 gelangt.
Fig. 3(C) zeigt, daß als nächster Schritt eine Ätzung auf dem monokris­ tallinen Siliciumfilm 14 erfolgt, wobei der Siliciumnitridfilm 18 als Maske verwendet wird, bis das Ätzen den Siliciumoxidfilm 4 erreicht. Dies führt dazu, daß in dem monokristallinen Siliciumfilm 14 Nuten 20 gebildet werden.
Wie aus Fig. 3(D) hervorgeht, wird unter Verwendung des Siliciumnitrid­ films 18 als Maske eine selektive Oxidation durchgeführt, wodurch dicke Siliciumoxidfilme 22 mit einer Stärke von etwa 0,3 bis 1 µm in den Nuten 20 ausgebildet werden. Die Oberflächen der Nuten 20 werden auf diese Weise mit Siliciumoxidfilmen bedeckt.
Dann wird der als Maske verwendete Siliciumnitridfilm 18 entfernt.
Wie aus Fig. 3(E) hervorgeht, wird ein Siliciumnitridfilm 24 mit einer Dicke von etwa 100 nm wiederum über der gesamten Oberfläche des Sili­ ciumoxidfilms 16 erzeugt. Dieser Siliciumnitridfilm 24 dient dazu, während des folgenden Oxidationsvorgangs ein weiteres Fortschreiten der Oxidation zum Inneren des monokristallinen Siliciumfilms 14 hin zu ver­ hindern, und zu verhindern, daß Kristalldefekte in dem monokristallinen Siliciumfilm 14 erzeugt werden. Wenn der monokristalline Siliciumfilm 14 allerdings keine strengen Anforderungen erfüllen muß, kann die Ausbil­ dung dieses Siliciumnitridfilms 24 weggelassen werden.
Eine Ätzung des Siliciumnitridfilms 24 erfolgt auf solche Weise, daß der Wolframfilm 5 innerhalb der Nuten 20 freigelegt wird. Daraufhin wird polykristallines Silicium 26 in den Nuten 20 vergraben. Der Widerstand dieses polykristallinen Siliciums 26 wird durch Eindiffundieren von Phosphor oder dergleichen in das polykristalline Silicium 26 erniedrigt.
Bei einem Substrat, dessen Elementenisolierung auf solche Weise bewirkt wird, kann das Potential des monokristallinen Siliciumfilms 14 in Be­ reichen, die mit dem Wolframfilm 5 abgedeckt sind, an das Potential der Nuten 20 angeglichen werden. Wenn beispielsweise der monokristalline Siliciumfilm 14 für die Vertiefungen zur Herstellung von MOS-Transis­ toren verwendet wird, kann der elektrische Kontakt zu diesen Vertie­ fungen durch die Nuten 20 erfolgen. Wenn beispielsweise bipolare Tran­ sistoren auf oder in dem monokristallinen Silicium 14 hergestellt werden, kann der elektrische Kontakt zu deren Kollektoren durch die Nuten 20 bereitgestellt werden.
Wenn durch die Nuten kein elektrischer Kontakt gemacht werden soll, wird das polykristalline Silicium 26 in den Nuten begraben und wird oxidiert, um einen Siliciumoxidfilm auf dem freiliegenden Abschnitt des polykris­ tallinen Siliciums auszubilden. Dies gestattet es dem monokristallinen Siliciumfilms 14, Siliciuminseln zu bilden, die vollständig von den Nuten 20 und dem unter dem Wolframfilm 5 angeordneten Siliciumoxidfilm 4 isoliert sind.
Zum Auffüllen der Nuten 20 für die Isolierung kann ein dielektrisches Material wie beispielsweise SiO2 oder Si3N4 verwendet werden, ein Polymermaterial, oder das polykristalline Silicium 26.
Durch Ausbildung der derart erzeugten Siliciuminselelemente durch das normale MOS-Verfahren oder ein bipolares Verfahren kann ein Hochge­ schwindigkeitsgerät realisiert werden, welches eine kleine Grenzschicht­ kapazität aufweist.
Damit die in Fig. 3(A) gezeigte Polyäthylenglykolschicht 10 gleichför­ miger ausgebreitet werden kann, kann ein Siliciumoxidfilm mit einer Dicke von etwa 100 nm auf dem Siliciumnitridfilm 8 durch beispielsweise das LPCVD-Verfahren hergestellt werden, und dann kann der derart gebildete Siliciumoxidfilm mit der Polyäthylenglykolschicht 10 abge­ deckt werden. Dies beruht auf der Tatsache, daß Polyäthylenglykol 10 einen Siliciumoxidfilm besser benetzt als einen Siliciumnitridfilm.
Die optische Glasplatte 12 ist zu dem Zweck vorgesehen, die Dicke der Polyäthylenglykolschicht 10 gleichförmig auszubilden, und kann wegge­ lassen werden. Wenn ein Halbleitersubstrat hergestellt wird, bei welchen der Metallfilm mit hohem Schmelzpunkt über der gesamten Oberfläche des Siliciumoxidfilms 4 bereitgestellt wird, wie aus Fig. 2 hervorgeht, kann daselbe Gesamtverfahren eingesetzt werden, wie es unter Bezug auf Fig. 3(A) beschrieben wurde.
Nachstehend wird ein erfindungsgemäßes Verfahren zur Herstellung eines monokristallinen GaAs-Films auf einem dielektrischen Film gezeigt.
Wie bei dem in Fig. 3(A) gezeigten Fall wird ein Siliciumoxidfilm 4 mit einer Dicke von etwa 1 µm auf einem monokristallinen Siliciumsubstrat 2 erzeugt. Ein GaAs-Film mit einer Dicke von etwa 500 nm wird durch ein Bedampfungsverfahren auf dem Siliciumoxidfilm 4 hergestellt. Dann wird auf dem GaAs-Film ein Siliciumnitridfilm 8 erzeugt. Auf dem Silicium­ nitridfilm 8 wird eine Polyäthylenglykolschicht 10 bereitgestellt, die als das Kühlmittel dient, und eine optische Glasplatte 12 wird auf der Polyäthylenglykolschicht 10 angeordnet. Dann läßt man einen Argonionen­ laserstrahl 13 auf den GaAs-Film einwirken und diesen abtasten, wodurch der GaAs-Film geschmolzen und ein Kristallwachstum bewirkt wird. Bei diesem Beispiel kann ein Festkörperaufbau mit 3 Schichten erhalten werden, bei welchen ein monokristalliner GaAs-Film auf einem monokris­ tallinen Siliciumsubstrat 2 erzeugt wird, welches mit einem Isolierfilm 4 abgedeckt ist. Beispielsweise wird ein Element auf dem monokristalli­ nen Siliciumsubstrat erzeugt, welches die unterste Schicht bildet, durch den gewöhnlichen MOS-Vorgang oder das bipolare Verfahren, und ein opti­ sches Gerät wie beispielsweise eine lichtemittierende Diode oder eine Laserdiode wird auf dem monokristallinen GaAs-Film erzeugt, welches die oberste Schicht bildet, wodurch ein elektronisches Gerät hergestellt werden kann, bei welchem ein I/O-Gerät mit einem peripheren Schaltkreis integriert ist.
Während es bislang schwierig war, einen GaAs-Einkristall mit einem großen Durchmesser herzustellen, ermöglicht es dieses Verfahren nach der Erfindung mono­ kristallines GaAs auf einem monokristallinen Siliciumsubstrat mit gro­ ßem Durchmesser herzustellen.
Zwar wird bei dieser Ausführungsform eine Laserstrahlrekristallisation als Herstellungsverfahren verwendet, allerdings kann die vorliegende Erfindung auf dieselbe Weise durchgeführt werden wie bei den voran­ stehenden Fällen, indem andere Energiearten verwendet werden, bei­ spielsweise ein Elektronenstrahl.
Bei einem integrierten Halbleiterschaltkreisgrät, beispielsweise einem Festkörperaufbau, werden beispielsweise MOS-Transistoren auf einem Halbleitersubstrat gebildet, beispielsweise einem monokristallinen Si­ liciumsubstrat. Normalerweise sind elektrische Kontakte auf der Ober­ fläche des Substrats vorgesehen, auf welchem die Halbleiterelemente ge­ bildet werden.
Fig. 4 zeigt beispielhaft einen konventionellen MOS-Transistoraufbau, der durch das LSI-Verfahren hergestellt wird.
Die Bezugsziffer 70 bezeichnet ein monokristallines Siliciumsubstrat des N-Typs, auf welchem ein P-Loch 71 hergestellt wird. Eine Source 72 und ein Drain 73 werden in dem P-Loch 71 mittels eines N+-Diffusionsbe­ reichs gebildet, und eine Gateelektrode 75 wird in dem Kanalbereich durch einen Gateoxidfilm 74 erzeugt.
Andererseits wird ein P+-Diffusionsbereich 76 desselben Leitfähig­ keitstyps wie dem des Loches 71 erzeugt, um einen elektrischen Kontakt zu dem Loch 71 bereitzustellen. Die Bezugsziffer 77 bezeichnet einen Feldoxidfilm zur Elementenisolierung. Ein Feldoxidfilm 17 zur Elementen­ isolierung ist ebenfalls zwischen dem MOS-Transistor und dem Diffusions­ bereich 76 vorgesehen. Der Begriff "Feld" bezeichnet einen Elementen­ trennbereich, der einen aktiven Bereich (einen Transistorbereich) ausschließt. Die Bezugsziffern 78 und 79 bezeichnen einen Zwischen­ schichtisolierfilm beziehungsweise eine Verdrahtung aus Al, einer Al-Si-Legierung oder dergleichen.
Im Falle eines Halbleitergeräts, dessen Leitfähigkeitstyp dem des in Fig. 4 dargestellten Geräts entgegengesetzt ist, also in einem Halb­ leitergerät, welches ein P-Substrat 70 aufweist, ein N-Loch 71, eine P+-Source 72, einen P+-Drain 73, und einen N+-Diffusionsbereich, ist entsprechend ein Feldoxidfilm 77 zur Elementenisolierung vorgesehen.
Da ein Halbleitergerät dieser Art einen Elementenisolierungsbereich 77 zwischen dem Diffusionsbereich 76 und den Halbleiterelementen erfordert, nimmt der Lochkontaktabschnitt eine große Fläche ein, wodurch sich der Integrationsgrad des Halbleitergerätes verringert.
Weiterhin muß der Diffusionsabschnitt 76 zum Kontaktieren des Lochs beim Entwurf der Schaltkreise berücksichtigt werden, und dies kann zu Behin­ derungen beim Entwurf führen.
Darüber hinaus ist das N-Loch an Vcc (5 V) angeschlossen, und das P-Loch oder das P-Substrat ist an Vss (0 V) angeschlossen. Im Falle einer inte­ grierten Halbleiterschaltung, auf welcher eine Logikschaltung und eine Speicherschaltung zusammen vorgesehen sind, werden die Eigenschaften entweder der Logikschaltung oder der Speicherschaltung in gewissem Maße verschlechtert.
In diesem Zusammenhang zeigen Fig. 5 bis 7 von Festkörperstrukturen Halbleitergeräten, beispielsweise einen Festkörperaufbau, die unter Verwendung des Halbleitersubstrats, das gemäß der vorliegenden Erfindung hergestellt wird und verwirklicht werden. Derartige Halbleitergeräte weisen einen verbes­ serten Schaltkreisintegrationsgrad auf, ihre Schaltkreisausbildung ist vereinfacht, um den Schaltungsentwurf zu erleichtern, und sie weisen einen hohen Freiheitsgrad auf, in bezug auf das Potential des Lochs oder des Substrats.
Bei den in den Fig. 5 bis 7 dargestellten Halbleitergeräten wird ein monokristalliner Siliciumfilm auf einer isolierenden Basis erzeugt, die zumindest teilweise mit einem Metallfilm mit hohem Schmelzpunkt oder einem Metallegierungsfilm mit hohem Schmelzpunkt abgedeckt ist, wobei der monokristalline Siliciumfilm durch eine Nut isoliert ist, die Seitenwände aufweist, die aus dielektrischen Filmen hergestellt sind, wodurch ein Loch gebildet wird. In dem Loch ist ein Halbleiterelement hergestellt, wobei sich der voranstehend beschriebene Metallfilm mit hohem Schmelzpunkt oder der Metallegierungsfilm mit hohem Schmelzpunkt des Loches in die Isoliernut hinein erstreckt. Ein Leiter ist in der Nut vergraben, um einen elektrischen Kontakt zu dem Loch zu ermöglichen. Die isolierende Basis kann beispielsweise ein monokristallines Silicium­ substrat aufweisen, auf welchem ein Film aus einem dielektrischen Mate­ rial wie beispielsweise SiO2 oder Si3N4 gebildet ist, oder kann eine dielektrische Platte aufweisen. Das Metall mit hohem Schmelzpunkt kann W, Ti, Mo, Pt, und so weiter sein, und die Metallegierung mit hohem Schmelzpunkt kann ein Silicid der voranstehend genannten Elemente sein. Der in der Nut zu vergrabende Leiter kann eine Substanz sein, die in ohmschem Kontakt mit einem Metall mit hohem Schmelzpunkt oder einer Legierung der Metalle mit hohem Schmelzpunkt kommen kann, kann ein Metall mit niedrigem Widerstand sein, oder ein polykristallines oder amorphes Silicium, dessen Widerstand durch Zufügung geeigneter Verun­ reinigungen verringert wurde.
Der Metallfilm mit hohem Schmelzpunkt oder der Metallegierungsfilm mit hohem Schmelzpunkt unterhalb des Loches, in welchem das Halbleiterele­ ment gebildet wird, dient als vergrabende Schicht, die einen niedrigen Widerstand aufweist. Da sich diese vergrabende Schicht in die Nut des Elementenisolierungsbereichs hinein erstreckt, um auf diese Weise mit dem Leiter innerhalb der Nut verbunden zu werden, kann der elektrische Kontakt zu dem Loch durch die Nut des Elementenisolierungsbereichs hin­ durch gemacht werden. Ein Diffusionsbereich, der nach dem Stand der Technik zur Herstellung des elektrischen Kontaktes zum Loch erforder­ lich war, existiert hier nicht.
In Fig. 5 bezeichnet die Bezugsziffer 2 ein monokristallines Silicium­ substrat, auf dessen Oberfläche ein Siliciumoxidfilm 4 mit einer Dicke von 500 bis 600 nm gebildet wird. Auf dem Siliciumoxidfilm 4 wird ein Wolframfilm 5 mit einer Dicke 80 bis 100 nm gebildet und mit einem Muster versehen. Auf dem Siliciumoxidfilm 4 und dem Wolframfilm 5 wird ein Siliciumfilm 14 mit einer Dicke von 500 bis 800 nm erzeugt. Der monokristalline Siliciumfilm 14 wird durch eine Elementenisoliernut isoliert, deren Seitenoberflächen mit dielektrischen Filmen 30 bedeckt sind, beispielsweise Siliciumoxidfilmen oder Siliciumnitridfilmen, wobei ein Leiter 26 in der Nut vergraben ist. Der Leiter 26 kann beispiels­ weise aus polykristallinem Silicium bestehen, dessen Widerstand durch Zufügung von Verunreinigungen verringert ist. Der Wolframfilm 5 er­ streckt sich in die Elementenisoliernut, damit er in Kontakt mit dem Leiter 26 steht.
Eine Source 34 und ein Drain 36 werden durch Diffusion von Verunreini­ gungen in dem durch die Nut isolierten monokristallinen Siliciumfilm 14 erzeugt. Wenn der monokristalline Siliciumfilm 14 vom P-Typ ist, dann sind die Source 34 und der Drain 36 vom N+-Typ. Wenn der monokris­ talline Siliciumfilm 14 vom N-Typ ist, dann sind die Source 34 und der Drain 36 vom P+-Typ. Eine Gateelektrode 40 wird im Kanalbereich durch einen Gateoxidfilm 38 erzeugt. Die Bezugsziffer 42 bezeichnet einen Zwischenschichtisolierfilm, und die Bezugsziffer 44 eine metallische Verdrahtung aus Al, Al-Si, oder dergleichen. Der Leiter 26 in der Nut ist ebenfalls mit einer Metallverdrahtung 44 verbunden.
Nachstehend wird ein Herstellungsverfahren gemäß der Erfindung für das in Fig. 5 darge­ stellte Halbleitergerät beschrieben.
Das Verfahren zur Herstellung eines monokristallinen Siliciumfilms 14 ist dasselbe wie das in Fig. 3(A) gezeigte Verfahren.
Der Bereich des monokristallinen Siliciumfilms 14, in welchem eine Nut gebildet werden soll, die als der Isolierbereich dient, wird durch RIE (Reaktives Ionenätzen) geätzt, um eine Nut zu bilden. Auf den Innen­ wänden der Nut und ebenso auf dem monokristallinen Siliciumfilm 14 ist ein dielektrischer Film 30 vorgesehen, beispielsweise ein Siliciumoxid­ film oder ein Siliciumnitridfilm. Der sich in dem Bereich zur Elementen­ herstellung befindende dielektrische Film wird später entfernt. Wenn ein Oxidfilm auf dem Wolframfilm 5 hergestellt wird, wird er durch RIE-Ätzen oder dergleichen entfernt, welches zu dem Zweck durchgeführt wird, den dielektrischen Film in dem Bereich zur Elementenherstellung zu ent­ fernen.
Nach Auffüllen der Isoliernut mit polykristallinem Silicium, welches Verunreinigungen enthalten kann oder auch nicht, werden Verunreini­ gungen abgelagert und diffundiert, oder in das polykristalline Silicium, welches keine Verunreinigungen enthält, injiziert. Hierdurch wird be­ wirkt, daß der Wolframfilm 5 und das einen niedrigen Widerstand aufwei­ sende polykristalline Silicium 26 miteinander in der Nut verbunden werden.
Daraufhin wird ein Halbleiterelement auf dem monokristallinen Sili­ ciumfilm 14 entsprechend dem üblichen LSI-Verfahren erzeugt. Dann wird ein Kontakt oben auf dem polykristallinen Silicium 26 hergestellt, welches in der Isoliernut vergraben ist, wodurch es ermöglicht wird, eine elektrische Verbindung zu dem monokristallinen Silicium 14 herzu­ stellen.
Bei der in Fig. 6 gezeigten Festkörperstruktur wird ein Wolframfilm 5-1, der als erster Metallfilm mit hohem Schmelzpunkt dient, auf einem Sili­ ciumoxidfilm 4-1 hergestellt. Auf dem Wolframfilm 5-1 wird ein Silicium­ oxidfilm 4-2 hergestellt und mit einem Muster versehen. Auf dem Sili­ ciumoxidfilm 4-2 wird ein Wolframfilm 5-2, der als ein zweiter Metall­ film mit hohem Schmelzpunkt dient, erzeugt und mit einem Muster ver­ sehen.
Die Bezugsziffern 14-1 und 14-2 bezeichnen monokristalline Silicium­ filme, die voneinander durch Elementisoliernuten isoliert sind. Verun­ reinigungen werden in die monokristallinen Siliciumfilmbereiche 14-1 und 14-2 eingebracht, erstere vom N-Typ und letztere vom P-Typ.
Eine Source 34P und ein Drain 36P werden in jedem der monokristallinen Siliciumfilmbereiche 14-1 mittels des P+-Diffusionsbereichs ausge­ bildet. In jedem der monokristallinen Siliciumfilmbereiche 14-2 werden eine Source 34n und ein Drain 36n mittels des N+-Diffusionsbereichs erzeugt. Eine Gateelektrode 40 wird auf jedem der Kanalbereiche herge­ stellt. In den Bereichen 14-1 werden P-Kanal-MOS-Transistoren herge­ stellt und in den Bereichen 14-2 N-Kanal-MOS-Transistoren.
Die monokristallinen Siliciumfilmbereiche 14-1, 14-1 sind miteinander durch den Wolframfilm 5-1 verbunden und jeweils mit einem Spannungs­ quellenanschluß von beispielsweise +5 V verbunden durch das polykris­ talline Silicium 26-1, welches Verunreinigungen enthält und in einer entsprechenden Elementenisoliernut angeordnet ist. Andererseits ist jeder der monokristallinen Siliciumfilmbereiche 14-2 mit einem Masse­ anschluß durch den Wolframfilm 5-2 und das polykristalline Silicium 26-2 verbunden, welches Verunreinigungen enthält und in einer entsprechenden Elementenisoliernut angeordnet ist.
Wie bei der in Fig. 6 gezeigten Festkörperstruktur werden die Metallfilme mit hohem Schmelzpunkt oder die Metallegierungsfilme mit hohem Schmelz­ punkt 5-1 und 5-2, die jeweils unterhalb der monokristallinen Silicium­ filmbereiche 14-1 und 14-2 angeordnet sind, als Zweischichtaufbau herge­ stellt, bei welchem der dielektrische Film 4-2 zwischen die Metallfilme 5-1 und 5-2 oder die Metallegierungsfilme 5-1 und 5-2 eingreift, wodurch elektrische Kontakte zu getrennten Löchern hergestellt werden können, die auf demselben Potential liegen sollten.
Bei der in Fig. 7 dargestellten Festkörperstruktur wird beispielsweise ein Wolframfilm als der Metallfilm mit hohem Schmelzpunkt auf dem Silicium­ oxidfilm 4 abgelagert, der auf dem monokristallinen Siliciumsubstrat 2 vorgesehen ist, und wird mit einem Muster versehen, wie durch die Be­ zugsziffern 5-3, 5-4 und 5-5 angegeben ist. Der oben auf den Wolframfil­ men 5-3, 5-4, 5-5 erzeugte monokristalline Siliciumfilm wird in aktive Bereiche 14-3, 14-4 und 14-5 isoliert durch ein LOCOS-Verfahren (Local Oxidation of Silicon) zur Isolierung und durch Nuten-Isolierung. Die Bezugsziffer 46 bezeichnet einen Feldoxidfilm zur LOCOS-Isolierung. Die Bezugsziffern 26-3, 26-4 und 26-5 bezeichnen polykristallines Silicium, welches in den Nuten zur Nut-Isolierung vergraben ist, und dessen Wie­ derstand durch Hinzufügung von Verunreinigungen verringert ist. Die polykristallinen Siliciumabschnitte sind in den jeweiligen Nuten für die Isolierung mit den Wolframfilmen 5-3, 5-4 beziehungsweise 5-5 verbunden.
Ein gewünschtes Element wird durch ein MOS-Verfahren erzeugt in jedem der aktiven Bereiche 14-3, 14-4 und 14-5, welche durch Isolierung fest­ gelegt sind. Die in Fig. 7 dargestellte Festkörperstruktur weist weiter­ hin Sources 34-3, 34-4 und 34-5 auf, Drains 36-3, 36-4 und 36-5, Gate­ elektroden 40, Zwischenschichtisolierfilme 42, sowie eine metallische Verdrahtung 44 auf.
Die in den jeweiligen aktiven Feldbereichen 14-3, 14-4 und 14-5 herge­ stellten Elemente erlauben es, einen elektrischen Kontakt zu den jewei­ ligen polykristallinen Siliciumabschnitten 26-3, 26-4 und 26-5 durch die jeweiligen Wolframfilme 5-3, 5-4 und 5-5 herzustellen. Wenn daher bei­ spielsweise drei Arten von Transistoren hergestellt werden, können ge­ trennte Substratpotentiale entsprechend den jeweiligen Transistoren ein­ gestellt werden. Wenn beispielsweise die drei Transistoren ein Speicher­ transistor, ein N-Kanal-MOS-Transistor und ein P-Kanal-MOS-Transistor sind, können Substratpotentiale eingestellt werden, die das Optimum für den jeweiligen Transistor darstellen, wodurch es ermöglicht wird, die optimalen Bedingungen für jeden einzelnen Transistor zur Verfügung zu stellen. Daher kann durch getrennte Einstellung der Substratpotentiale der jeweiligen Elemente ein flexibler Schaltkreisaufbau erreicht werden.
Bei der in Fig. 7 gezeigten Festkörperstruktur werden sowohl das LOCOS- Verfahren als auch das Nutenisolierungsverfahren für die Isolierbereiche eingesetzt, es ist jedoch auch möglich, nur das Nutenverfahren zu ver­ wenden, wie bei den in Fig. 5 und 6 gezeigten Festkörperstrukturen.
Zwar wird bei den voranstehenden Festkörperstrukturen als das Substrat 2 ein monokristallines Siliciumsubstrat verwendet, jedoch ist es auch möglich, ein dielektrisches Substrat zu verwenden, beispielsweise aus Keramik, und einen dielektrischen Film auf der Oberfläche des dielektrischen Substrats abzulagern, beispielsweise einen Siliciumoxid­ film, durch das CVD-Verfahren oder dergleichen.
Die in Fig. 5 bis 7 dargestellten Festkörperstrukturen gestatten es, daß die Elementisolierbereiche zum Zwecke der Herstellung eines elektrischen Kontakts mit dem Loch verwendet werden. Daher ist es bei diesen Festkörperstrukturen nicht erforderlich, Diffusionsbereiche zur Herstellung eines Kontakts mit den Löchern zur Verfügung zu stellen, wodurch es er­ möglicht wird, eine hohe Dichte des Aufbaus der Halbleitergeräte zu realisieren.
Weiterhin wird der Schaltkreisentwurf erleichtert, da das Schaltkreis­ muster vereinfacht ist.
Fig. 8 zeigt ein konventionelles Halbleitergerät mit einem OST ge­ nannten Aufbau (vergleiche die japanische Patentveröffentlichung Nr. 62- 40858). "OST-Aufbau" bezeichnet eine Anordnung eines Transistors, der von einem Oxidverbindungsfilm (oder Substrat) umgeben ist.
Das in Fig. 8 dargestellte konventionelle Gerät weist ein Silicium­ substrat 80 auf, einen Feldoxidfilm 81, eine vergrabene Schicht 82 des N+-Typs, eine Epitaxieschicht 83 des N--Typs, eine Basis 84, einen Emitter 85 und einen Kollektorkontakt 86.
Um die Grenzschichtkapazität und die parasitäre Kapazität in den Iso­ lierbereichen zu verringern, welche die Transistoren voneinander trennen, wird eine sich durch die vergrabene Schicht 82 erstreckende Nut in jedem Isolierabschnitt ausgebildet. Die Oberfläche der Nut ist mit einen Siliciumoxidfilm 87 abgedeckt, und die Nut ist mit polykris­ tallinem Silicium 88 aufgefüllt. Die Bezugsziffer 89 bezeichnet einen Kanaleinschnitt des P+-Typs.
Da der in Fig. 8 gezeigte Transistor Diffusionsbereiche des N+-Typs als vergrabene Schicht 82 verwendet, besteht eine Grenzschichtkapazität zwischen der vergrabenen Schicht 82 und dem Siliciumsubstrat 80.
In den Fig. 9 und 10 sind Festkörperstrukturen dargestellt, bei welchen die vorliegende Erfindung bei einem konventionellen Halbleitergerät an­ gewendet wird, beispielweise einem Festkörperaufbau, um ein Halbleiter­ gerät mit hoher Schaltgeschwindigkeit zur Verfügung zu stellen. Ein der­ artiges Halbleitergerät mit verbesserter Schaltgeschwindigkeit wird dadurch erreicht, daß als vergrabene Schicht ein Metallfilm mit hohem Schmelzpunkt (einschließlich einer Metallegierung mit hohem Schmelz­ punkt, beispielsweise ein Metallsilicid mit hohem Schmelzpunkt verwendet wird, um die Grenzschichtkapazität und die parasitäre Kapazität weiter zu verringern. In beiden Zeichnungen sind die metallische Verdrahtung, Pasivierungsfilme und dergleichen weggelassen.
Bei der in Fig. 9 dargestellten Festkörperstruktur wird ein Siliciumoxid­ film 4 mit einer Dicke von etwa 1 µm auf einem Siliciumsubstrat 2 her­ gestellt. Ein Wolframfilm 5, der als Metallfilm mit hohem Schmelzpunkt dient und eine Dicke von 80 bis 100 nm aufweist, wird auf dem Silicium­ oxidfilm 4 hergestellt und mit einem Muster versehen. Auf dem Wolfram­ film 5 wird ein monokristalliner Siliciumfilm 14 mit einer Dicke von etwa 500 nm erzeugt. Auf dem monokristallinen Siliciumfilm 14 sind Transistoren ausgebildet, die jeweils mit einer Basis 48, einem Emitter 50 und einem Kollektorkontakt 52 versehen sind, wobei der monokristal­ line Siliciumfilm 14 als der Kollektor eingesetzt wird.
In jedem der Isolierabschnitte ist eine Nut vorgesehen, die an den Sili­ ciumoxidfilm 4 heranreicht. Die Oberfläche der Nut ist mit einem Sili­ ciumoxidfilm 30 abgedeckt, und die Nut ist mit polykristallinem Sili­ cium 26a aufgefüllt, welches nicht mit Verunreinigungen dotiert ist.
Jeder Kollektorkontakt 52 steht in Verbindung mit dem Wolframfilm 5, welcher eine vergrabene Schicht bildet.
Anders als bei der in Fig. 9 gezeigten Festkörperstruktur umfaßt die gemäß Fig. 10 keine Kollektorkontakte 52, und der die ver­ grabene Schicht bildende Wolframfilm liegt innerhalb der Nut in jedem Isolierabschnitt frei. Das polykristalline Silicium 26, welches die Nut in dem Isolierbereich auffüllt, ist ein polykristallines Silicium, dessen Widerstand durch Dotierung mit Verunreinigung verringert ist. Kontaktlöcher sind über dem polykristallinen Silicium 26 vorgesehen. Der Kontakt des Wolframfilms 5 mit dem polykristallinen Silicium 26 ermög­ licht es, einen Kollektorkontakt in dem Isoierbereich zur Verfügung zu stellen.
Bei der in Fig. 10 dargestellten Festkörperstruktur ist der jeweilige Bereich für jeden Transistor klein, wodurch es ermöglicht wird, den Integrationsgrad zu erhöhen.
Nachstehend wird unter Bezug auf Fig. 11(A) bis Fig. 11(E) das erfindungsgemäße Her­ stellungsverfahren für das in Fig. 9 gezeigte Halbleitergerät be­ schrieben.
Aus Fig. 11(A) geht hervor, daß das in Fig. 3(A) gezeigte Verfahren zur Herstellung eines monokristallinen Silicumfilms auf einem Isolator verwendet wird.
Dann wird gemäß Fig. 11(B) eine Maskierung mit Siliciumnitridfilmen von Bereichen 54, in welchen die Isolierabschnitte ausgebildet werden sollen, von Bereichen 56, in welchen die Kollektorkontakte gebildet werden sollen, und von Bereichen 58, in welchen die Basen ausgebildet werden sollen, durchgeführt, und dann wird ein Feldoxidfilm 46 mit einer Dicke von 1 bis 1,5 µm mittels selektiver Oxidation hergestellt.
Wie aus Fig. 11(C) hervorgeht, wird daraufhin ein Siliciumnitridfilm 60 mit einer Dicke von 0,1 bis 0,2 µm über der gesamten Oberfläche des Feldoxidfilms 46 durch das CVD-Verfahren hergestellt, und ein PSG-Film 62 (PSG: Phosphorsilikadglas) mit einer Dicke von etwa 0,5 µm wird auf dem Siliciumnitridfilm 60 ausgebildet.
Durch ein fotomechanisches Verfahren und Ätzen werden der Siliciumni­ tridfilm 60 und der PSG-Film 62 entfernt, die in den Bereichen 54 liegen, in welchen die Isolierabschnitte ausgebildet werden sollen, um auf diese Weise Öffnungen auszubilden.
Dann werden, wie in Fig. 11(D) gezeigt ist, die Bereiche 54, in welchen die Isolierabschnitte ausgebildet werden sollen, durch die jeweiligen Öffnungen geätzt mit dem RIE-Verfahren unter Verwendung von Gas (CCl4 + BCl3), wodurch Nuten 63 ausgebildet werden, die bis zum Silicium­ oxidfilm 4 reichen.
Daraufhin wird der PSG-Film 62 durch Naßätzen entfernt.
Daraufhin wird, wie in Fig. 11(E) dargestellt ist, ein Siliciumoxidfilm 30 durch selektive Oxidation der Oberfläche jeder Nut 63 gebildet, und man läßt polykristallines Silicium 26a, welches nicht mit Verunreini­ gungen dotiert ist, in jeder Nut 63 wachsen, so daß jede Nut 63 mit dem polykristallinen Silicium 26a angefüllt ist. Zum Auffüllen der Nuten kann anderes Material als polykristallines Silicium verwendet werden, beispielsweise Isolatoren wie SiO2, Si3N4, oder Polymermateria­ lien.
Die Oberfläche des polykristallinen Siliciums 26a wird unter Verwendung des Siliciumnitridfilms 60 selektiv oxididiert, wodurch die Oberfläche des polykristallinen Siliciums 26a abgedeckt wird. Der zu diesem Zeit­ punkt gebildete Siliciumoxidfilm wird mit dem Feldoxidfilm 46 verbun­ den. Daraufhin wird der Siliciumnitridfilm 60 entfernt.
Danach werden Basen, Emitter und Kollektorkontakte entsprechend dem kon­ ventionellen Bipolarverfahren ausgebildet.
Bei der Herstellung des in Fig. 10 gezeigten Halbleitergeräts sind die Bereiche 56 nicht vorgesehen, in welchen die Kollektorkontakte ausge­ bildet werden sollen. Statt dessen erfolgt die Anbringung eines Musters so, daß sich der Wolframfilm 5 in die Bereiche 54 hineinerstreckt, in welchen die Isolierbereiche ausgebildet werden sollen. Um den Wider­ stand des polykristallinen Siliciums 26 zu verringern, mit welchem die Nuten in den Isolierbereichen ausgefüllt werden, wird Phosphor in das polykristalline Silicium eindiffundiert. Um das polykristalline Sili­ cium 26 als Kollektorkontakte einzusetzen, sind Kontaktlöcher in dem Siliciumoxidfilm oberhalb des polykristallinen Siliciums 26 vorgesehen.
Bei den in den Fig. 9 und 10 gezeigten Halbleitergeräten mit einem OST-Aufbau sind die Isolierbereiche als isolierte Nuten ausgebildet, und ein Metallfilm mit hohem Schmelzpunkt wird als die vergrabene Schicht eingesetzt, so daß die Grenzschichtkapazität und die parasitäre Kapa­ zität weiter verringert werden können und die Schaltgeschwindigkeit des Halbleitergeräts erhöht werden kann.

Claims (13)

1. Verfahren zur Herstellung eines Halbleitersubstrates, insbesondere für integrierte Halbleiterschaltkreise, den folgenden Schritten:
  • 1. Ablagerung eines Metallfilms oder eines Metallegierungsfilms mit hohem Schmelz­ punkt (5) auf zumindest einem Abschnitt einer Basis (2, 4);
  • 2. Ablagerung eines amorphen Halbleiterfilms oder eines polykristallinen Halbleiter­ films (6) auf dem Metallfilm bzw. dem Metallegierungsfilm (5) bzw. auf der Basis (2, 4);
  • 3. Anordnen eines oberflächenaktiven Mittels als Kühlmittel (10) in einer gleichmäßig dicken Schicht auf dem Halbleiterfilm (6) zur Verbesserung der Temperaturverteilung;
  • 4. Schmelzen des Halbleiterfilms (6) durch Bestrahlung des Halbleiterfilms (6) mit Energie (13);
  • 5. Wachsenlassen eines monokristallinen Halbleiterfilms (14) unter Verschiebung des Energiestrahls und des bestrahlten Abschnitts (7) des amorphen bzw. polykristalli­ nen Halbleiterfilms (6) relativ zueinander.
2. Verfahren nach Anspruch 1, wobei die Bestrahlungsenergie eine Energie umfaßt, die im wesentlichen aus der Gruppe ausgewählt ist, die einen Laserstrahl (13), einen Lichtstrahl ungleich einem Laserstrahl, einen Elektronenstrahl und einen Wärmestrahl umfaßt.
3. Verfahren nach Anspruch 1 oder 2, wobei das Kühlmittel eine flüssige organische Verbindung (10) umfaßt, welche bei einer verhältnismäßig hohen Temperatur nicht ver­ dampft wird.
4. Verfahren nach Anspruch 3, wobei die flüssige organische Verbindung (10) ein Material umfaßt, welches im wesentlichen aus der Gruppe ausgewählt ist, die aus Polyethylenglykol, Polyethyläther, Polyethylenester und Polyethylenoxid besteht.
5. Verfahren nach einem der Ansprüche 1 bis 4, mit dem weiteren Schritt der Her­ stellung eines Grabens (20), welcher bis zu der Basis (2, 4) reicht, so daß sich der Metall­ film (5) bzw. der Metallegierungsfilm bis in den Graben (20) erstreckt.
6. Verfahren nach Anspruch 5 mit einem weiteren Schritt des Bedeckens des Grabens (20) mit einer leitfähigen Schicht (26).
7. Verfahren nach einem der Ansprüche 1 bis 6, wobei der Metallfilm mit hohem Schmelzpunkt (5) ein Material umfaßt, welches aus der Gruppe ausgewählt wird, die aus Wolfram, Titan, Molybdän und Platin besteht.
8. Verfahren nach einem der Ansprüche 1 bis 6, wobei der Metallegierungsfilm mit hohem Schmelzpunkt (5) ein Material umfaßt, welches aus der Gruppe ausgewählt wird, die aus Siliciden von Wolfram, Titan, Molybdän bzw. Platin besteht.
9. Verfahren nach einem der Ansprüche 1 bis 8, wobei der amorphe bzw. polykristalli­ ne Halbleiterfilm (6) ein Siliciumfilm, ein GaAs- oder ein GaP-Film ist.
10. Verfahren zur Herstellung eines Festkörperaufbaus, insbesondere für integrierte Halbleiterschaltkreise, das die folgenden Schritte aufweist:
  • 1. eine Basis (2, 4) wird zur Verfügung gestellt, die zumindest eine isolierende obere Fläche hat, die zumindest teilweise mit einem Metallfilm oder Metallegierungsfilm (5) mit hohem Schmelzpunkt bedeckt wird;
  • 2. Ablagerung eines amorphen Halbleiterfilms oder eines polykristallinen Halbleiter­ films (6) auf dem Metallfilm bzw. dem Metallegierungsfilm (6) bzw. auf der Basis (2, 4);
  • 3. ein oberflächenaktives Mittel wird als Kühlmittel (10) in einer gleichmäßig dicken Schicht auf dem Halbleiterfilm (6) zur Verbesserung der Temperaturverteilung angeordnet;
  • 4. Schmelzen des Halbleiterfilms (6) durch Bestrahlung des Halbleiterfilms mit Energie (13);
  • 5. Wachsenlassen eines monokristallinen Halbleiterfilms (14) unter Verschiebung des Energiestrahls und des bestrahlten Abschnitts (7) des amorphen bzw. polykristalli­ nen Halbleiterfilms (6) relativ zueinander;
  • 6. Gräben (20) werden gebildet, die den Metallfilm (5) in seitlich beabstandete Inseln bzw. Bereiche unterteilen und die den monokristallinen Halbleiterfilm (14) zumindest in Inseln bzw. Bereiche unterteilen, die über den jeweiligen der Inseln bzw. Bereiche des Metallfilms (5) angeordnet sind, wobei die Gräben (20) die Inseln bzw. Bereiche voneinander in einer lateralen Richtung trennen; und
  • 7. es werden jeweilige aktive Einrichtungen in den Inseln bzw. Bereichen ausgebildet und es wird ein elektrischer Kontakt zu ausgewählten Abschnitten der aktiven Einrichtungen hergestellt, indem elektrisch leitende innere Abschnitte in den Gräben (20) hergestellt werden, die jeweilige der Bereiche bzw. Inseln des Metallfilms (5) anschließen.
11. Verfahren zur Herstellung eines Festkörperaufbaus, insbesondere für integrierte Halbleiterschaltkreise, das die folgenden Schritte aufweist:
  • 1. eine Basis (2, 4) wird zur Verfügung gestellt, die zumindest eine isolierende obere Fläche (4-1) hat, die mit einem ersten Metallfilm mit hohem Schmelzpunkt (5-1) bedeckt wird;
  • 2. ein elektrisch isolierender Film (4-2) wird auf dem ersten Metallfilm (5-1) an­ geordnet,
  • 3. ein zweiter Metallfilm (5-2) mit hohem Schmelzpunkt wird auf dem elektrisch isolierenden Film (4-2) bereitgestellt,
    wobei der elektrisch isolierende Film (4-2) und der zweite Metallfilm (5-2) jeweils in der Form von seitlich beabstandeten Abschnitten ausgebildet werden;
  • 4. ein Film (14-1, 14-2) aus polykristallinem Halbleitermaterial oder ein Film aus amorphem Halbleitermaterial (6) wird auf der so geschaffenen Anordnung abgelagert ; und
  • 5. ein oberflächenaktives Mittel wird als Kühlmittel (10) in einer gleichmäßig dicken Schicht auf dem polykristallinen oder amorphen Halbleiterfilm (6) zur Verbesserung der Temperaturverteilung angeordnet;
  • 6. Schmelzen des polykristallinen oder amorphen Halbleiterfilms (6) durch Bestrahlung des Halbleiterfilms mit Energie (13);
  • 7. Wachsenlassen eines monokristallinen Halbleiterfilms (14) unter Verschiebung des Energiestrahls und des bestrahlten Abschnitts (7) des amorpher bzw. polykristalli­ nen Halbleiterfilms relativ zueinander.
12. Verfahren nach Anspruch 11, das den Schritt aufweist, daß der monokristalline Halbleiterfilm in erste Bereiche bzw. Inseln (14-2), die auf den Bereichen des zweiten Metallfilms (5-2) angeordnet sind, und in zweite Bereiche bzw. Inseln (14-1), die unmittelbar auf dem ersten Metallfilm (5-1) angeordnet sind, unterteilt wird, indem Gräben (26-1, 26-2) in dem monokristallinen Halbleiterfilm (14) ausgebildet werden.
13. Verfahren nach Anspruch 12, wobei elektrisch leitende innere Abschnitte zu dem ersten (5-1) und dem zweiten (5-2) Metallfilm durch die Gräben (26-1, 26-2) hergestellt werden.
DE3921038A 1988-06-28 1989-06-27 Verfahren zur Herstellung eines Halbleitersubstrats bzw. Festkörperaufbaus Expired - Fee Related DE3921038C2 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP16211788 1988-06-28
JP16292588 1988-06-29
JP17132688 1988-07-09
JP19914688 1988-08-09
JP1072356A JP2750890B2 (ja) 1988-06-28 1989-03-23 半導体基板の製造方法

Publications (2)

Publication Number Publication Date
DE3921038A1 DE3921038A1 (de) 1990-01-04
DE3921038C2 true DE3921038C2 (de) 1998-12-10

Family

ID=27524382

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3921038A Expired - Fee Related DE3921038C2 (de) 1988-06-28 1989-06-27 Verfahren zur Herstellung eines Halbleitersubstrats bzw. Festkörperaufbaus

Country Status (1)

Country Link
DE (1) DE3921038C2 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970052023A (ko) * 1995-12-30 1997-07-29 김주용 에스 오 아이 소자 및 그의 제조방법

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4059461A (en) * 1975-12-10 1977-11-22 Massachusetts Institute Of Technology Method for improving the crystallinity of semiconductor films by laser beam scanning and the products thereof
US4292730A (en) * 1980-03-12 1981-10-06 Harris Corporation Method of fabricating mesa bipolar memory cell utilizing epitaxial deposition, substrate removal and special metallization
EP0047140A2 (de) * 1980-08-28 1982-03-10 Xerox Corporation Verfahren zum Umwandeln von Halbleiterzonen in monokristalline Zonen
US4545823A (en) * 1983-11-14 1985-10-08 Hewlett-Packard Company Grain boundary confinement in silicon-on-insulator films
DD234529A1 (de) * 1985-02-04 1986-04-02 Mittweida Ing Hochschule Verfahren zur rekristallisation halbleitender schichten auf dielektrischen schichten
DE3620300A1 (de) * 1985-06-18 1986-12-18 Sony Corp., Tokio/Tokyo Verfahren und vorrichtung zur herstellung einkristalliner duennfilme
DE3508469C2 (de) * 1985-03-09 1987-08-13 Messerschmitt-Boelkow-Blohm Gmbh, 8012 Ottobrunn, De
EP0078681B1 (de) * 1981-10-29 1987-09-02 Xerox Corporation Verfahren zur Herstellung von monokristallinen Halbleiterzonen
JPS62286283A (ja) * 1986-06-05 1987-12-12 Nippon Soken Inc 半導体装置
US4717681A (en) * 1986-05-19 1988-01-05 Texas Instruments Incorporated Method of making a heterojunction bipolar transistor with SIPOS
US4752590A (en) * 1986-08-20 1988-06-21 Bell Telephone Laboratories, Incorporated Method of producing SOI devices
JPH06197964A (ja) * 1992-06-09 1994-07-19 Sumio Kobane 脈流及び流量を制御した医療用輸液装置

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4059461A (en) * 1975-12-10 1977-11-22 Massachusetts Institute Of Technology Method for improving the crystallinity of semiconductor films by laser beam scanning and the products thereof
US4292730A (en) * 1980-03-12 1981-10-06 Harris Corporation Method of fabricating mesa bipolar memory cell utilizing epitaxial deposition, substrate removal and special metallization
EP0047140A2 (de) * 1980-08-28 1982-03-10 Xerox Corporation Verfahren zum Umwandeln von Halbleiterzonen in monokristalline Zonen
EP0078681B1 (de) * 1981-10-29 1987-09-02 Xerox Corporation Verfahren zur Herstellung von monokristallinen Halbleiterzonen
US4545823A (en) * 1983-11-14 1985-10-08 Hewlett-Packard Company Grain boundary confinement in silicon-on-insulator films
DD234529A1 (de) * 1985-02-04 1986-04-02 Mittweida Ing Hochschule Verfahren zur rekristallisation halbleitender schichten auf dielektrischen schichten
DE3508469C2 (de) * 1985-03-09 1987-08-13 Messerschmitt-Boelkow-Blohm Gmbh, 8012 Ottobrunn, De
DE3620300A1 (de) * 1985-06-18 1986-12-18 Sony Corp., Tokio/Tokyo Verfahren und vorrichtung zur herstellung einkristalliner duennfilme
US4717681A (en) * 1986-05-19 1988-01-05 Texas Instruments Incorporated Method of making a heterojunction bipolar transistor with SIPOS
JPS62286283A (ja) * 1986-06-05 1987-12-12 Nippon Soken Inc 半導体装置
US4819037A (en) * 1986-06-05 1989-04-04 Nippon Soken, Inc. Semiconductor device
US4752590A (en) * 1986-08-20 1988-06-21 Bell Telephone Laboratories, Incorporated Method of producing SOI devices
JPH06197964A (ja) * 1992-06-09 1994-07-19 Sumio Kobane 脈流及び流量を制御した医療用輸液装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"Handbook of SOI-Structure-Forming Technology", pp. 243-249, Sangyo Tosho Kabushiki-Kaisha, 1987 *

Also Published As

Publication number Publication date
DE3921038A1 (de) 1990-01-04

Similar Documents

Publication Publication Date Title
DE69307274T2 (de) Halbleitervorrichtung und Wafer-Struktur mit einer planaren Verbindungsstruktur, vergraben durch Wafer-Bonding
DE102011056157B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils und Halbleiterbauteile mit isolierten Halbleitermesas
DE69120305T2 (de) Mosfet mit Substrat-Source-Kontakt
DE3036869C2 (de) Integrierte Halbleiterschaltung und Schaltkreisaktivierverfahren
DE3850855T2 (de) Halbleitervorrichtung.
DE68926261T2 (de) Symmetrische sperrende Hochdurchbruchspannungshalbleiteranordnung und Verfahren zur Herstellung
US5459346A (en) Semiconductor substrate with electrical contact in groove
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
US5173446A (en) Semiconductor substrate manufacturing by recrystallization using a cooling medium
DE3043913A1 (de) Halbleiteranordnung und verfahren zu ihrer herstellung
DE10203164A1 (de) Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung
DE4229628A1 (de) Halbleitereinrichtung vom stapeltyp und verfahren zur herstellung einer solchen
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE3245064A1 (de) Verfahren zum anbringen einer schmalen nut oder eines spaltes in einem substratgebiet, insbesondere einem halbleitersubstratgebiet
DE3603470A1 (de) Verfahren zur herstellung von feldeffektbauelementen auf einem siliziumsubstrat
DE19654280B4 (de) Verfahren zur Herstellung einer Halbleitereinrichtung auf einem SOI-Wafer
DE2824419C2 (de) Feldeffekttransistor und Verfahren zu dessen Herstellung
DE19720215B4 (de) Verfahren zum Herstellen von Halbleiterbauteilen mit einem Graben-Gate mittels Seitenwandimplantation
EP0029900A2 (de) Als bipolarer Transistor in einem Halbleitersubstrat ausgebildetes selbstjustiertes Schaltungs- oder Bauelement und Verfahren zur Herstellung
DE3109074C2 (de)
WO2006066690A1 (de) Bauelement mit halbleiterübergang und verfahren zur herstellung
DE102011004475B4 (de) Herstellungsverfahren für eine Halbleitereinrichtung mit isoliertem Gate
DE3685684T2 (de) Kleine kontaktlose ram-zelle.
DE1946302A1 (de) Integrierte Halbleiterschaltung
DE4401470A1 (de) Eine Bimos-Vorrichtung mit einem bipolaren Transistor und einem Mostriggertransistor und ein Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee