DE3908424C2 - - Google Patents

Description

Die Erfindung betrifft eine Schaltungsanordnung zur Messung von Zeiten gemäß dem Oberbegriff des Anspruches 1.

Meßeinrichtungen zur Prüfung von elektronischen Einzel­ komponenten, z.B. SSI-, MSI-, LSI- und VLSI-Bauelementen, benötigen neben Meßgeräten zur Erfassung von stationären Meßgrößen in zunehmendem Maße auch Meßeinrichtungen zur dynamischen Meßwerterfassung, z.B. zur Messung der Periodendauer von Impulsen, der Impulsbreite und Verzögerungszeiten. Ferner ist es notwendig, solche Messungen im sogenannten Einzelschußbetrieb durchzuführen, bei dem nur ein einzelner Impuls ausgemessen wird. Komplexe Schaltkreise lassen nämlich einen repetitorischen Betrieb mit ausreichend hohen Frequenzen nicht mehr zu.

Aus der EP-A-00 51 531 ist eine Schaltungsanordnung der eingangs genannten Art zur Messung einer Zeit bekannt. Hierzu wird eine Ladeschaltung verwendet, die mit dem Auftreten eines Startimpulses mit der Aufladung eines Kondensators beginnt, und diese Aufladung beendet, wenn ein Stoppimpuls auftritt. Die Zeit zwischen dem Auftreten des Startimpulses und des Stoppimpulses wird durch Ausmessen der Entladezeit der Ladeschaltung festgestellt. Diese Schaltung hat jedoch den Nachteil, daß die Zeitdauer vom Auftreten des Startimpulses bis zum Ansprechen der Ladeschaltung nicht erfaßbar ist, wodurch keine Zeiten meßbar sind, die kürzer als diese Verzögerungszeit ist.

Ferner ist aus der DE-OS 33 41 826 eine Schaltungsanordnung zur Umwandlung der Dauer eines Pulses in eine porportionale Spannung bekannt. Hierzu ist eine spannungsgesteuerte Stromquelle über einen Schalter mit einem Ladekondensator verbunden. Während der Dauer des anliegenden Pulses ist dieser Schalter geschlossen, so daß dieser Ladekondensator den Ausgangsstrom der Stromquelle integriert. Am Ende des Pulses wird der Schalter geöffnet und die an dem Kondensator anstehende Ladespannung einem A/D-Wandler zugeführt. Die zu messenden Pulse werden erst mittels eines Triggerinverters regeneriert, bevor sie dem mittels eines Transistors aufgebauten Schalter zugeführt werden. Diese bekannte Schaltungsanordnung weist jedoch den Nachteil auf, daß nicht die Zeitdauer zwischen zwei gegebenen Impulsen gemessen werden kann.

Die der Erfindung zugrundeliegende Aufgabe besteht darin, eine Schaltungsanordnung zur Messung von Zeiten, insbesondere von kurzen Zeiten anzugeben, die einfach mittels handelsüblichen Bauelementen aufgebaut werden kann.

Diese Aufgabe wird bei einer Schaltungsanordnung der eingangs angegebenen Art gemäß den kennzeichnenden Merkmalen des Anspruches 1 gelöst.

Durch das in dem Signalweg des Stoppimpulses liegende Verzögerungsglied ist es möglich, die Schaltungsanordnung so einzustellen, daß die Toleranzen der Bausteine der Schaltungsanordnung, also insbesondere auch das verzögerte Ansprechen der Ladeschaltung, keinen Einfluß auf das Ergebnis haben.

Um einen Einzelschußbetrieb zu ermöglichen, ist gemäß einer vorteilhaften Ausführungsform der erfindungsgemäßen Schaltungsanordnung zwischen der Ladeschaltung und dem Eingang für den Startimpuls ein erstes Übernahme- Flipflop und bei einer weiteren Ausführungsform ein zweites Übernahme-Flipflop zwischen dem Verzögerungsglied und dem Eingang für den Stoppimpuls angeordnet.

Vorteilhaft ist es, gemäß einer anderen Weiterbildung der Erfindung, zwischen dem ersten und dem zweiten Übernahme-Flipflop und den Eingängen für den Startimpuls und den Stoppimpuls jeweils ein EXOR-Glied anzuordnen, um mit dessen Hilfe festzulegen, welche Flanken des Start- bzw. des Stoppimpulses das erste bzw. zweite Übernahme-Flipflop steuern.

Bei einer besonders bevorzugten Weiterbildung der Erfindung besteht die Ladeschaltung aus einem ersten Kondensator, dessen erste Anschlußelektrode mit der Konstant­ stromquelle und dessen zweite Anschlußelektrode mit einer Spannungsquelle verbunden ist, wobei dieser Kondensator mit einem ersten Analogschalter, der über den Ausgang des ersten Übernahme-Flipflops steuerbar ist, überbrück­ bar ist.

Ferner ist es vorteilhaft, das Abtast-Halte-Glied aus einem zweiten Kondensator aufzubauen, dessen erste An­ schlußelektrode auf dem Bezugspotential der Schaltung liegt und dessen zweite Anschlußelektrode sowohl mit einem ersten Spannungsfolger als auch über einen zweiten Analogschalter mit dem Ausgang eines zweiten Spannungs­ folgers verbunden ist, wobei der Eingang des zweiten Spannungsfolgers an die erste Anschlußelektrode des er­ sten Kondensators angeschlossen ist und der zweite Ana­ logschalter über den Ausgang des Verzögerungsgliedes ge­ steuert wird.

Gemäß einer weiteren Ausbildung dieser erfindungsgemäßen Ausführungsform sind der erste und zweite Spannungsfol­ ger jeweils als Operationsverstärker ausgebildet, dessen Ausgang mit dessen invertierenden Eingang verbunden ist.

Schließlich ist es zweckmäßig, das Verzögerungsglied aus einer monostabilen Kippstufe und einem Übernahme-Flip­ flop aufzubauen.

Im folgenden soll anhand eines Ausführungsbeispieles, das in den Figuren dargestellt ist, die Erfindung näher erläutert werden.

Es zeigen:

Fig. 1 ein Blockschaltbild eines Ausführungsbeispie­ les einer erfindungsgemäßen Schaltungsanord­ nung,

Fig. 2 eine detallierte Ausführung des Ausführungs­ beispieles gemäß Fig. 1,

Fig. 3 eine Schaltungsanordnung einer Spannungsquel­ le, und

Fig. 4 eine Schaltungsanordnung einer Stromquelle.

In den Figuren sind einander entsprechende Teile mit den gleichen Bezugszeichen versehen.

Bei dem Blockschaltbild gemäß der Fig. 1 wird das Start­ signal an einem Eingang E1 zugeführt, der an einer Lade­ schaltung 1 angeschlossen ist, die sowohl mit einer Stromquelle 3 als auch mit einem Abtast-Halte-Glied 2 verbunden ist.

Entsprechend wird der Stoppimpuls an einem Eingang E2 zugeführt und gelangt über ein Verzögerungsglied 4 eben­ falls zum Abtast-Halte-Glied 2. Schließlich ist der Aus­ gang A des Abtast-Halte-Gliedes 2 mit einer Auswerteein­ heit 5 verbunden.

Die Ladeschaltung 1 enthält einen Kondensator, der nach dem Eintreffen eines Startimpulses sich über die Strom­ quelle 3 aufzuladen beginnt. Das Abtast-Halte-Glied 2 tastet die an diesem Kondensator der Ladeschaltung 1 erzeugten Ladespannung ab und speichert den Wert dieser Ladespannung, nachdem ein verzögerter Stoppimpuls an das Abtast-Halte-Glied gelangt. Diese Spannung ist ein Maß für die zu messende Zeitdauer und wird in der Auswerte­ einheit 5, beispielsweise mittels eines Analog-Digital- Wandlers, zur Anzeige gebracht.

Um die Schaltung zu kalibrieren, wird in folgender Weise verfahren: beide Eingänge E1 und E2 werden verbunden, um ein einziges Signal, das gleichzeitig das Start- und Stoppsignal darstellt, diesen Eingängen zuzuführen, wobei die Vorderflanke des Signals zur Auswertung kommt. Nun kann die Schaltung mittels des Verzögerungsgliedes 4 so justiert werden, daß in diesem Fall die Auswerteeinheit 5 den Meßwert Null anzeigt.

Die Fig. 2, 3 und 4 zeigen eine ausführliche Reali­ sierung des Blockschaltbildes nach Fig. 1. Gemäß Fig. 2 wird das Startsignal über ein erstes EXOR-Glied 10 einem ersten Übernahme-Flipflop 6 zugeführt. Ebenso wird das Stoppsignal über ein zweites EXOR-Glied 11 einem zwei­ ten Übernahme-Flipflop 7 zugeleitet. Hierbei sind die beiden Übernahme-Flipflops 6 und 7 als flankengesteuerte D-Flipflops aufgebaut, wobei deren D-Eingänge auf dem Betriebspotential V_CC der Schaltung liegen. Ferner ent­ halten diese beiden Übernahme-Flipflops 6 und 7 jeweils einen Rücksetzeingang R, die zu einem Eingang RE zusam­ mengefaßt sind.

Ein zweiter Eingang ES1 und ES2 der beiden EXOR-Glieder 10 und 11 erlauben festzulegen, welche Flanke eines Start- oder Stoppimpulses zur Auswertung kommt. Liegen diese Eingänge beispielsweise auf Low-Pegel wird das nachfolgende D-Flipflop durch die Vorderflanke eines Impulses geschaltet, während umgekehrt bei einem High- Pegel dessen Rückflanke wirksam ist.

Die Ladeschaltung 1 gemäß der Fig. 2 ist aus einer Pa­ rallelschaltung von einem Analog-Schalter 13 und einem Kondensator C1 und in Reihe dazu mit einer Spannungs­ quelle 12 aufgebaut. Dieser Ladekondensator C1 ist mit seiner ersten Anschlußelektrode sowohl mit der Konstant­ stromquelle 3 als auch mit dem nichtinvertierenden Ein­ gang eines Operationsverstärkers 16 des nachfolgenden Abtast-Halte-Gliedes 2 verbunden, während dessen zweite Anschlußelektrode an die Spannungsquelle 12 angeschlos­ sen ist. Zur Steuerung des Analogschalters 13 ist dieser mit dem Ausgang Q₁ des ersten Übernahme-Flipflops 6 ver­ bunden.

Das Verzögerungsglied 4 enthält eine monostabile Kipp­ stufe 9, an dessen Ausgang ein weiteres Übernahme-Flip­ flop 8 geschaltet ist. Dieses Übernahme-Flipflop 8 ist ebenfalls als ein flankengesteuertes D-Flipflop aufge­ baut, wobei dessen D-Eingang mit dem Betriebspotential V_CC und dessen Rücksetzeingang R mit dem Rücksetzeingang RE der Schaltung verbunden ist. Dieses Verzögerungsglied 4 wird über den Ausgang Q₂ des zweiten Übernahme-Flip­ flops 7 gesteuert. Der Ausgang Q₃ des Übernahme-Flip­ flops 8 ist gleichzeitig der Ausgang des Verzögerungs­ gliedes 4 und steuert einen zweiten Analogschalter 15 des Abtast-Halte-Gliedes 2.

Das Abtast-Halte-Glied 2 enthält außer dem oben schon erwähnten Operationsverstärker 16 und dem zweiten Ana­ logschalter 15 einen weiteren Operationsverstärker 14 sowie einen Kondensator C2. Die beiden Operationsver­ stärker 14 und 16 sind als Spannungsfolger geschaltet, indem jeweils der invertierende Eingang mit dem Ausgang verbunden ist. Der zweite Analogschalter 15 verbindet den Ausgang des Operationsverstärkers 16 sowohl mit dem nichtinvertierenden Eingang des Operationsverstärkers 14 als auch über den Kondensator C2 mit dem Bezugspotential der Schaltung. Der Ausgang des Operationsverstärkers 14 führt direkt zum Ausgang A der Abtast-Halte-Schaltung 2, der mit der Auswerteeinheit 5 verbunden ist.

Der Aufbau der Spannungsquelle 12 der Ladeschaltung 1 sowie der Stromquelle 3 sind nicht Gegenstand der Erfin­ dung und können daher aus handelsüblichen Bausteinen bestehen. Der Vollständigkeit halber ist in der Fig. 3 bzw. 4 ein Beispiel einer Spannungsquelle bzw. einer Stromquelle dargestellt.

Gemäß Fig. 3 besteht die Spannungsquelle 12 aus einer Konstantspannungsquelle 18, deren Ausgang über einen Widerstand R₁ mit dem nichtinvertierenden Eingang eines als Spannungsfolger geschalteten Operationsverstärkers 17 verbunden ist. Die beiden Anschlüsse für die Betriebs­ spannungsquelle V_CC und des Bezugspotentials für die Konstantspannungsquelle 18 wird über einen Kondensator C₃ miteinander verbunden. Der nichtinvertierende Eingang des Operationsverstärkers 17 ist ferner über einen wei­ teren Widerstand R₂ mit dem Bezugspotential verbunden. Der Ausgang dieses Operationsverstärkers 17 ist mit dem ersten Analogschalter 13 der Ladeschaltung 1 verbunden.

Die Konstantstromquelle gemäß der Fig. 4 besteht aus einer spannungsgesteuerten Stromquelle, die aus einem npn-Transistor T1, einem Feldeffekttransistor T2, zwei Widerständen R₃ und R₄ sowie aus einem Operationsver­ stärker 19 aufgebaut ist. Die Basiselektrode des Transi­ stors T1 und die Sourceelektrode des Feldeffekttransi­ stors T2 sind verbunden und über den Widerstand R₃ mit der Emitterelektrode des Transistors T1 und des inver­ tierenden Einganges des Operationsverstärkers 19 verbun­ den. Die Emitterelektrode des Transistors T1 ist über den Widerstand R₄ an das Betriebspotential V_EE ange­ schlossen. Die Kollektorelektrode des Transistors T1 ist mit der Drainelektrode des Transistors T2 verbunden und führen als Ausgang zur Ladeschaltung 1. Der Ausgang des Operationsverstärkers 19 steuert die Gateelektrode des Transistors T2 an, während an dessen nichtinvertierendem Eingang die Steuerspannung U_St für die Stromquelle an­ liegt. Die Steuerspannung U_St wird hierbei über einen Abgriff eines Potentiometers R₅ erzeugt. Die beiden an­ deren Anschlüsse des Potentiometers R₅ führen jeweils auf einen Ausgang eines Operationsverstärkers 20 und 21, die als Spannungsfolger geschaltet sind. Die nichtinver­ tierenden Eingänge dieser Operationsverstärker 20 und 21 sind über zwei in Reihe geschaltete Widerstände R₆ und R₇ verbunden, deren Verbindungspunkt auf dem Betriebs­ potential V_EE liegt. Der Verbundspunkt zweier weiterer in Reihe geschalteten Widerstände R₈ und R₉, die eben­ falls die beiden nichtinvertierenden Eingänge der Opera­ tionsverstärker 20 und 21 verbinden, sind mit dem Aus­ gang einer Konstantspannungsquelle 22 verbunden. Die beiden Anschlüsse für die Betriebsspannungsquelle V_EE sowie des Bezugspotentials der Schaltung an diese Kon­ stantspannungsquelle 22 sind über einen Kondensator C₄ miteinander verbunden.

Im folgenden soll die Funktion der Schaltungsanordnung gemäß der Fig. 2 erläutert werden. In den beiden Signal­ zweigen für den Start- und Stoppimpuls sind außer den EXOR-Glieder 10 und 11 auch jeweils das Übernahme-Flip­ flop 6 und 7 geschaltet. Diese beiden Übernahme-Flipflops 6 und 7 dienen dazu, den Signalpegel der Eingangsimpulse zu übernehmen, da ansonsten, beispielsweise der Start­ impuls während der gesamten Meßzeit anstehen müßte. Mit einer Signaldauer von ungefähr 10 ns wird ein sicheres Ansprechen der beiden D-Flipflops 6 sichergestellt. Trifft nun ein Startsignal auf das erste Übernahme-Flip­ flop 6, wird der Pegel des Betriebspotentials V_CC auf dessen Ausgang Q₁ durchgeschaltet, mit der Folge, daß der erste Analogschalter 13 der Ladeeinheit 1 sich öff­ net. Hierdurch lädt sich der Kondensator C₁ über die Konstantstromquelle 3 unter Aufbau einer Ladespannung auf, die dem nichtinvertierenden Eingang des Operations­ verstärkers 16 des Abtast-Halte-Gliedes 2 zugeführt wird. Der Analogschalter 15 dieses Abtast-Halte-Gliedes 2 ist während dieses Vorganges geschlossen, so daß die Span­ nung an dem Kondensator C₂ der Ladespannung folgt. Ein Stoppsignal, dessen Vorder- oder Rückflanke entsprechend der von dem Verzögerungsglied 4 vorgegebenen Zeit ver­ spätet am Ausgang Q₃ ansteht, öffnet den Analogschalter 15 des Abtast-Halte-Gliedes 2, wodurch die in diesem Augenblick erreichte Ladespannung an dem Kondensator C₂ stehenbleibt und über den Operationsverstärker 14 auf den Ausgang A übertragen wird. Die Höhe dieser Spannung ist proportional zu der durch den Start- und Stoppimpuls gegebenen Zeitdauer. Der absolute Wert ergibt sich mit Hilfe des Kalibrierungsfaktors, der mittels des bei der Beschreibung des Blockschaltbildes nach Fig. 1 erläu­ terten Verfahrens ermittelbar ist. Zur Vorbereitung auf einen neuen Meßvorgang, wird die Schaltung durch einen Reset-Impuls auf den Eingang RE zurückgesetzt, wodurch der Analogschalter 13 schließt und deshalb sich der Kon­ densator C₁ entlädt. Da die Spannung an dem Kondensator C₂ bei geschlossenem Analogschalter 15 der Spannung an dem Kondensator C₁ folgt, wird der Kondensator C₂ über interne Ausgangstransistoren des Operationsverstärkers 16 entladen.

Die Schaltungsanordnung nach Fig. 2, mit der gemäß der Fig. 3 bzw. Fig. 4 aufgebauten Spannungs- bzw. Strom­ quelle weist am Ausgang A einen Spannungshub von +5 V bis -5 V auf, um damit die Operationsverstärker 14, 15 und 17 in der Mitte ihres operierenden Bereiches betrei­ ben zu können. Wenn dieser 10 V-Hub mit einem Analog-Di­ gital-Wandler, der eine Auflösung von 5 mV besitzt, an­ gekoppelt ist, ergibt sich eine Auflösung der zu messen­ den Zeiten von 500 psec bei einem Meßbereich von 500 psec bis zu einer 1 µsec.

Der hier beschriebene Aufbau einer Ausführungsform der erfindungsgemäßen Schaltungsanordnung ist mit handels­ üblichen Bauelementen zu erreichen, wobei diese hohe Auflösung nur durch die Änderungsgeschwindigkeit (slew­ ing rate) der Operationsverstärker und der Zeitverzöge­ rung der Analogschalter begrenzt ist. Werden anstelle der Analogschalter Diodenschalter eingesetzt, so kann mit modernen Operationsverstärker, die eine Änderungsge­ schwindigkeit von 1000 V/msec aufweisen, eine Auflösung von ca. 5 psec erreicht werden.

Die hier beschriebene Schaltungsanordnung ist mit Vor­ teil für automatische Testsysteme verwendbar, wobei die Kalibrierung der Schaltungsanordnung bei angeschlossenem Prüfling durchführbar ist, so daß Verzögerungen durch die Zuleitungen eliminierbar sind und somit eine exakte Bestimmung der Signallaufzeiten durch den Prüfling mög­ lich ist.

Schließlich weist diese beschriebene Schaltungsanordnung auch einen geringen Stromverbrauch auf, da die Erzeugung einer hohen Taktrate entfällt. Deshalb ist eine solche Schaltungsanordnung auch in tragbaren Meßsystemen ver­ wendbar.

Claims (8)

1. Schaltungsanordnung zur Messung von Zeiten, der ein den Beginn der zu messenden Zeit angebender Startimpuls über einen ersten Eingang (E1) und ein das Ende der zu messenden Zeit angebender Stoppimpuls über einen zweiten Eingang (E2) zugeführt wird, unter Verwendung einer Ladeschaltung (1), der der erste Startimpuls zugeführt wird, wobei während der zu messenden Zeit zur Erzeugung einer dazu proportionalen Ladespannung die Ladeschaltung (1) an eine Konstantstromquelle (3) angeschlossen ist, dadurch gekennzeichnet, daß die Ladeschaltung (1) mit einem Abtast-Halte-Glied (2) verbunden ist, daß ein ein Verzögerungsglied (4) vorgesehen ist, dem der Stoppimpuls zugeführt ist, daß das Verzögerungsglied (4) mit dem Abtast-Halte-Glied (2) verbunden ist, das nach dem Auftreten des Stoppimpulses die Ladespannung speichert, und daß die von dem Abtast-Halte-Glied (2) gespeicherte Ladespannung einer Auswerteeinheit (5) zugeführt wird.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß zwischen der Ladeschaltung (1) und dem ersten Eingang (E1) für den Startimpuls ein erstes Über­ nahme-Flipflop (6) angeordnet ist.

3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß zwischen dem Verzögerungsglied (4) und dem zweiten Eingang (E2) für den Stoppimpuls ein zwei­ tes Übernahme-Flipflop (7) geschaltet ist.

4. Schaltungsanordnung nach einem der Ansprüche 2 oder 3, dadurch gekennzeichnet, daß zwischen dem ersten und dem zweiten Übernahme-Flipflop (6, 7) und den Eingängen (E1, E2) für den Startimpuls und dem Stoppimpuls jeweils ein EXOR-Glied (10, 11) angeordnet ist, daß mit Hilfe der EXOR-Glieder (10, 11) festlegbar ist, welche Flanke des Start- bzw. Stoppimpulses das erste bzw. zweite Über­ nahme-Flipflop (6, 7) ansteuert.

5. Schaltungsanordnung nach einem der vorangehenden An­ sprüche, dadurch gekennzeichnet, daß die Ladeschaltung (1) aus einem ersten Kondensator (C1) besteht, daß die erste Anschlußelektrode dieses Kondensators (C1) mit der Konstantstromquelle (3) und die zweite Anschlußelektrode dieses Kondensators (C1) mit einer Spannungsquelle (12) verbunden ist, daß ferner dieser Kondensator (C1) durch einen ersten Analogschalter (13) überbrückbar ist, und daß der erste Analogschalter (13) über den Ausgang (Q1) des ersten Übernahme-Flipflops (6) steuerbar ist.

6. Schaltungsanordnung nach einem der vorangehenden An­ sprüche, dadurch gekennzeichnet, daß das Abtast-Halte- Glied (2) aus einem Kondensator (C2) besteht, daß dieser Kondensator (C2) mit seiner ersten Anschlußelektrode auf dem Bezugspotential der Schaltung liegt, daß die zweite Anschlußelektrode dieses Kondensators (C2) sowohl mit einem ersten Spannungsfolger (14) als auch über einen zweiten Analogschalter (15) mit dem Ausgang eines zwei­ ten Spannungsfolgers (16) verbunden ist, daß der Eingang des zweiten Spannungsfolgers (16) an die erste Anschluß­ elektrode des ersten Kondensators (C1) angeschlossen ist, und daß der zweite Analogschalter (15) über den Ausgang (Q3) des Verzögerungsgliedes (4) steuerbar ist.

7. Schaltungsanordnung nach Anspruch 6, dadurch gekenn­ zeichnet, daß der erste und zweite Spannungsfolger je­ weils ein Operationsverstärker (14, 16) ist, dessen Ausgang mit dessen invertierenden Eingang verbunden ist.

8. Schaltungsanordnung nach einem der vorangehenden An­ sprüche, dadurch gekennzeichnet, daß das Verzögerungs­ glied (4) aus einer monostabilen Kippstufe (9) und einem Übernahme-Flipflop (8) besteht.