DE3889331T2

DE3889331T2 - Vorrichtung zur Steuerung von Musiktönen gemäss einem Eingangswellenformsignal.

Info

Publication number: DE3889331T2
Application number: DE3889331T
Authority: DE
Inventors: Shigeru Uchiyama
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1987-10-08
Filing date: 1988-10-05
Publication date: 1994-08-11
Anticipated expiration: 2008-10-06
Also published as: EP0371963A3; DE3889331D1; EP0371963A2; US5018427A; DE3861377D1; US4841827A; JPH0196700A; EP0318675A1; EP0371963B1; EP0318675B1

Description

Die vorliegende Erfindung betrifft eine elektronische Vorrichtung zur Steuerung eines zu erzeugenden Musiktons gemäß dem Oberbegriff von Anspruch 1.
Eine elektronische Vorrichtung dieses Typs ist aus der GB-A- 2 138 988 bekannt. Diese bekannte Vorrichtung umfaßt eine Umwandlungseinrichtung zum Umwandeln eines Eingangswellenformsignals, wobei das Eingangssignal beispielsweise ein Signal einer menschlichen Stimme oder irgendein anderes Signal einer Toninformation ist. Die bekannte Vorrichtung umfaßt des weiteren eine Steuereinrichtung zum Steuern eines Musiktons, welcher in Übereinstimmung mit dem jeweils umgewandelten Signal ausgegeben werden soll. Dadurch ist es möglich, einen Musikton zu erhalten, welcher eine enge Beziehung zu dem jeweils umgewandelten Eingangssignal besitzt.
Die oben erwähnte Steuereinrichtung ist im allgemeinen ein Digitalkontroller; daher wird das Ausgangssignal der Umwandlungseinrichtung vor dem Anlegen an den Digitalkontroller einer Analog/Digital-Umwandlung unterworfen. Um jedoch Kosten zu sparen, ist die Anzahl von Bits der digitalen Verarbeitungseinheiten beispielsweise auf 8 Bit beschränkt. Es ist somit schwierig, ein Eingangssignal zu verarbeiten, welches einen lang anhaltenden Signalteil eines niedrigen Wertes umfaßt wie den abfallenden Signalteil eines Saitenumhüllungssignals (vgl. beispielsweise Fig. 7 der vorliegenden Erfindung); die A/D-Umwandlung eines solchen Signals wird nämlich den Effekt haben, daß ein beachtlicher Teil der Signalumhüllenden unterhalb eines Schwellenwertes fallen wird, so daß die Ton-ein-Zeit davon gekürzt wird und der erzeugte Ton somit unnatürlich wird.
Es ist daher Aufgabe der vorliegenden Erfindung, eine elektronische Vorrichtung weiterzuentwickeln, welche zum Steuern eines Musiktons gemäß dem Oberbegriff von Anspruch 1 auf eine Art geeignet ist, die ermöglicht, natürliche Töne zu erzeugen, ohne daß die Herstellungskosten der Vorrichtung spürbar ansteigen.
Die Lösung der Aufgabe erfolgt durch die vorteilhaften Maßnahmen, welche in dem kennzeichnenden Teil von Anspruch 1 angezeigt sind.
Gemäß der vorliegenden Erfindung umfaßt daher die Umwandlungseinrichtung eine Wellenformkompressionseinrichtung zum Umwandeln des Eingangswellenformsignals in ein komprimiertes Wellenformsignal durch eine vorherbestimmte Wellenformkompressionsumwandlung, wobei die Steuereinrichtung an die Wellenformkompressionseinrichtung gekoppelt ist, so daß der Musikton in Übereinstimmung mit dem komprimierten Wellenformsignal gesteuert wird, welches aus dem jeweiligen Eingangswellenformsignal gewonnen wird. Es ist daher leicht, ein Eingangssignal zu verarbeiten, welches einen lang anhaltenden Signalteil eines niedrigen Wertes ohne den Effekt umfaßt, daß dieser Teil des Signals unterhalb eines Schwellenwertes fällt; folglich kann die ganze Umhüllende des Signals digital mit einer verhältnismäßig kleinen Anzahl von Bits verarbeitet werden. Somit sind die Produktionskosten der Vorrichtung nicht durch einen Digitalentwurf erhöht, welcher eine große Anzahl von Bits aufweist.
Weitere vorteilhafte Entwicklungen der vorliegenden Erfindung sind Gegenstand der Unteransprüche.
Die vorliegende Erfindung wird in größerem Detail durch die Beschreibung einer Ausführungsform unter Bezugnahme auf die beigefügte Zeichnung dargestellt.
Es zeigt:
Fig. 1 ein Diagramm, welches eine Gesamtanordnung einer Ausführungsform der vorliegenden Erfindung darstellt;
Fig. 2A und 2B Diagramme, welche eine detaillierte Anordnung einer Tonhöhenextraktionsanalogschaltung von Fig. 1 darstellen;
Fig. 3 ein Zeitablaufsdiagramm zum Erklären des Betriebs der Tonhöhenextraktionsanalogschaltung;
Fig. 4 ein Diagramm, welches eine detaillierte Anordnung eines logarithmischen Konvertes von Fig. 2B darstellt;
Fig. 5 einen Graphen zum Erklären von Merkmalen des logarithmischen Konverters von Fig. 4;
Fig. 6 ein Zeitablaufsdiagramm zum Erklären des Betriebs der in Fig. 2A und 2B gezeigten Tonhöhenextraktionsanalogschaltung;
Fig. 7(a) und 7(b) Graphen zum Erklären der Funktion des in Fig. 4 gezeigten logarithmischen Konverters;
Fig. 8 ein Blockdiagramm einer in Fig. 1 gezeigten Tonhöhenextraktionsdigitalschaltung;
Fig. 9(a) und 9(b) ein Diagramm bzw. ein Wellenformdiagramm eines in Fig. 8 gezeigten Spitzendetektors;
Fig. 10 ein Diagramm, welches eine detaillierte Anordnung des Spitzendetektors darstellt;
Fig. 11 ein Zeitablaufsdiagramm, welches den Betrieb der Schaltung von Fig. 10 darstellt;
Fig. 12 ein Diagramm, welches eine detaillierte Anordnung einer Zeitkonstanten-Umwandlungssteuerschaltung von Fig. 8 darstellt;
Fig. 13 ein Diagramm, welches eine detaillierte Anordnung einer Nulldurchgangszeit-Empfangsschaltung von Fig. 8 darstellt;
Fig. 14 ein Diagramm, welches eine detaillierte Anordnung einer Spitzenwert-Empfangsschaltung von Fig. 8 darstellt;
Fig. 15 ein Zeitablaufsdiagramm zum Erklären des Betriebs der in Fig. 10 gezeigten Schaltung;
Fig. 16 ein Zeitablaufsdiagramm zum Erklären des Betriebs der Zeitkonstanten-Umwandlungssteuerschaltung von Fig. 12;
Fig. 17 ein Zeitablaufsdiagramm zum Erklären des Betriebs der in Fig. 13 gezeigten Schaltung; und
Fig 18(a) und 18(b) Zeitablaufsdiagramme zum Erklären eines Betriebs der Ausführungsform als Antwort auf ein Eingangswellenformsignal.
Eine bevorzugte Ausführungsform der vorliegenden Erfindung wird im Detail unter Bezugnahme auf die beigefügte Zeichnung beschrieben. Die vorliegende Erfindung wird für eine elektronische Gitarre verwendet, sie kann jedoch ebenso für elektronische Musikinstrumente anderer Typen oder für andere elektronische Systeme verwendet werden.
Fig. 1 zeigt ein Blockdiagramm, welches eine Gesamtschaltungsanordnung darstellt. Eine Tonhöhenextraktionsanalogschaltung, welche später detailliert beschrieben wird, ist für jede von sechs Saiten eingerichtet, welche gespannt auf einem (nicht gezeigten) elektronischen Gitarrenkörper gehalten werden. Eine Schaltung PA enthält einen Hexa-Aufnehmer zum Umwandeln von Saitenvibrationen in elektrische Signale und eine Umwandlungseinrichtung sowie einen Analog-zu-Digital-Konverter A/D (welcher später detailliert beschrieben wird) zum Ausgeben von Nulldurchgangssignalen Zi und Wellenformsignalen Wi (i = 1 bis 6) auf der Basis von Ausgangssignalen von dem Aufnehmer und zum Umwandeln dieser Signale in ein serielles Zeitmultiplex-Nulldurchgangssignal ZCR und ein digitales Ausgangssignal (Zeitmultiplex-Wellenformsignal) D1.
Eine Tonhöhenextraktionsgdigitalschaltung PD wird später beschrieben. Die Digitalschaltung PD enthält einen Spitzendetektor PEDT, eine Zeitkonstanten-Umwandlungssteuerschaltung TCC, eine Spitzenwert-Empfangsschaltung PVS und eine Nulldurchgangszeit-Empfangsschaltung ZTS, wie in Fig. 8. gezeigt ist. Die Digitalschaltung PD erfaßt den positiven oder negativen Spitzenwert auf der Basis der Nulldurchgangssignale Zi, des seriellen Nulldurchgangssignals ZCR und des digitalen Ausgangssignals D1, welche alle von der Tonhöhenextraktionsanalogschaltung PA ausgegeben werden, erzeugt Signale MAXI und MINI (I = 1 bis 6) und gibt ein Unterbrechungssignal INT an einem Nulldurchgang einem Mikrocomputer MCP aus. Darüber hinaus gibt die Tonhöhenextraktionsdigitalschaltung PD eine Zeitinformation und eine Spitzenwertinformation an dem Nulldurchgang aus und einen sofortigen Wert des Eingangswellenformsignals zu dem Mikrocomputer MCP über einen Bus BUS. Der Spitzendetektor PEDT enthält eine Schaltung zum Subtrahieren der vorhergehenden Spitzenwerte und Halten eines subtrahierten Wertes.
Der Mikrocomputer MCP enthält Speicher (beispielsweise ein ROM und ein RAM) und einen Zeitgeber T und steuert Signale, welche einem Musiktongenerator SOB zugeführt werden.
Der Generator SOB umfaßt eine Tonquelle SS, einen Digital- zu-Analog-Konverter D/A, einen Verstärker AMP und Lautsprecher SP und erzeugt einen Musikton, welcher eine Tonhöhe besitzt, die durch ein Tonhöhenbezeichnungssignal zum Andern einer Frequenz bezeichnet ist und durch die Signale Ton-ein (Tonerzeugung) und Ton-aus (Lautlosigkeit) gesteuert wird, welche vom Mikrocomputer MCP zugeführt werden. Eine Schnittstelle MIDI (Musikinstrument-Digitalschnittstelle, musical instrument digital interface) ist zwischen der Eingangsseite der Tonquelle SS und dem Mikrocomputer MCP angeordnet. Als Antwort auf ein Adresslesegignal AR gibt ein Adressdekoder DCD ein Seitenzahllesesignal , ein Zeitlesesignal (j = 1 bis 6) und MAX- und MIN-Spitzenlesesignale (I = 1 bis 12) der Tonhöhenextraktionsdigitalschaltung PD aus.
Fig. 2A und 2B zeigen Schaltungsdiagramme, welche eine detaillierte Anordnung der Tonhöhenextraktionsanalogschaltung PA von Fig. 1 zeigen. Eingangswellenformsignale, welche den jeweiligen Seiten entsprechen und von dem Hexa-Aufnehmer ausgegeben werden, werden Eingangsanschlüssen 11 bis 16 von jeweiligen Tiefpaßfiltern (LPF's) 21 bis 26 zugeführt. Diese Signale werden verstärkt und ihre Hochfrequenzkomponenten entfernt, so daß die Wellenformen der Grundwelle extrahiert werden. Da eine Frequenz eines Ausgangstons jeder Saite innerhalb eines vorherbestimmten Bereichs von zwei Oktaven fällt, besitzen diese LFP's unterschiedliche Grenzfrequenzen in Einheiten von Saiten.
Ausgangssignale von den Tiefpaßfiltern 21 bis 26 werden als Wellenformausgänge W1 bis W6 zugeführt. Die Ausgänge von den Tiefpaßfiltern 21 bis 26 werden ebenso den jeweiligen Nulldurchgangskomporatoren 31 bis 36 eingegeben und mit einem Referenzsignal verglichen, wodurch Nulldurchgangssignale Z1 bis Z6 erzeugt werden.
Die Nulldurchgangssignale Z1 bis Z6 werden einem Eingangsabschnitt eines Parallel-zu-Seriell-Nulldurchgangskonverters 4 eingegeben, welcher AND-Gatter A1 bis A6 und ein OR-Gatter Φ1 umfaßt. Insbesondere werden die Signale Z1 bis Z6 jeweils den AND-Gattern A1 bis A6 eingegeben, welche sequentiell als Antwort auf Pulse Φ1 bis Φ6 (wird später beschrieben) freigegeben werden, so daß die Signale Z1 bis Z6 in das serielle Nulldurchgangssignal ZCR umgewandelt werden. In diesem Fall gibt der Konverter 4 das serielle Nulldurchgangssignal ZCR des logischen Zustands "1" aus, wenn die Werte der Signale Z1 bis Z6 positiv sind. Jedoch gibt der Konverter 4 das serielle Nulldurchgangssignal ZCR des logischen Zustands "0" aus, wenn die Werte der Signale Z1 bis Z6 negative sind.
Die Wellenformausgänge W1 bis W6 der Tiefpaßfilter 21 bis 26 werden dem Eingangsabschnitt eines seriellen Analog-Parallel-Konverters 5 eingegeben, d. h. den Analoggattern g1 bis g6. Die Analoggatter g1 bis g6 werden sequentiell als Antwort auf die Pulse Φ1 bis Φ6 freigegeben, so daß die Ausgänge W1 bis W6 in ein serielles Analogsignal umgewandelt werden. In diesem Fall werden die Gatter g1 bis g6 freigegeben, wenn die Pulse Φ1 bis Φ6 auf einen hohen Pegel gesetzt werden. Die Analoggatter g1 bis g6 werden jedoch gesperrt, wenn die Pulse Φ1 bis Φ6 auf einen niedrigen Pegel gesetzt werden. Ein Ausgangssignal des Konverters 5 wird einem invertierenden Verstärker (OP1) 6 eingegeben, welcher an Widerstände R1 und R2 angeschlossen ist. Die positiven und negativen Wellenformen werden in positive Wellenformen umgewandelt. Insbesondere wird das serielle Nulldurchgangssignal ZCR vom Konverter 4 direkt einem Analoggatter g7 und dem Gatteranschluß eines Analoggatters g8 über einen Inverter i1 eingegeben. Ein Ausgangssignal des invertierenden Verstärkers 6 wird dem Eingangsanschluß des Analoggatters g8 eingegeben. Daher hat der Ausgang des Analoggatters g8 immer einen positiven Wert. Das Analoggatter g7 wird als Antwort auf das serielle Nulldurchgangssignal ZCR des logischen Zustands "1" freigegeben, und die Ausgangssignale der Analoggatter g1 bis g6 werden zu dem Ausgangsanschluß durchgeschaltet. Daher haben die Ausgangssignale immer positive Werte.
Die Ausgänge der Analoggatter g7 und g8 werden einem logarithischen Konverter 7 eingegeben. Die Wellenformdaten werden durch den logarithmischen Konverter in komprimierte Daten logarithmisch umgewandelt. Notwendige Speicherbits werden eliminiert. Ein Ausgangssignal des logarithmischen Konverters 7 wird in ein digitales Ausgangssignal D1 durch einen Analog-zu-Digital-Konverter (auf welchen hernach als A/D-Konverter bezuggenommen wird) 8 in Übereinstimmung mit einem logischen Zustand eines A/D-Umwandlungstaktsignals ADCK umgewandelt.
Fig. 3 ist ein Zeitablaufsdiagramm zum Erklären des Betriebs der Tonhöhenextraktionsanalogschaltung PA von Fig. 2. Die sequentiellen Pulse Φ1 bis Φ6 werden von einem Zeitsteuerungsgenerator TG (Fig. 8) (wird später beschrieben) ausgegeben und der Reihe nach auf jedes Intervall erzeugt, welches zwei Perioden des A/D-Umwandlungstaktsignals ADCK entspricht. Das serielle Nulldurchgangssignal ZCR, welches als Antwort auf die Pulse Φ1 bis Φ6 erzeugt wird, repräsentiert einen Nulldurchgang jeder Saite. Der Digitalausgang D1 repräsentiert Spitzenwerte (die Polarität ist invertiert, um einen positiven Wert zu erlangen) jeder Saite. Der Digitalausgang D1 ist durch eine Umwandlungszeit des A/D-Konverters 8 der sequentiellen Pulse Φ1 bis Φ6 verzögert. Diese Verzögerungszeit kann auf eine später beschriebene Art korrigiert werden. Bezüglich Fig. 3 bezeichnen die Bezugszeichen Q5 und MO5 Zeitsteuerungssignale, welche von der Tonhöhenextraktionsdigitalschaltung PD ausgegeben werden, welche in Fig. 8 gezeigt ist, und Funktionen dieser Signale werden später beschrieben.
Fig. 4 zeigt ein Schaltungsdiagramm, welches eine detaillierte Anordnung des logarithmischen Konverters 7 in der in Fig. 2A und 2B gezeigten Tonhöhenextraktionsanalogschaltung PA darstellt. Der logarithische Konverter 7 umfaßt eine Vier-Vieleck-Annäherung eines logarithmischen Konverters, ist jedoch nicht darauf beschränkt.
Der logarithmische Konverter 7 umfaßt invertierende Verstärker OP3 und 0P4, Transistoren T1, T2 und T3 und Widerstände R0, R0, R1, R2, R3, R4, R, R, R/2 und R/4. Die Widerstände R2 bis R4 sind bestimmt, eine Spannung VOUT zu erlangen:
R2 = (1/2) VDD - 0,6V
R3 = (3/4) VDD - 0,6V
R4 = (7/8) VDD - 0,6V
Mit dieser Anordnung:
(1) Wenn die Bedingung VOUT < (1/2) VDD gilt, werden die Transistoren T1 bis T3 in ausgeschaltetem Zustand gehalten. In diesem Fall kann eine Verstärkung A auf den Wert 4 entsprechend folgender Gleichung berechnet werden:
A = VOUT/VIN = R/(R/4) = 4
(2) Wenn die Bedingung (1/2) VDD < VOUT < (3/4) VDD gilt, werden die Transistoren T2 und T3 in ausgeschaltetem Zustand gehalten. Da jedoch die Emitterspannung gegenüber der Basisspannung des Transistors T1 - 0,6 V überschreitet, wird der Transistor T1 eingeschaltet. Der größte Teil des Emitterstroms fließt in den Kollektor. Aus diesem Grund ist ein Rückkoppelungswiderstand des zweiten invertierenden Verstärkers OP4 mit R/2 vorgesehen. Die Verstärkung A wird auf 1/2 des Falles (1) reduziert, also auf den Wert 2 wie folgt:
A = [1/(1/R + 1/R)]/(R/4) = 2
(3) Wenn die Bedingung (3/4) VDD < VOUT < (7/8) VDD gilt, werden die Transistoren T1 und T2 eingeschaltet, während der Transistor T3 in ausgeschaltetem Zustand gehalten wird. In diesem Fall kann die Verstärkung A auf den Wert 1 entsprechend folgender Gleichung berechnet werden:
A = [1/(1/R + 1/R + 2/R)]/(R/4) = 1
(4) Wenn die Bedingung (7/8) VDD < VOUT gilt, werden die Transistoren T1 bis T3 eingeschaltet. Die Verstärkung A kann entsprechend der folgenden Gleichung auf den Wert 0,5 berechnet werden:
A = [1/(1/R + 1/R + 2/R + 4/R)]/(R/4) = 0,5
Fig. 5 zeigt einen Graphen der Charakterisik, welcher die Beziehung zwischen der Eingangsspannung VIN und der Ausgangsspannung VOUT des logarithmischen Konverters 7 darstellt, welcher wie in Fig. 4 gezeigt angeordnet ist.
Fig. 6 zeigt ein Zeitablaufsdiagramm, welches den sequentiellen Puls Φ1, den Wellenformausgang W1, die Eingangsspannung VIN des logarithmischen Konverters 7, die Ausgangsspannung VOUT und das serielle Nulldurchgangssignal ZCR in der Anordnung von Fig. 2A und 2B zeigt, wenn die erste Saite gezupft wird. Es ist aus Fig. 6 offensichtlich, daß Datenwerte durch den logarithmischen Konverter 7 logarithmisch komprimiert werden, um die Anzahl von Bits zu reduzieren.
Fig. 7(a) und 7(b) zeigen Saitenvibrationsumhüllende vor und nach der Umwandlung durch den logarithmischen Konverter 7.
Wenn die Saitenvibrationsumhüllende, welche in Fig. 7(a) dargestellt ist, dem logarithmischen Konverter 7 eingegeben wird, kann die in Fig. 7(b) dargestellte Umhüllende erlangt werden. Aufmerksamkeit sollte bezüglich einer Ton-ein-Zeit entgegengebracht werden. Wenn die in Fig. 7(a) gezeigte Wellenform durch den A/D-Konverter 8 umgewandelt wird, um ein Ton-aus-Gebiet zu erlangen, welches einen Wert unterhalb eines gegebenen Schwellenwerts besitzt, ist die Ton-ein-Zeit kurz. Wenn jedoch eine Ton-ein-Operation mit dem Schwellenwert nach der logarithmischen Umwandlung durchgeführt wird, wie in Fig. 7(b) gezeigt ist, kann die Ton-ein-Zeit verlängert werden. Daher kann die Tonerzeugungssteuerung die abrupte Dämpfung der Seitenvibration bei dieser Ausführungsform bewältigen.
Der logarithmische Konverter 7 ist nicht in der Tonhöhenextraktionsdigitalschaltung PD angeordnet, d. h. die logarithmische Umwandlung wird nicht in der Digitalschaltung durchgeführt. Der logarithmische Konverter 7 ist in der Tonhöhenextraktionsanalogschaltung PA angeordnet, um die logarithmische Umwandlung in der Analogschaltung aus folgendem Grund durchzuführen. Es wird beispielsweise angenommen, daß der A/D-Konverter 8 einen 8-Bit-Konverter umfaßt und ein Tonaus-Schwellenwert in Fig. 7(b) gleich 3 ist. Um die Ton-ein- Zeit in Fig. 7(a) wie in Fig. 7(b) zu verlängern, muß ein Schwellenwert auf 3/4 = 0,75 gesetzt werden. Dieser Schwellenwert kann nicht ohne Ersetzen des A/D-Konverters gesetzt werden. Es ist möglich, das obige Setzen durchzuführen, wenn ein 10-Bit-Konverter verwendet wird, dessen Anzahl von Bits größer ist, als die des derzeitig verwendeten Konverters von 2 Bits. Eine Schaltungsanordnung wird jedoch durch Erhöhen der Kosten des Konverters teuer.
Fig. 8 zeigt ein schematisches Blockdiagramm der Tonhöhenextraktionsdigitalschaltung PD von Fig. 1. Die Tonhöhenextraktionsdigitalschaltung PD umfaßt den Spitzendetektor PEDT zum Empfang des seriellen Nulldurchgangssignals ZCR und Erfassen der Spitzen MAX und MIN, die Zeitkonstanten-Umwandlungssteuerschaltung TCC zum Umwandeln einer Zeitkonstante des Spitzendetektors PEDT, die Nulldurchgangszeit-Empfangsschaltung ZTS, die Spitzenwert-Empfangsschaltung PVS, den Zeitsteuerungsgenerator TG zum Erzeugen verschiedener Zeitsteuerungssignale, beispielsweise der sequentiellen Pulse Φ1 bis Φ6 und der Zeitsteuerungssignale ADCK, Q5, MO5 und MC. Diese Komponenten werden unten detailliert beschrieben.
Fig. 9(a) und 9(b) zeigen ein schematisches Diagramm bzw. ein Wellenformdiagramm zum Erklären des Spitzendetektors PEDT. insbesondere zeigt Fig. 9(a) ein Schaltungsdiagramm einer positiven Seite der Vibrationen einer Saite. Im Prinzip werden 12 Schaltungen Fig. 9(a) erfordert. Praktisch müssen jedoch nicht 12 Schaltungen angeordnet sein, um Vibrationen einer Mehrzahl von Saiten entsprechend einer Zeitmultiplextechnik zu verarbeiten. Diese Technik wird später unter Bezugnahme auf Fig. 10 beschrieben. Ein logarithmisch umgewandeltes Wellenformsignal von dem logarithmischen Konverter 7 in der Tonhöhenextraktionsananalogschaltung PA wird dem A/D-Konverter 8 eingegeben und in das Digitalausgangssignal D1 jedesmal umgewandelt, wenn das A/D-Umwandlungstaktsignal ADCK des Zeitsteuerungsgenerators TG von Fig. 8 eingegeben wird. Das Digitalausgangssignal D1 wird einem Eingangsanschluß eines Komparators 42 eingegeben (dieser Eingangswert ist als A definiert). Der A/D-Konverter 8 ist identisch mit dem in Fig. 2 gezeigten. Aus Gründen der Anschaulichkeit ist seine Charakteristik ebenso in Fig. 9(a) erläutert.
Ein Speicherwert des Speichers 43 wird dem anderen Eingangsanschluß B des Komparators 42 eingegeben (dieser Wert ist als B definiert). Wenn A > B, gibt der Komparator 42 ein Signal des Pegels "H" aus, d. h. den logischen Zustand "1". Andernfalls gibt der Komparator 42 ein Signal des Pegels "L" aus, d. h. den logischen Zustand "0". Ein Speicher 43 kann ein Ausgangssignal des A/D-Konverters 8 oder ein Ausgangssignal eines Subtrahierers 44 speichern. Die Ausgangsselektion wird durch einen Datenselektionsschalter 46 durchgeführt. D. h. wenn das Ausgangssignal des Komparators 42 auf den logischen Zustand "1" gesetzt ist, wird der Schalter 46 auf die Seite "1" geschaltet, so daß das Ausgangssignal des A/D-Konverters 8 in den Speicher 43 geladen wird. Wenn jedoch das Ausgangssignal des Komparators 46 auf den logischen Zustand "0" gesetzt ist, wird der Schalter 46 auf die Seite "0" geschaltet, so daß das Ausgangssignal des Subtrahierers 44 in den Speicher 43 geladen wird.
Der Speicherwert des Speichers 43 wird direkt einem Eingangsanschluß A des Subtrahierers 44 eingegeben. Ein Wert wird durch Modifizieren des Speicherwertes des Speichers 43 mit 1/n erlangt, beispielsweise wird eine Verschiebeeinrichtung 45 an den anderen Eingangsanschluß des Subtrahierers 44 angeschlossen. Der Subtrahierer 44 berechnet eine Differenz (A - B) und die Differenz erscheint an dem Ausgangsanschluß S. Die Verschiebeeinrichtung 45 subtrahiert beispielsweise einen 1/256-Wert des Speicherwertes des Speichers 43. Daher führt der Subtrahierer 44 folgende Berechnung durch:
S = A - B = A - (1/256) A
Der Wert B kann eine von dem Wert A unabhängige Konstante sein. Gemäß der oberen Gleichung wird S exponentiell verändert, und es kann eine gute Charakteristik erlangt werden.
Wenn das in Fig. 9(b) gezeigte Wellenformsignal (Eingangssignal des Komparators 42) dem Komparator 42 eingegeben wird, wird mit der obigen Anordnung ein in Fig. 9(b) gezeigtes Spitzenerfassungssignal MAX von dem Komparator 42 ausgegeben. D. h. wenn das Ausgangssignal des A/D-Konverters 8, welches als Eingangssignal des Komparators 42 dient, ansteigt, steigt das Ausgangssignal des Komparators 42 an und geht in den logischen Zustand "1" über. Wenn das Eingangssignal des Komparators 42 kleiner ist als der Speicherwert des Speichers 43, fällt das Ausgangssignal des Komparators 42 und geht in den logischen Zustand "0" über. Ein Ausgangssignal des A/D-Konverters 8 rückt eine negative halbe Wellenperiode voran und danach gegen die positive Seite. Wenn das Ausgangssignal des A/D-Konverters 8 den Speicherwert des Speichers 43 erreicht, steigt das Ausgangssignal des Komparators 42 an und geht in den logischen Zustand "1" über. Wenn das Ausgangssignal des A/D-Konverters 8 die Spitze MAX erreicht, fällt das Ausgangssignal des Komparators 42 und geht in den logischen Zustand "0" über. Auf diese Art kann die Spitze MAX des Komparators 42 erfaßt werden. Ein Teiler kann anstelle der Verschiebeeinrichtung 45 verwendet werden.
Fig. 18(a) und 18(b) zeigen Zeitablaufsdiagramme zum Erklären des Betriebs der Schaltung von Fig. 9. Insbesondere zeigt Fig. 18(a) die Beziehung zwischen der Spitze und dem Nulldurchgang, wenn das Eingangswellenformsignal groß ist. Fig. 18(b) zeigt die Beziehung zwischen dem Spitzen- und Nulldurchgang, wenn das Eingangswellenformsignal klein ist. Spitzen- und Nulldurchgangserfassung kann durchgeführt werden, sogar wenn die Größe des Eingangswellenformsignals diejenige ist, welche in Fig. 18(a) oder 18(b) gezeigt ist.
Fig. 18(a) zeigt eine Wellenform, welche zweite harmonische Obertöne enthält. Gemäß dieser Ausführungsform kann ein Zeitintervall zwischen Nulldurchgängen sofort nach den Spitzen gemessen werden, wie es aus nachfolgender Beschreibung offensichtlich ist. Daher werden die harmonischen Obertöne eliminiert, und es kann Periodenerfassung durchgeführt werden (T in Fig. 18(a) ist die Periode).
Sogar bei der in Fig. 18(b) gezeigten Wellenform muß eine Reduktionsrate des Speichers 43 berücksichtigt werden, um harmonische Obertöne wie in Fig. 18(a) zu eliminiern. Wenn die Eingangswellenform groß ist, muß die Verarbeitung schnell sein; und wenn die Eingangswellenform klein ist, muß die Verarbeitung langsam sein. Durch Dämpfung des Inhalts des Speichers 43 entsprechend einer exponentiellen Kurve kann bei dieser Ausführungsform gute harmonische Obertonelimination sowohl in den Fällen von Fig. 18(a) als auch von Fig. 18(b) durchgeführt werden.
Fig. 10 zeigt eine detaillierte Schaltungsanordnung des in Fig. 8 gezeigten Spitzendetektors PEDT. Ein im Speicher 43 gespeicherter Speicherwert, beispielsweise der eines 12-Bit- Schieberegisters (6[Saiten] x 2[(maximales (positives) oder minimales (negatives) Spitzenhalten)] = 12) wird einem Gatter GATE1 eingegeben, und das Gatter GATE1 wird als Antwort auf ein Steuersignal PR von einer Gattersteuerschaltung GATEC freigegeben oder gesperrt. Ein Ausgangssignal des Gatters GATE1 wird der Verschiebeeinrichtung 45 eingegeben, und ein Ausgang der Verschiebeeinrichtung 45 wird einem Eingangsanschluß des Subtrahierers 44 eingegeben. Der Speicherwert des Speichers 43 wird direkt dem anderen Eingangsanschluß des Subtrahierers 44 eingegeben. Das Zeitsteuerungssignal MO5 des Zeitsteuerungsgenerators TG von Fig. 8 wird einem Taktanschluß CK des Speichers 43 eingegeben. Der Inhalt des Speichers 43 wird als Antwort auf die ansteigende Flanke des Zeitsteuerungssignals MO5 nach rechts geschoben. Die Verschiebeeinrichtung 45 führt das Verschieben bei einer Rate von beispielsweise 1/256 (8-Bit-Verschieben) oder 1/16 (4-Bit-Verschieben) durch. Das Umschalten zwischen dem 8- Bit- und 4-Bit-Verschieben wird durch das Zeitkonstantenänderungssignal GX gesteuert.
Die Gattersteuerschaltung GATEC umfaßt einen 2-Bit-Zähler COW1, OR-Gatter OR1 bis OR4 und AND-Gatter A10 und A11. Da der sequentielle Puls Φ1 dem Eingangsanschluß des Zählers COW1 eingegeben wird, werden die sequentiellen Pulse Φ1 und Φ2, welche dem OR-Gatter OR2 eingegeben werden, direkt durchgelassen und, wie im Zeitablaufsdiagramm von Fig. 11 gezeigt, als Steuersignal PR zugeführt. Da die Pulse Φ3 und Φ4 durch das AND-Gatter A11 ausgegeben werden, werden diese Pulse auf ähnliche Weise als ein Steuersignal PR pro zwei Zyklen ausgegeben, d. h. während der Periode, bei welcher der QA-Ausgang auf den logischen Zustand "1" gesetzt ist. Auf ähnliche Weise werden die Pulse Φ5 und Φ6 als ein Steuersignal PR pro 4 Zyklen ausgegeben, d. h. wenn QA- und QB- Ausgänge gleichzeitig auf den logischen Zustand "1" gesetzt sind. Dieses Steuersignal dient als ein Gatterfreigabesignal für das Gatter GATE1. Eine Subtraktionsoperation für die ersten und zweiten Saiten wird durch den Subtrahierer 44 für jeden Zyklus durchgeführt. Eine Subtraktionsoperation für die dritten und vierten Saiten wird für jeden anderen Zyklus durchgeführt. Eine Subtraktionsoperation für die fünften und sechsten Saiten wird aus folgendem Grund bei jedem vierten Zyklus durchgeführt. Die Saitenvibration der Hochtonsaiten (d. h. der erste Saitenteil) neigt dazu, abrupt abgeschwächt zu werden. Die Saitenvibration der Tieftonsaiten (d. h. der sechste Saitenteil) neigt dazu, langsam abgeschwächt zu werden.
Die Reduktionsrate des Inhalts im Speicher 43 bezüglich der ersten und der zweiten Saite ist groß, während die Reduktionsrate des Inhalts des Speichers 43 bezüglich der fünften und sechsten Saite klein ist. Die Reduktionsrate des Inhalts des Speichers 43 bezüglich der dritten und vierten Saite liegt dazwischen. Die Rate kann in Einheiten von Saiten verändert werden. Alternativ kann die Veränderung der Rate für Saitengruppen durchgeführt werden oder für eine Gruppe der ersten bis dritten Saiten und für eine Gruppe der vierten bis sechsten Saiten. Ein Ausgang des Gatters GATE1 wird auf einem hohen Pegel des Steuersignals PR aktiviert, d. h. ein vom Speicher 43 ausgelesener Ausgang wird der Verschiebeeinrichtung 45 zugeführt. Der Verschiebebetrag der Verschiebeeinrichtung 45 kann durch ein Zeitkonstantenänderungssignal GX wie oben beschrieben geändert werden.
Der Subtrahierer 44 führt folgende Operationen durch:
S = R (1 - 1/256) - 1
Wenn jedoch das Zeitkonstantenänderungssignal GX auf den logischen Zustand "1" gesetzt ist, wird die folgende Operation durchgeführt:
S = R (1 - 1/16) - 1
Der Subtrahierer 44 enthält einen Eingangsanschluß CIN für einen Übertrag von einer vorhergehenden Stelle. Daher kann ein Ausgangssignal sogar dann reduziert werden, wenn der andere Eingangsanschluß, d. h. die Eingangsseite B des Subtrahierers 44 auf den logischen Zustand "0" gesetzt ist.
Wenn der Betrieb des Subtrahierers 44 exakt mit dem Steuersignal PR von der Gattersteuerschaltung GATEC synchronisiert ist, wird das Steuersignal PR dem Eingangsanschluß CIN des Übertrags von einer vorhergehenden Stelle zugeführt. Mit dieser Anordnung werden "-1"-Berechnungen bezüglich der obigen Gleichungen durchgeführt, immer wenn der Inhalt des Speichers 43 dem Subtrahierer 44 über das Gatter GATE1 und die Verschiebeeinrichtung 45 zugeführt wird.
Wenn ein Signal des logischen Zustands "1" von einem OR-Gatter OR5 zugeführt wird, werden die oberen acht Bits eines Eingangs des Subtrahierers 44 dem Speicher 43 über einen Datenauswahlschalter 46 eingegeben. Die unteren vier Bits werden dem Speicher 43 über AND-Gatter a7 bis a10 eingegeben. Wenn ein Signal des logischen Zustands "0" von dem OR-Gatter OR5 zugeführt wird, wird das neue digitale Ausgangssignal D1 des A/D-Konverters 8 dem Speicher 43 durch den Datenauswahlschalter 46 aus folgendem Grund zugeführt. Ein Ausgangssignal des OR-Gatters OR5 wird einem Eingangsanschluß SE des Datenauswahlschalters 46 und AND-Gattern a7 bis a10 eingegeben.
Das digitale Ausgangssignal D1 des A/D-Konverters 8 wird dem einen Eingangsanschluß A des Komparators 42 eingegeben. Ein Speicherwert (die oberen acht Bits) des Speichers 43 werden dem anderen Eingangsanschluß B des Komparators B eingegeben. Das digitale Ausgangssignal D1, welches dem einen Eingangsanschluß A des Komparators 44 eingegeben wird, wird ebenso dem anderen Eingangsanschluß des Datenauswahlschalters 46 eingegeben. Ein Ausgangssignal des Komparators 42 wird dem einen Eingangsanschluß des OR-Gatters OR5 durch den Inverter IV1 eingegeben. Ein Ausgangssignal eines exklusiven OR-Gatters EX wird dem anderen Eingangsanschluß des OR-Gatters OR5 eingegeben. Das serielle Nulldurchgangssignal ZCR der Tonhöhenextraktionsanalogschaltung PA und das A/D-Umwandlungszeitsteuerungssignal ADCK des Zeitsteuerungsgenerator TG werden dem Eingangsanschluß des exklusiven OR-Gatters EX eingegeben. Wenn daher das Signal ZCR mit dem Signal ADCK übereinstimmt, wird ein Ausgangssignal des OR-Gatters EX auf den logischen Zustand "0" gesetzt.
Wenn das Ausgangssignal des exklusiven OR-Gatters EX auf den logischen Zustand "0" gesetzt wird, d. h. wenn das Signal ZCR mit dem Signal ADCK übereinstimmt und das neue digitale Ausgangssignal D1 einen Speicherwert des Speichers 43 überschreitet, wird ein Ausgangssignal des OR-Gatters OR5 auf den logischen Zustand "0" gesetzt. Wie oben beschrieben, wird das neue digitale Ausgangssignal D1 durch den Datenauswahlschalter 46 in den Speicher 43 geladen (in diesem Fall befinden sich die unteren 4 Bits alle im Zustand "0"). Wenn das Ausgangssignal des exklusiven OR-Gatters EX auf den logischen Zustand "1" gesetzt ist, d. h. wenn das Signal ZCR nicht mit dem Signal ADCK übereinstimmt, wird ein Ausgang des OR-Gatters OR5 auf den logischen Zustand "1" gesetzt. Das Ausgangssignal des Subtrahierers 44 wird dem Speicher 43 eingegeben, jedoch wird das neue digitale Ausgangssignal D1 nicht dazu eingegeben. Sogar wenn das Signal ZCR mit dem Signal ADCK übereinstimmt, wenn die Bedingung A < B für den Komparator 42 gilt, wird ein Ausgang des OR-Gatters OR5 auf den logischen Zustand "1" gesetzt. Daher wird das neue digitale Ausgangssignal D1 nicht dem Speicher 43 zugeführt.
Das serielle Nulldurchgangssignal ZCR, das Ausgangssignal des Komparators 42 und die Zeitsteuerungssignale Q5 und ADCK des Zeitsteuerungsgenerators TG werden jeweils den AND-Gattern A1 bis A5 des Seriell-zu-Parallel-Konverters eingegeben. Ausgangssignale der AND-Gatter A1 bis A4 und darauf folgende Pulse Φ1, Φ2, ..., Φ6 des Zeitsteuerungsgenerators TG werden AND-Gattern a11max, a12max, ..., a62max und a11min, a12min, ..., a62min zugeführt. Die Ausgangssignale der AND-Gatter a11max, a11min, ..., a62min werden Flipflops FF1a, FF1b, ..., FF6b eingegeben und in parallele Spitzensignale MAXI und MINI (I = 1 bis 6) umgewandelt. Wenn das A/D- Umwandlungstaktsignal ADCK auf den logischen Zustand "1" gesetzt ist, werden Ausgänge von (positiven) aufwärts-AND-Gattern A1 und A2 auf den logischen Zustand "1" gesetzt. Wenn jedoch das A/D-Umwandlungstaktsignal ADCK auf den logischen Zustand "0" gesetzt ist, werden Ausgänge von negativen abwärts-AND-Gattern A3 und A4 auf den logischen Zustand "1" gesetzt.
Wenn das serielle Nulldurchgangssignal ZCR auf den logischen Zustand "1" gesetzt ist und der Ausgang des Komparators 42 auf den logischen Zustand "0" gesetzt ist, führt das AND- Gatter A1 ein Ausgangssignal des Zustands "1" einem AND-Gatter aI1max (I = 1 bis 6) zu, um die Ausgangssignale MAXI (I = 1 bis 6) auf einen niedrigen Pegel zu setzen, während die A/D-Umwandlungstaktsignale ADCK und Q5 auf den logischen Zustand "1" gesetzt sind. Daher wird eins der Flipflops FF1a bis FF6a zurückgesetzt.
Auf ähnliche Weise führt das AND-Gatter A2 ein Ausgangssignal des Zustands "1" AND-Gattern aI2max (I = 1 bis 6) zu, um die Ausgänge MAXI (I = 1 bis 6) auf einen hohen Pegel zu setzen, wenn das serielle Nulldurchgangssignal ZCR auf den logischen Zustand "1" gesetzt ist und der Ausgang des Komparators 42 auf den logischen Zustand "1" gesetzt ist, während das A/D-Umwandlungstaktsignal ADGK und das Zeitsteuerungssignal Q5 auf dem logischen Zustand "1" gehalten wird. Daher wird einer der Flipflops FF1a bis FF6a zurückgesetzt.
Das AND-Gatter A3 führt ein Ausgangssignal "1" AND-Gattern aI2min (I = 1 bis 6) zu, um das Signal MINI (I = 1 bis 6) auf einen niedrigen Pegel zu setzen, wenn das serielle Nulldurchgangssignal ZCR auf den logischen Zustand "0" gesetzt ist und der Ausgang des Komparators 42 auf den logischen Zustand "0" gesetzt ist, während das A/D-Umwandlungstaktsignal ADCK auf den logischen Zustand "0" gesetzt ist und das Zeitsteuerungssignal Q5 auf den logischen Zustand "1" gesetzt ist. Eines der Flipflops FF1b bis FF6b wird zurückgesetzt.
Das AND-Gatter A4 führt ein Ausgangssignal des Zustands "1" den AND-Gattern aI2min (I = 1 bis 6) zu, um das Signal MINI (I = 1 bis 6) auf einen hohen Pegel zu setzen, wenn das serielle Nulldurchgangssignal ZCR auf den logischen Zustand "0" gesetzt ist und der Ausgang des Komparators 42 auf den logischen Zustand "1" gesetzt ist, während das A/D-Umwandlungstaktsignal ADCK auf den logischen Zustand "0" gesetzt ist und das Zeitsteuerungssignal auf den logischen Zustand "1" gesetzt ist. Eines der Flipflops FF1b bis FF6b wird zurückgesetzt.
Fig. 15 zeigt ein Zeitablaufsdiagramm zum Erklären der Operation von Fig. 10, wobei der Fall gezeigt wird, bei welchem ein Spitzensignal MIN1 von dem Flipflop FF1b ausgegeben wird. Ein Speicherwert, welcher in dem Speicher 43 gespeichert ist, wird dem Eingangsanschluß A des Subtrahierers 44 an der ansteigenden Flanke des Zeitsteuerungssignals MO5 eingegeben. In diesem Fall wird dieser Speicherwert in der Reihenfolge 1U (positive Seite der ersten Saite), 1D (negative Seite der ersten Saite), ..., 6D (negative Seite der sechsten Saite) eingegeben. Die Werte, welche durch Bit-Verschiebung des Speicherwertes des Speichers 43 durch die Verschiebeeinrichtung 45 bei einer vorherbestimmten Rate erlangt wird, nachdem das Gatter GATE1 in Übereinstimmung mit dem Steuersignal PR freigegeben ist, welches durch die sequentiellen Pulse Φ1 bis Φ6 erlangt wird, werden dem Eingangsanschluß B des Subtrahierers 44 eingegeben. Der Ausgang des Komparators 42 wird lediglich dann auf den logischen Zustand "1" gesetzt, wenn das digitale Ausgangssignal D1 des A/D-Konverters 8 größer ist als der Speicherwert des Speichers 43, welcher dem Eingangsanschluß A des Subtrahierers 44 eingegeben wird. Das Flipflop FF1b ist infolge der Erzeugung eines gesetzten Zeitsteuerungssignals gesetzt, welches erlangt wird, wenn das Zeitsteuerungssignal Q5 auf den logischen Zustand "1" gesetzt ist und das A/D-Umwandlungstaktsignal ADCK auf den logischen Zustand "0" gesetzt ist. In diesem Fall erscheint das Spitzensignal MIN1 an dem Ausgangsanschluß Q des Flipflops FF1b. Andere Flipflops FF1a, FF2a bis FF6a und FF2b bis FF6b werden auf dieselbe Art wie das Flipflop FF1b betrieben.
Die Spitzensignale MAX1 bis MAX6 werden als Parallelsignale von den Flipflops FF1a bis FF6b ausgegeben, und Spitzensignale MIN1 bis MIN6 werden als Parallelsignale der Flipflops FF1b bis FF6b ausgegeben.
Fig. 12 zeigt ein Blockdiagramm der Zeitkonstanten-Umwandlungssteuerschaltung TCC (Fig. 8), welche die Tonhöhenextraktionsdigitalschaltung PD (Fig. 1) darstellt. Diese Schaltungsanordnung repräsentiert einen Schaltungsteil entsprechend der ersten Saite. In der Praxis werden sechs identische Schaltungen für sechs Saiten verwendet. Wenn das Schreibsignal WR1 einem Register (MREG) RG eingegeben wird, werden Daten von dem Mikrocomputer MCP in das Register geschrieben. In diesem Fall müssen Wellenformvibrationen unmittelbar in der Anfangsdauer der Saitenvibrationen erfaßt werden. Aus diesem Grund werden Tonperiodendaten entsprechend dem höchsten Bund der Saite in das Register RG während der Ton-aus-Zeit geschrieben. Wenn die Saitenvibration erfaßt wird, werden die offenen Saitenperiodendaten der Saite, d. h. die niedrigsten Tonperiodendaten der Saite, in das Register RG geschrieben, um nicht harmonische Obertöne aufzunehmen. Wenn die Vibrationsperiode der gezupften Saite erfaßt ist, werden die entsprechenden Periodendaten in das Register RG geschrieben.
Das Signal MIN1 (Fig. 16) des Spitzendetektors PEDT wird dem Löschanschluß CL eines MIN1-Zeitgebers TM1 durch einen Inverter IV4 eingegeben. Das Signal MAX1 (Fig. 16) des Spitzendetektors PEDT wird dem Löschanschluß CL des MAX-Zeitgebers TM2 durch einen Inverter IV3 eingegeben. Die Zeitgeber TM1 und TM2 werden gelöscht, wenn MIN und MAX auf den logischen Zustand "1" gesetzt sind. Ausgangssignale der Zeitgeber TM1 und TM2 werden den Eingangsanschlüssen A von Komparatoren CO1 bzw. CO2 eingegeben und mit einem Ausgang des Registers RG verglichen. Wenn die Eingangssignale an den Eingangsanschlüssen A und B miteinander übereinstimmen, werden die Signalausgänge der Komparatoren CO1 und CO2 den Anschlüssen CK von D-Flipflops F2 bzw. F1 eingegeben. Ausgänge der Inverter IV4 und IV3 werden an den Anschlüssen CL der Flipflops F2 bzw. F1 eingegeben. Die Flipflops F1 und F2 werden gelöscht, wenn die Spitzensignale MIN1 und MAX1 auf den logischen Zustand "1" gesetzt sind. Ausgangssignale der Flipflops F1 und F2 werden den ersten Eingangsanschlüssen der AND-Gatter mit drei Eingängen A5 bzw. A6 eingegeben. Das A/D-Umwandlungstaktsignal ADCK wird den zweiten Eingangsanschlüssen der AND-Gatter A5 und A6 eingegeben. Der sequentielle Puls Φ1 wird den dritten Eingangsanschlüssen der AND-Gatter A5 und A6 eingegeben. Ausgangssignale der AND-Gatter A5 und A6 werden dem OR-Gatter OR6 eingegeben. Ein Ausgangssignal des OR-Gatters OR6 wird dem OR-Gatter OR7 eingegeben. Wie in Fig. 12 gezeigt ist, wird das A/D-Umwandlungstaktsignal ADCK direkt dem AND-Gatter A5 eingegeben, und ein invertiertes Signal davon wird dem AND-Gatter A6 eingegeben.
Wenn in dieser Schaltung das A/D-Umwandlungstaktsignal ADCK auf den logischen Zustand "1", ein Ausgang des Flipflops F1 auf den logischen Zustand "1" und der sequentielle Puls Φ1 auf den logischen Zustand "1" gesetzt ist, dann erscheint ein Ausgang des Zustands "1" an dem AND-Gatter A5. Wenn ein A/D-Umwandlungstaktsignal ADCK auf den logischen Zustand "0", ein Ausgang des Flipflops F2 auf den logischen Zustand "1" und der sequentielle Puls Φ1 auf den logischen Zustand "1" gesetzt sind, dann erscheint ein Ausgangssignal des Zustands "1" an dem AND-Gatter A6. Wenn eines der Ausgangssignale der Zustände "1" an dem AND-Gatter A5 und A6 erscheint, wird ein Ausgangssignal des logischen Zustands "1" von dem OR-Gatter OR6 ausgegeben. Daher wird das Zeitkonstanten-Änderungssignal GX von dem OR-Gatter OR7 ausgegeben. Das Signal GX ist normalerweise auf den logischen Zustand "0" gesetzt. Das Signal GX geht jedoch in einen hohen Zustand über, wenn eine in dem Register RG gesetzte Zeit verstrichen ist. Durch Schalten der Anzahl von Stufen der Schiebeeinrichtung 45, welche in Fig. 10 gezeigt ist, wird der Registerinhalt des Speichers 43, d. h. der positive oder negative Spitzenwert der ersten Saite in diesem Fall bei einer hohen Geschwindigkeit gedämpft (Fig. 16).
Fig. 13 zeigt ein Schaltungsdiagramm, welches eine detaillierte Anordnung der Nulldurchgangszeit-Empfangsschaltung ZTS (Fig. 8) darstellt, welche eine Tonhöhenextraktionsdigitalschaltung PD (Fig. 1) bildet. Diese Schaltungsanordnung repräsentiert lediglich einen Schaltungsteil für die erste Saite. Das Signal MAX1 von dem Spitzendetektor PEDT wird dem Eingangsanschluß R eines R-S-Flipflops F3 eingegeben. Ein Nulldurchgangssignal der ersten Saite wird dem Eingangsanschluß S des R-S-Flipflops F3 durch einen Inverter IV5 eingegeben. Ein Ausgangssignal (51 in Fig. 17) von dem Ausgangsanschluß Q des Flipflops F3 wird dem Eingangsanschluß D eines D-Flipflops F5 eingegeben. Das Signal MIN1 von dem Spitzendetektor PEDT wird dem Eingangsanschluß R eines R-S- Flipflops F4 eingegeben. Das Nulldurchgangssignal Z1 der ersten Saite wird dem Eingangsanschluß des Flipflops F4 eingegeben. Ein Ausgangsanschluß (52 in Fig. 17) von dem Ausgangsanschluß Q des Flipflops F4 wird dem Eingangsanschluß D des D-Flipflops eingegeben. Die Anschlüsse CK der Flipflops F5 und F6 empfangen ein Taktsignal MC von dem Zeitsteuerungsgenerator TG von Fig. 8. Die Flipflops F5 und F6 empfangen Eingangssignale an ihren Eingangsanschlüssen D als Antwort auf die ansteigende Flanke des Taktsignals MC. Diese Eingangssignale erscheinen an den Ausgangsanschlüssen der Flipflops F5 und F6 und werden den ersten Eingangsanschlüssen der AND-Gatter A7 und A8 eingegeben. Die zweiten Eingangsanschlüsse der AND-Gatter A7 und A8 empfangen Ausgangssignale von den Ausgangsanschlüssen der Flipflops F3 bzw. F4.
Ausgangssignale (53 und 54 in Fig. 17) von den AND-Gattern A7 und A8 werden dem NOR-Gatter NOR und den Eingangsanschlüssen S bzw. R eines R-S-Flipflops F7 eingegeben. Ein Ausgangssignal (55 in Fig. 17) von dem NCR-Gatter NOR wird dem Anschluß CK eines D-Flipflops F8 und dem Anschluß CK eines D-Flipflops F9 eingegeben. Ein Ausgangssignal (56 in Fig. 17) des Flipflops F7 wird dem Eingangsanschluß D0 des Flipflops F9 eingegeben. Ein Zeitlesesignal (Fig. 17) von einem Decoder DCD in Fig. 1 wird einem Anschluß CL des Flipflops F8 und dem Anschluß OE des Flipflops F9 eingegeben. Ein Ausgangssignal eines Zeitbasiszählers COW2 wird den Eingangsanschlüssen D1 bis D15 des Flipflops F9 eingegeben. Eine Referenzspannung VDD wird dem Eingangsanschluß D des Flipflops F8 eingegeben. Der Eingangsanschluß eines Gatters GATE2 empfängt ein Ausgangssignal (57 in Fig. 17) von dem Flipflop F8 (Schaltung entsprechend der ersten Saite) und Ausgangssignale von (nicht gezeigten) Flipflops entsprechend der zweiten bis sechsten Saiten. Das Saitenanzahllesesignal wird dem Anschluß CE des Gatters GATE2 eingegeben. Ein Ausgangssignal des Gatters GATE2 wird dem Mikrocomputer MCP über einen Bus BUS eingegeben. Die Eingangsanschlüsse des AND-Gatters A9 empfangen ein Ausgangssignal von dem NOR-Gatter NOR entsprechend der ersten Saite und Ausgangssignale von (nicht gezeigten) NOR-Gattern entsprechend der zweiten und sechsten Saiten. Daher wird das gemeinsame Unterbrechungssignal INT für alle Saiten dem Mikrocomputer MCP eingegeben.
Fig. 17 zeigt ein Zeitablaufsdiagramm zum Erklären des Betriebs der Nulldurchgangszeit-Empfangsschaltung ZTS von Fig. 13. Das Bezugszeichen MG bezeichnet ein Taktsignal, welches den Flipflops F5 und F6 und dem Zähler COW2 eingegeben wird; MAX1 und MIN1 bezeichnen Erfassungssignale des Spitzendetektors PEDT, und Z1 bezeichnet ein Nulldurchgangssignal der ersten Saite. Bezugszeichen 51 bezeichnet ein Ausgangssignal des Flipflops F3, 52 ein Ausgangssignal des Flipflops F4, 53 ein Ausgangssignal des AND-Gatters A7, 54 ein Ausgangssignal des AND-Gatters A8, 55 ein Ausgangssignal des NOR-Gatters NOR, 56 ein Ausgangssignal des Flipflops F7 und 57 ein Ausgangssignal des Flipflops F8. Bezugszeichen RD1 bezeichnet ein Zeitlesesignal und INT (dasselbe wie 55) ein Unterbrechungssignal.
Wenn bezüglich Fig. 13 und 17 das Flipflop F3 als Antwort auf das Signal MAX1 zurückgesetzt wird und das Nulldurchgangssignal Z1 in einen niedrigen Zustand übergeht und dem Flipflop F3 eingegeben wird, wird das Ausgangssignal 51 des Flipflops F3 auf den logischen Zustand "1" gesetzt. Zur selben Zeit geht das Ausgangssignal des Flipflops F5 in einen niedrigen Zustand über (da das Taktsignal MC aktiviert ist). Das Monoflop-Pulsausgangssignal 53, welches dieselbe Pulsbreite wie diejenige des Taktsignals MC aufweist, wird von dem AND-Gatter A7 ausgegeben. Daher wird der nächste Nulldurchgangspunkt MAX1 zu der positiven Spitze, welche durch MAX1 bestimmt ist, erfaßt.
Wenn das Flipflop F4 als Antwort auf das Signal MIN1 zurückgesetzt wird und das Nulldurchgangssignal Z1, welches dem Flipflop F4 eingegeben wird, in einen hohen Zustand übergeht, wird der Ausgang 52 des Flipflops F4 auf den logischen Zustand "1" gesetzt. Zur selben Zeit geht ein Ausgang des Flipflops F6 in einen niedrigen Zustand über (da das Taktsignal MC eingegeben wird). Das Monoflop-Pulsausgangssignal 54, welches dieselbe Pulsbreite wie diejenige des Taktsignals MC aufweist, wird von dem AND-Gatter A8 ausgegeben. Daher wird der nächste Nulldurchgangspunkt zu der negativen Spitze, welche durch MIN1 bestimmt ist, erfaßt.
Das Flipflop F7 wird als Antwort auf ein Ausgangssignal von dem AND-Gatter A7 zurückgesetzt. Das Flipflop F7 wird als Antwort auf ein Ausgangssignal des AND-Gatters A8 zurückgesetzt. Ein Ausgangssignal von dem Flipflop F8 wird dem LSB- Eingangsanschluß D0 des Flipflops F9 eingegeben. Daher wird die Polarität der Spitze bestimmt (wenn die Spitze positiv ist, befindet sich das Ausgangssignal im Zustand "1"; wenn die Spitze negativ ist, befindet sich das Ausgangssignal im Zustand "0").
Das NOR-Gatter NOR gibt einen Ausgang des Zustands "0" aus, wenn einer der Ausgänge der AND-Gatter A7 und A8 auf einen logischen Zustand "1" gesetzt ist. In diesem Fall wird das Unterbrechungssignal INT des AND-Gatters A9 dem Mikrocomputer MCP ausgegeben. Der Mikrocomputer MCP führt das Saitenanzahllesesignal RDI dem Gatter GATE2 zu, um die Saitenanzahl entsprechend dem erzeugten Unterbrechungssignal INT zu erfassen. Der Mikrocomputer MCP erfaßt die Saitenanzahl und gibt eines der Zeitlesesignale RD1 bis RD6 aus, um den Inhalt des Flipflops F9 entsprechend der bezeichneten Saite herauszulesen. Zu dieser Zeit wird das Flipflop F8 gelöscht. Die Zeitinformation des Zeitbasiszählers (d. h. des Zeitbasiszählers COW2 von Fig. 13), welche von dem Flipflop F9 zur Zeit des Nulldurchgangs gespeichert ist, wird herausgelesen und dem Mikrocomputer MCP über den Bus BUS eingegeben. Als Ergebnis wird die Nulldurchgangszeit (der Inhalt von Q1 bis Q15 des Flipflops F9) der bezeichneten Saitenanzahl in Einheiten von Polaritäten, d. h. das positive Signal (U) und negative Signal (D), herausgelesen.
Fig. 14 zeigt ein detailliertes Schaltungsdiagramm der Spitzenwert-Empfangsschaltung (Fig. 8) der Tonhöhenextraktionsdigitalschaltung PD (Fig. 1). Das digitale Ausgangssignal D1 des A/D-Konverters 8 wird dem Eingangsanschluß D von D- Flipflops F11 bis F16 eingegeben. Wenn das digitale Ausgangssignal D1 ein Ausgangssignal der ersten Saite beispielsweise repräsentiert, wird das Ausgangssignal D1 dem Flipflop F11 eingegeben, welches den sequentiellen Puls Φ1 von seinem Anschluß CK über einen Inverter IV11 empfängt. Ein Ausgangssignal des Ausgangsanschlusses Q des Flipflops F11 wird den Eingangsanschlüssen D von D-Flipflops F21 und F22 und einem Gatter GATE23 eingegeben. Der Anschluß OE des Gatters GATE23 empfängt ein Lesesignal
des Mikrocomputers MCP. Der Mikrocomputer MCP kann einen sofortigen Wert des digitalen Ausgangssignals D1 in Übereinstimmung mit seiner Operation herbeiholen.
Das Signal MAX1 des Spitzendetektors PEDT wird über den Inverter IV21 dem Anschluß CK des Flipflops F21 zum Empfangen des Ausgangssignals des Flipflops F11 zu dem Zeitablauf einer Maximumspitze eingegeben. Um den Ausgang des Flipflops F11 zu dem Zeitablauf einer Minimumspitze zu lesen, wird das Signal MIN1 des Spitzendetektors PEDT dem Anschluß CK des Flipflops F22 über den Inverter IV22 eingegeben. Ausgangssignale der Ausgangsanschlüsse Q der Flipflops F21 und F22 werden Gattern GATE11 bzw. GATE12 eingegeben. Der Anschluß des Gatters GATE11 empfängt den Wert MAX des gelesenen Signals , und der Anschluß des Gatters GATE12 empfängt den Wert MIN des gelesenen Signals. Ausgangssignale der Gatter GATE11 und GATE12 werden dem Mikrocomputer MCP über den Bus BUS eingegeben. Die Flipflops F12 bis F16, F23 bis F32, Gatter GATE24 bis GATE28 und Inverter IV12 bis IV32 für andere Saiten sind auf dieselbe Art wie für die erste Saite angeordnet.
Wenn bezüglich Fig. 14 das digitale Ausgangssignal D1 des A/D-Konverters 8 gemeinsam den Flipflops F11 bis F16 zugeführt wird und die sequentiellen Pulse Φ1, Φ2, ..., Φ6 in einen niedrigen Zustand übergehen, werden die digitalen Ausgangssignale D1 durch die Flipflops F11 bis F16 entsprechend den sequentiellen Pulsen Φ1 bis Φ6 zu den jeweiligen Zeitabläufen gespeichert. Mit anderen Worten, die Wellenformsignale, welche in Einheiten der Saiten im Zeitmultiplex eingegeben werden, werden in entsprechenden Flipflops F11 bis F16 gesetzt. Das digitale Ausgangssignal D1 wird den Flipflops F21 bis F32 und den Gattern GATE11 bis GATE22 oder Gattern GATE23 bis GATE28 über Flipflops F21 bis F32 eingegeben. Wenn Spitzenwertlesesignale (I = 2, 4, ..., 12) eingegeben werden, werden negative Spitzenwerte MIN1 bis MIN16 herausgelesen. Wenn jedoch Spitzenwertlesesignale RDAI (I = 1, 3, ..., 11) eingegeben werden, werden positive Spitzenwerte MAX1 bis MAX6 herausgelesen. Wenn Spitzenwertlesesignale (I = 13 - 18) eingegeben werden, werden die entsprechenden sofortigen Amplitudenwerte dem Mikrocomputer MCP über den Bus BUS ausgegeben. Man bemerke, daß die Werte MAX, die Werte MIN und die Spitzenwerte verwendet werden, um die Tonerzeugung (Ton-ein-Operation) zu steuern und zu dämpfen (Ton-aus- oder Freigabe-Operation).
Der Mikrocomputer MCP liest die Nulldurchgangszeit einer Saite aus, welche durch das Unterbrechungssignal INT von der Nulldurchgangszeit-Empfangsschaltung ZTS (Fig. 13) repräsentiert wird, wenn immer der Mikrocomputer MCP des Unterbrechungssignal INT der Tonhöhenextraktionsdigitalschaltung PD empfängt. Der Mikrocomputer MCP liest ebenfalls den Spitzenpegel heraus (dieser Spitzenpegel muß positiv oder negativ sein, so daß die Polarität des Spitzenpegels bestimmt ist), welcher unmittelbar dem Unterbrechungssignal INT der Spitzenwert-Empfangsschaltung PVS (Fig. 14) vorangeht.
Die obigen Operationen werden wiederholt, und der Mikrocomputer MCP kann eine Zeitlänge zwischen den Nulldurchgängen berechnen. Daher kann die Periode der Saitenvibrationen extrahiert werden. Der Mikrocomputer MCP kann ebenso die Tonerzeugung erfassen und Zeitabläufe auf der Basis des Spitzenpegels und des unmittelbaren Pegels dämpfen. Daher kann der Mikrocomputer MCP die Tonhöhe, das Volumen, den Start der Tonerzeugung, den Start der Dämpfung auf der Basis der oben erwähnten Information bestimmen. Die Periodeninformation kann nach dem Start der Tonerzeugung erlangt werden. Daher kann eine Veränderung der Frequenz eines Tones basierend auf einer Operation wie einer Überprüfoperation oder einer Operation mit einem Tremoloarm nach dem Start der Tonerzeugung genau erfaßt werden und auf Realzeitbasis verarbeitet werden.
Die oben beschrieben Ausführungsform besitzt folgende Vorteile.
(1) Die Schaltungsanordnung zum Zuführen des Eingangswellenformsignals, welches durch die Tonhöhenextraktionsanalogschaltung PA erfaßt wird und dem Musiktongenerator SOB zugeführt wird, wird durch eine Digitalschaltung gebildet, d. h. durch eine Tonhöhenextraktionsdigitalschaltung PD. Daher kann ungenaue Eingangswellenformsignalspitzenerfassung, welche durch Variationen von Schaltungskomponenten, Herabsetzung der Haltbarkeit und Verschlechterungen über die Zeit wie bei konventionellen Vorrichtungen verursacht wird, verhindert werden.
(2) Der Spitzendetektor PEDT der Tonhöhenextraktionsdigitalschaltung PD verarbeitet die Signale entsprechend einem Zeitmultiplexschema, wie in Fig. 10 gezeigt. (Hardware-)Schaltungen, welche jeweils den Saiten entsprechen, müssen nicht eingerichtet werden, wodurch die Anzahl von Schaltungskomponenten reduziert wird und eine kompakte, nicht aufwendige Schaltungsanordnung erzielt wird.
(3) Die Bedingungsparameter zur Tonhöhenextraktion können leicht verändert werden. Beispielsweise kann die Veränderungsrate (Dämpfungsrate) des Spitzenhaltepegels leicht durch das Signal PR oder GX verändert werden. Wenn dieselbe Funktion wie bei dieser Ausführungsform durch die Anordnung einer Analogschaltung erreicht werden soll, müssen unterschiedliche Zeitkonstantenschaltungen verwendet werden.
(4) Der Spitzenzeitablauf des Eingangswellenformsignals der Tonhöhenextraktionsanalogschaltung PA kann in Übereinstimmung mit einem Ausgangssignal des Komparators 42 von Fig. 9 genau erfaßt werden. D. h. der Wert, welcher durch Umwandeln des Eingangswellenformsignals der Tonhöhenextraktionsanalogschaltung PA in ein digitales Wellenformsignal A durch den A/D-Konverter 8 erlangt wird, wird mit dem vorherbestimmten digitalen Wellenformsignal B, welches in dem Speicher 43 gespeichert ist, verglichen, und der Spitzenzeitablauf wird auf der Basis des Vergleichsergebnisses erfaßt.
(5) Die Maximum- und Minimumspitzen des Eingangswellenformsignales können genau in Einheiten der Saiten erfaßt werden.
In der obigen Ausführungsform wird die vorliegende Erfindung für eine elektronische Gitarre verwendet. Die vorliegende Erfindung ist jedoch ebenso für elektronische Musikinstrumente anderer Typen oder einer elektronischen Abstimmvorrichtung verwendbar. Die oben erwähnten Schaltungen können in Übereinstimmung mit einer Veränderung der Anzahl von Saiten oder ähnlichem geeignet modifiziert werden.
Bei der obigen Ausführungsform werden die positiven (Maximum-) und negativen (Minimum-)Spitzen erfaßt. Die Periodeninformation kann jedoch aus den positiven oder negativen Spitzen berechnet werden, und sowohl die positiven als auch die negativen Spitzen brauchen nicht erfaßt werden. Es ist offensichtlich, daß das Ansprechverhalten und die Tonhöhenextraktionspräzision verbessert werden können, wenn beide Spitzenwerte verwendet werden, im Vergleich zur Erfassung unter Verwendung eines der Spitzenwerte.
In der obigen Ausführungsform wird ein Unterbrechungssignal (INT) dem Mikrocomputer MCP an dem nächsten Nulldurchgang (unmittelbar) nach dem Spitzenpunkt eingegeben. Die Tonhöhenextraktion der Saitenschwingung wird auf der Basis der Zeitinformation bezüglich der Nulldurchgänge durchgeführt. Die Tonhöhenextraktion ist jedoch nicht auf diese Technik beschränkt. Ein Zeitintervall zwischen den entsprechenden Spitzenpunkten, d. h. zwischen den benachbarten Maximumspitzenpunkten oder zwischen den benachbarten Minimumspitzenpunkten kann berechnet werden, um die Tonhöhe auf der Basis der berechneten Zeitinformation zu extrahieren. Wenn ein Spitzenpunkt und ein entsprechender Spitzenpunkt oder ein Wellenformpunkt entsprechend des erfaßten Spitzenpunktes erfaßt werden und die Tonhöhe extrahiert wird, ist die vorliegende Erfindung anwendbar.
Bei der obigen Ausführungsform werden darüber hinaus Spitzenpegel (MAX und MIN) der jeweiligen Spitzenpunkte erfaßt, und die Erfassungsergebnisse werden zur Volumensteuerung verwendet. Es kann jedoch lediglich der Start der Tonerzeugung bestimmt werden, und die Spitzenwerterfassung ist nicht wesentlich.
Gemäß der oben beschriebenen, vorliegenden Erfindung kann Spitzenerfassung mit hoher Präzision durchgeführt werden, und es können Bedingungsparameter zur Tonhöhenextraktion leicht in einer einfachen, nicht aufwendigen Anordnung unabhängig von Variationen von Schaltungskomponenten und Verschlechterungen über die Zeit verändert werden.

Claims

1. Eine elektronische Vorrichtung, welche zum Steurn eines zu erzeugenden Musiktons geeignet ist, wobei die Vorrichtung eine Umwandlungseinrichtung zum Umwandeln eines Eingangswellenformsignals und eine Steuereinrichtung zum Steuern des Musiktons in Übereinstimmung mit dem jeweils umgewandelten Signal aufweist,

dadurch gekennzeichnet, daß

die Umwandlungseinrichtung eine Wellenformkompressionseinrichtung (7; Fig. 4) zum Umwandeln des Eingangswellenformsignals in ein Wellenform komprimiertes Signal durch eine vorherbestimmte Wellenformkompressionsumwandlung aufweist; und

die Steuereinrichtung (PD, MCP) an die Wellenformkompressionseinrichtung (7; Fig. 4) gekoppelt ist, so daß der Musikton in Übereinstimmung mit dem aus dem Eingangswellenformsignal gewonnenen Wellenform komprimierten Signal gesteuert wird.

2. Elektronische Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Wellenformkompressionseinrichtung (7; Fig. 4) die Wellenformkompressionsumwandlung mit einem Kompressionsfaktor durchführt, welcher proportional zu einer ansteigenden Größe des Eingangswellenformsignals ansteigt.

3. Elektronische Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Wellenformkompressionseinrichtung (7; Fig. 4) die Wellenformkompressionsumwandlung logarithmisch durchführt.

4. Elektronische Vorrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Steuereinrichtung (PD, MCP) eine Ton-ein/aus-Operation und/oder ein Tonvolumen des Musiktons in Übereinstimmung mit dem aus dem Eingangswellenformsignal gewonnenen Wellenform komprimierten Signal steuert.

5. Elektronische Vorrichtung nach einem der Ansprüche 1 bis 4, gekennzeichnet durch eine A/D-Umwandlungseinrichtung (8), welche an einen Ausgang der Wellenformkompressionseinrichtung (7; Fig. 4) gekoppelt ist, so daß das daraus gewonnene Wellenform komprimierte Signal in ein digitales Signal umgewandelt wird, welches anschließend der Steuereinrichtung (PD, MCP) zugeführt wird.

6. Elektronische Vorrichtung nach einem der Ansprüche 1 bis 5, gekennzeichnet durch eine Tonhöhenextraktionseinrichtung (PD, MCP) zum Extrahieren einer Tonhöhe des Eingangswellenformsignals, wobei eine Tonhöhe des Musiktons in Übereinstimmung mit der extrahierten Tonhöhe bestimmt wird.

7. Elektronische Vorrichtung nach einem der Ansprüche 1 bis 6, gekennzeichnet durch eine Einrichtung zum Erlangen eines komprimierten Spitzenpegelsignals (F21 bis F27 in Fig. 14; 42 bis 46, FF1a - FF6a und FF1b - FF6b in Fig. 10), welche arbeitet, um ein komprimiertes Spitzenpegelsignal des Eingangswellenformsignals aus der Wellenformkompressionseinrichtung (7; Fig. 4) zu erlangen.