DE3854320T2 - Logikredundanzschaltungsaufstellung. - Google Patents

Logikredundanzschaltungsaufstellung.

Info

Publication number
DE3854320T2
DE3854320T2 DE3854320T DE3854320T DE3854320T2 DE 3854320 T2 DE3854320 T2 DE 3854320T2 DE 3854320 T DE3854320 T DE 3854320T DE 3854320 T DE3854320 T DE 3854320T DE 3854320 T2 DE3854320 T2 DE 3854320T2
Authority
DE
Germany
Prior art keywords
circuit
logic
circuits
nodes
operating voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3854320T
Other languages
English (en)
Other versions
DE3854320D1 (de
Inventor
James Joseph Curtin
Jack Arthur Dorler
George John Jordy
Kenneth Louis Leiner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE3854320D1 publication Critical patent/DE3854320D1/de
Application granted granted Critical
Publication of DE3854320T2 publication Critical patent/DE3854320T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/20Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2051Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant in regular structures
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/006Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)
  • Safety Devices In Control Systems (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Description

  • Die gegenwärtige Erfindung bezieht sich grundsätzlich auf Logik- und Steuerschaltungsaufstellungen für Computer und genauer auf eine Logikredundanzschaltungsaufstellung für den Einsatz auf einem einzelnen Halbleiterchip.
  • Den Halbleiterwafern innewohnenden Defekte und Defekte, die während der Herstellung hinzugefügt werden, begrenzen die Größe und Herstellungsausbeute für ein gegebenes Halbleiterchipprodukt erheblich. Um die Herstellungsausbeute bei der Anwesenheit derartiger Chipdefekte zu verbessern, wurden nach dem Stand der Technik unterschiedliche Redundanzaufstellungen eingesetzt. Diese Redundanzaufstellungen wurden konfiguriert, um mit Defekten behaftete Schaltungen auf dem Chip durch gute Schaltungen zu ersetzen, wenn eine vorgegebene Logik- oder Steuerfunktion auf dem Chip konfiguriert wird. Derartige Redundanzaufstellungen sind für die Umkonfigurierung von wahlfreien Logikchips nützlich, die auf andere Weise nicht ökonomisch mit der notwendigen Herstellungsausbeute bei großer Chipgröße hergestellt werden können.
  • Es verbleiben jedoch eine Vielzahl von Defekten, die einen ganzen Chip "vernichten" können, auch wenn Redundanz genutzt wird. Zum Beispiel können Kurzschlüsse in externen Netzen zum Ausschluß aller Schaltungen führen, die mit diesem defekten externen Netz verbunden sind. (In diesem Zusammenhang bezieht sich der Begriff externes Netz auf eine Signalleitung oder auf Leitungen, die von einer Schaltungsgruppe zu einer anderen Schaltungsgruppe auf dem Chip verlaufen.) Desweiteren kommt es in einigen Aufstellungen zur Verbreitung von fehlerhaften Signalen, auch nachdem die fehlerhafte Schaltung aus dem Logikpfad der Hauptsignale entfernt wurde. Zusätzlich haben viele Redundanzaufstellungen ein gravierendes Problem mit dem Leistungsverbrauch und erfordern ebenso einen wesentlichen Schaltungsmehraufwand. Zum Beispiel nutzt eine Anzahl von Redundanzaufstellungen komplexe Steuerschaltungen mit Mehrleistungsentscheid, um zu bestimmen, welche Schaltungen funktionieren. Derartige Schaltungen benötigen nicht nur viele Schaltungslelemente für ihre Implementierung, sondern fügen auch dem gesamten Schaltungsbetrieb eine wesentliche Laufzeit hinzu.
  • Mit der Erfindung, so wie sie beansprucht wird, wird beabsichtigt, die oben beschriebenen Probleme des Standes der Technik zu beseitigen.
  • Ein von der gegenwärtigen Erfindung gebotener Vorteil besteht darin, daß externe Kurzschlüsse nicht länger den gesamten Chip "vernichten". Zusätzlich hindert die gegenwärtige Erfindung fehlerhafte Signale einer defekten Schaltung an ihrer Ausbreitung, und stellt sicher, daß in den meisten Fällen zwei "gute" Signale auf parallelen redundanten Kanälen vorhanden sind. Desweiteren werden die vorangegangenen Vorteile im Vergleich zu üblichen Redundanzaufstellungen mit einer bedeutsamen Verringerung des Chipleistungsverbrauchs, der Schaltungskomplexität und der Laufzeit erzielt.
  • Zusammenfassung der Erfindung
  • Die gegenwärtige Erfindung ist eine Redundanzschaltung, so wie sie im Anspruch 1 festgelegt wurde.
  • Die Schaltung umfaßt
  • eine Vielzahl von Paaren von Schaltungsgruppen, wobei jede Schaltungsgruppe in einem gegebenen Paar einen zugehörigen Schaltungsknoten und eine zugehörige Leitung für die Leistungssteuerung besitzt, sowie jedes Schaltungspaar in einem gegebenen Paar an seinem zugehörigen Schaltungsknoten grundsätzlich das gleiche elektrische Signal wie die andere Schaltungsgruppe eines gegebenen Paares an seinem zugehörigen Knoten erzeugt;
  • eine Vielzahl Isolierschaltungen, die zugehörige Ausgangsknoten besitzen, wobei eine andere Isolierschaltung mit einem Schaltungsknoten für jede andere Schaltungsgruppe verbunden ist, sowie die Isolierschaltung immer während des Betriebes mit der Betriebsspannung versorgt wird und wobei jede der Isolierschaltungen ein Ausgangssignal an seinem Ausgangsknoten bereitstellt, das bezeichnend für das Signal an dem damit verbundenen Schaltungsknoten ist, während der Schaltungsknoten von den mit dem Ausgangsknoten der Isolierschaltung verbundenen Netzen isoliert ist;
  • Mittel für die elektrische Zusammenschaltung der Schaltungsknoten für jedes Schaltungsgruppenpaar zum Zwecke der bidirektionalen Kommunikation, bevor die Verbindung mit der zugeordneten Isolierschaltung hergestellt wird.
  • Schaltmittel, die mit jeder der Steuerleitungen für die Spannungsversorgung verbunden sind, die der Vielzahl von Schaltungsgruppenpaaren zugeordnet sind, um genau eine Schaltungsgruppe in jedem Schaltungsgruppenpaar mit der Betriebsspannung zu versorgen; und
  • Mittel für die über die elektrischen Verbindungsmittel ablaufende Steuerung des elektrischen Zustandes am Ausgangsknoten der Isolierschaltung der Schaltungsgruppe in einem gegebenen Schaltungsgruppenpaar, das nicht von dem Schaltmittel mit der Betriebsspannung versorgt wird, um den gleichen elektrischen Zustand wie der Ausgangsknoten der Isolierschaltung der Schaltungsgruppe in dem gegebenen Schaltungsgruppenpaar zu haben, das von dem Schaltungsmittel mit der Betriebsspannung versorgt wird, so daß beide Ausgangsknoten der Isolierschaltung des Paares ein korrektes elektrisches Signal bereitstellen.
  • In einer Ausführungsform der gegenwärtigen Erfindung umfassen die Steuerungsmittel für jedes Paar der Schaltungsgruppen eine Ausgangsstufe in jeder Schaltungsgruppe, die, wenn dessen Schaltungsgruppe mit der Betriebsspannung versorgt ist, den elektrischen Zustand an dem Ausgangsknoten für beide der Isolierschaltungen die dem Schaltungsgruppenpaar zugeordnet sind, über die elektrischen Verbindungsmittel steuert.
  • In einer weiteren Ausführungsform der gegenwärtigen Erfindung umfassen die elektrischen Verbindungsmittel einen elektrischen Pfad ohne logische Verzögerungselemente in dem elektrischen Pfad.
  • In noch einer weiteren Ausführungsform der gegenwärtigen Erfindung umfaßt die Ausgangsstufe in jeder Schaltungsgruppe eine Spannungsversorgungseinheit und ein Widerstandsnetzwerk, das zwischen die Spannungsversorgungseinheit und den Schaltungsknoten der Schaltungsgruppe geschaltet ist, wobei die Ausgangsstufe der Schaltungsgruppe in jedem Schaltungsgruppenpaar, das mit der Betriebsspannung versorgt ist, so betrieben wird, daß sie den elektrischen Zustand an dem Ausgangsknoten für die Isolierschaltung in einem gegebenen Schaltungsgruppenpaar steuert, das nicht mit der Betriebsspannung versorgt wird, unabhängig davon, ob es Strom durch das Widerstandsnetzwerk der Ausgangsstufe der nicht mit der Betriebsspannung versorgten Schaltungsgruppe des Paares über die elektrischen Verbindungsmittel zieht.
  • In noch einer weiteren Ausführungsform der gegenwärtigen Erfindung umfaßt jede der Isolierschaltungen einen Emitterfolger- Transistor, dessen Basis an ihren zugehörigen Schaltungsknoten angeschlossen ist, und dessen Emitteranschluß den Ausgangsknoten umfaßt.
  • In einer weiteren Ausführungsform der gegenwärtigen Erfindung umfassen die Schaltmittel ein Schieberegister mit einer Eingangsleitung zum Lesen eines vorherbestimmten Zahlenmusters in das Schieberegister, wobei das Schieberegister mehrere Stufen enthält und jede Stufe eine wahre Leitung besitzt, die mit der Steuerleitung für die Spannungsversorgung einer Schaltungsgruppe aus einem gegebenen Paar von Schaltungsgruppen verbunden ist, und eine komplementäre Leitung, die mit der Steuerleitung für die Spannungsversorgung der anderen Schaltungsgruppe aus einem gegebenen Paar von Schaltungsgruppen verbunden ist.
  • Kurzbeschreibung der Zeichnungen
  • Fig. 1 ist ein Blockdiagramm einer Ausführungsform der Redundanzschaltungsaufstellung der gegenwärtigen Erfindung.
  • Fig. 2 ist ein Schaltplan eines Schaltungsgruppenpaares, das in Übereinstimmung mit der gegenwärtigen Erfindung ausgebildet ist.
  • Detaillierte Beschreibung der bevorzugten Ausführungsform
  • Die Redundanzaufstellung der gegenwärtigen Erfindung wurde entworfen, um Defekte zu aufzunehmen, die ansonsten einen nichtredundanten Schaltungschip außer Betrieb setzen würden. In dieser Aufstellung ist eine komplexe Logikschaltung in eine Vielzahl unterschiedlicher Schaltungsgruppen eingeteilt. Jede dieser unterschiedlichen Schaltungsgruppen wurde kopiert, um ein im wesentlichen identisches Schaltungsgruppenpaar zu erzeugen. Die Größe einer bestimmten Schaltungsgruppe ist ein Entwurfsparameter und kann von einer Schaltung bis zu Tausenden von Schaltungen je Gruppe reichen. Eine optimale Schaltungsgruppengröße, um die maximale Chipausbeute zu erreichen, kann empirisch oder unter Berücksichtigung von Faktoren wie Defektdichte, Schaltungsfamilie, Integrationsgrad und vielen anderen Parametern bestimmt werden.
  • Unter Bezugnahme auf Fig. 1 wird jetzt eine Mehrzahl von Schaltungsgruppenpaaren 10A, 10B bis 32A, 32B gezeigt. Jede Schaltungsgruppe in einem gegebenen Paar hat einen zugehörigen Schaltungsknoten und eine zugehörige Steuerleitung für die Betriebsspannungsversorgung. In Fig. 1 umfassen die Steuerleitungen für die Betriebsspannungsversorgung 11A, 11B; 13A, 13B; 15A, 15B; 17A, 17B; 19A, 19B; 21A, 21B; 23A, 23B; 25A, 25B; 27A, 27B; 29A, 29B; 31A, 31B; und 33A, 33B. Jede Schaltungsgruppe in einem gegebenen Paar wurde so entworfen, daß sie grundsätzlich das gleiche elektrische Signal an seinem zugehörigen Schaltungsknoten erzeugt, wie es die andere Schaltungsgruppe in dem gegebenen Paar an seinem zugehörigen Schaltungsknoten erzeugt. Jedoch wird eine gegebene Schaltungsgruppe eines Paares nur dann betrieben, wenn ihre zugehörige Steuerleitung für die Betriebsspannungsversorgung aktiviert wurde.
  • Es soll festgehalten werden, daß von den in Fig. 1 dargestellten Schaltungsgruppen jede 18 einzelne Schaltungen enthält, die durch die dort gezeigten Quadrate 34 dargestellt werden. Es ist natürlich verständlich, daß diese Schaltungsgruppen eine Anzahl unterschiedlicher Schaltungen enthalten können und daß sich die Anzahl der Schaltungen in einer gegebenen Gruppe von Schaltungsgruppenpaar zu Schaltungsgruppenpaar ändern kann.
  • Die Redundanzaufstellung von Fig. 1 umfaßt weiterhin Mittel für die elektrische Zusammenschaltung der Schaltungsknoten für jedes Schaltungsgruppenpaar zum Zweck der bidirektionalen Kommunikation, bevor die Verbindung mit der zugeordneten Isolierschaltung hergestellt wird (dies wird weiter unten diskutiert). In einer bevorzugten Ausführungsform der gegenwärtigen Erfindung umfassen jedes dieser Mittel für die elektrische Zusammenschaltung ein- fach einen Streifen oder eine Metalleitung, die einen bidirektionalen elektrischen Kommunikationweg zwischen den Schaltungsknoten für ein gegebenes Paar bilden. Es wird bevorzugt, daß die Mittel für die elektrische Zusammenschaltung keine Art von logischen Elementen oder Elementen für die Steuerung enthalten, die zusätzliche Laufzeiten in dem Betriebsverhalten des gesamten Chips erzeugen könnten. Bezugnehmend auf die Figur werden die elektrischen Streifen genutzt, um die Schaltungsknoten für die jeweiligen Schaltungsgruppenpaare 10-32 zu verbinden.
  • Die in Fig. 1 gezeigte Redundanzaufstellung umfaßt Schaltungsmittel, die mit jeder der Steuerleitungen für die Betriebsspannungsversorgung verbunden sind. Diese sind der Vielzahl von Schaltungsgruppenpaaren für die Bereitstellung der Betriebsspannung an genau einer Schaltungsgruppe in jedem Schaltungsgruppenpaar zugeordnet. Es gibt eine Vielzahl von Mitteln, die für die Realisierung eines derartigen Schaltmittels zur Steuerung der Leitungen für die Betriebsspannungsversorgung für die Schaltungsgruppen zur Verfügung stehen. In einer Ausführungsform der gegenwärtigen Erfindung können die Schaltungsmittel ein Schieberegister 70 mit einem Eingangsanschluß 71 enthalten, wobei dieser dem Einlesen eines vorher festgelegten Zahlenmusters in das Schieberegister dient. Das Schieberegister 70 umfaßt eine Mehrzahl aufeinanderfolgender Stufen 72-96, wobei jede Stufe eine wahre Leitung besitzt, die mit der Steuerleitung für die Betriebsspannungsversorgung für eine Schaltungsgruppe eines gegebenen Schaltungsgruppenpaares verbunden ist, und die weiterhin eine komplementäre Leitung besitzt, die mit der Steuerleitung für die Betriebsspannungsversorgung für die andere Schaltungsgruppe eines gegebenen Schaltungsgruppenpaares verbunden ist. Dementsprechend können die Mittel für das Schalten einfach durch Einlesen eines vorher festgelegten Musters in die Stufen des Schieberegisters betrieben werden, so daß entweder die wahre Leitung oder die komplementäre Leitung für jede Stufe eingeschaltet wird, um die jeweils damit verbundene Schaltungsgruppe mit der Betriebsspannung zu versorgen.
  • Die Redundanzaufstellung von Fig. 1 umfaßt weiterhin eine Vielzahl von Isolierschaltungen mit zugehörigen Ausgangsknoten, wobei für jede Schaltungsgruppe eine andere Isolierschaltung mit dem Schaltungsknoten verbunden ist, und wobei die Isolierschaltungen während der gesamten Betriebszeit mit der Betriebsspannung versorgt werden und jede der Isolierschaltungen ein Ausgangssignal an dessen Eingangsknoten liefert, das anzeigt, daß das Signal an dem Schaltungsknoten damit verbunden ist, während der verbundene Schaltungsknoten von den Netzen isoliert wird, die mit dem Ausgangsknoten der Isolierschaltung verbunden sind.
  • Die Redundanzaufstellung umfaßt weiterhin Mittel, um über die elektrischen Verbindungsmittel den elektrischen Zustand am Ausgangsknoten der Isolierschaltung der Schaltungsgruppe in einem gegebenen Schaltungsgruppenpaar zu steuern, das nicht über die Schaltmittel mit der Betriebsspannung versorgt wird, damit diese den gleichen elektrischen Zustand am Ausgangsknoten der Isolierschaltung der Schaltungsgruppe in dem gegebenen Logikgruppenpaar hat, das über die Schaltmittel mit der Betriebsspannung versorgt wird, so daß die Ausgangsknoten der beiden Isolierschaltungen in dem Paar ein korrektes elektrisches Signal liefern. Es gibt eine Vielzahl unterschiedlicher Möglichkeiten, daß die oben beschriebene Vielzahl von Isolierschaltungen und die Mittel für die Steuerung des elektrischen Zustandes der Ausgangsknoten der Isolierschaltungen realisiert werden können. Die gegenwärtige Erfindung ist nicht auf ein bestimmtes Mittel oder den Einsatz eines bestimmten Schaltelementtyps für das Bewirken einer derartigen Realisierung begrenzt. Der Erläuterung halber wird eine bestimmte Schaltungsimplementierung der Isolierschaltungen und der Steuerungsmittel in Fig. 2 im Zusammenhang mit einer emittergekoppelten Logikschaltungsanordnung gezeigt. Es wird wiederum festgehalten, daß die gegenwärtige Erfindung nicht auf diese bestimmte Konfiguration oder diesen Schaltungstyp begrenzt ist.
  • Ein sehr einfaches Schaltungsgruppenpaar 100 wird jetzt unter Bezugnahme auf Fig. 2 gezeigt, wobei dieses aus den Schaltungsgruppen 100A und 100B besteht. Der Schaltungsblock 100A wird so dargestellt, daß er der Erläuterung halber nur aus den Logikschaltungen 102A, 104A und 106A besteht. Gleichermaßen umfaßt die Logikgruppe 100B in dem Schaltungsgruppenpaar 100 die Schaltungen 102B, 104B und 106B. In dem in Fig. 2 gezeigten Beispiel umfassen diese Schaltungen 102-106 der Einfachheit halber OR- Schaltungen. Diese OR-Schaltungen sind identisch, so daß nur eine der Schaltungen 106A und 106B diskutiert wird.
  • Jetzt auf die Schaltung 106A bezugnehmend, umfaßt diese eine Leitung für die Betriebsspannung 110, einen Satz parallel geschalteter Eingangstransistoren 112, 114, 116 und 118 sowie einen Referenztransistor 120. Die Emitter der Transistoren 112-120 sind mit dem Kollektor des Transistors 122 für die Betriebsspannungsversorgung verbunden. Die Kollektoren der Eingangstransistoren 112-118 sind mit einem Knoten 124 verbunden. Knoten 124 ist wiederum mit der Leitung für die Betriebsspannungsversorgung 110 über ein Paar in Reihe geschalteter Widerstände 126 und 128 verbunden. Die Basisanschlüsse der Transistoren 112-118 empfangen die zugehörigen logischen Eingangssignale. Der Kollektor des Referenztransistors 120 ist über einen Widerstand 130 und einen Widerstand 128 mit der Leitung für die Betriebsspannungsversorgung 110 verbunden. Die Basis der Referenztransistors 120 ist mit einer Referenzspannung VR verbunden. Der Kollektor des Referenztransistors 120 ist ebenfalls mit einem Schaltungsknoten 129 verbunden. Dementsprechend ist dieser Schaltungsknoten 129 mit der Leitung für die Betriebsspannungsversorgung 110 über die in Reihe geschalteten Widerstände 130 und 128 verbunden. Der Transistor für die Stromversorgung 122 in der Schaltung kann seinen Emitter mit einer anderen Betriebsspannungsversorgung VEE über einen Widerstand 132 verbunden haben. Die Basis des Transistors für die Stromversorgung 122 ist mit einer Leitung für die Betriebsspannungsversorgung 110 verbunden. In der in Fig. 1 gezeigten Ausführungsform kann diese Leitung für die Betriebsspannungssteuerung entweder die wahre oder die komplementäre Ausgangsleitung für eine Stufe in dem Schieberegister 70 enthalten.
  • Die Schaltung 106B umfaßt eine Leitung für die Betriebsspannungsversorgung 111, einen Satz paralleler Eingangstransistoren 170, 172, 184 und 176 sowie einen Referenztransistor 164. Die Emitter der Transistoren 170-176 und des Referenztransistors 164 sind mit dem Kollektor eines Stromversorgungstransistors 156 verbunden. Die Kollektoren der Transistoren 170-176 sind mit einem Knoten 178 verbunden. Knoten 178 ist über die in Reihe geschalteten Widerstände 180 und 160 mit der Leitung für die Betriebsspannungsversorgung 111 verbunden. Die Basisanschlüsse der Transistoren 170-176 empfangen logische Eingangssignale. Der Kollektor des Referenztransistors 164 ist mit einem Schaltungsknoten 138 verbunden. Schaltungsknoten 138 ist mit der Leitung für die Betriebsspannungsversorgung 11 über einen Satz von in Reihe geschalteten Widerständen 162 und 160 verbunden. Die Basis des Referenztransistors 164 ist mit einer Referenzspannung VR verbunden. Der Stromversorgungstransistor 156 hat seinen Emitter mit der Quelle der Betriebsspannungsversorgung VEE über den Widerstand 157 verbunden. Die Basis des Stromversorgungstransistors 156 ist mit der Steuerleitung für die Betriebsspannung 101B verbunden. Die Steuerleitung für die Betriebsspannung 101B umfaßt die andere der wahren oder komplementären Leitungen von der Schieberegisterstufe, die mit der Steuerleitung für die Betriebsspannung 101A verbunden ist.
  • Es soll festgehalten werden, daß gemäß der gegenwärtigen Erfindung der Schaltungsknoten 129 für die Schaltungsgruppe 100A über Mittel eines elektrischen Verbindungsmittels 136 mit dem Schaltungsknoten 138 für die Schaltungsgruppe 100B verbunden ist. In der in Fig. 2 dargestellten Ausführungsform besteht dieses elektrische Verbindungsmittel einfach aus einer metallischen Koppelleitung oder einer Leitung für die Ausbildung eines bidirektionalen elektrischen Pfades.
  • In der in Fig. 2 gezeigten Ausführungsform wird die von der gegenwärtigen Erfindung benötigte Isolierschaltung von einem Emitterfolgetransistor 140 für die Schaltungsgruppe 100A und von einem Emitterfolgetransistor 142 für die Schaltungsgruppe 100B implementiert. In der in Fig. 2 gezeigten Konfiguration ist der Kollektor für den Emitterfolgetransistor 140 direkt mit der Leitung für die Betriebsspannungsversorgung 110 verbunden, während dessen Emitter mit der zweiten Betriebsspannungsversorgung VEE über einen Widerstand 141 verbunden ist. Der Emitter des Emitterfolgetransistors 140 ist mit einem Ausgangsknoten 144 verbunden, der mit einem externen Netz verbunden werden kann. Die Basis des Emitterfolgetransistors 140 ist mit dem Schaltungsknoten 129 verbunden. Gleichermaßen hat der Emitterfolgetransistor 142 seinen Kollektor mit der Leitung für die Betriebsspannungsversorgung 111, seinen Emitter über einen Widerstand 146 mit der zweiten Betriebsspannungsversorgung VEE und seine Basis mit dem Schaltungsknoten 142 verbunden. Weiterhin ist der Emitter des Emitterfolgetransistors 142 mit einem Ausgangsknoten 148 verbunden, der an ein externes Netz angeschlossen sein kann.
  • Man kann sehen, daß jede der Isolierschaltungen 140 und 142, die mit ihren zugehörigen Kollektoren und Emittern über die Leitung für die Betriebsspannungsversorgung 110 und die zweite Versorgungsspannung VEE geschaltet und mit ihren Basisanschlüssen über ein Widerstandsnetzwerk mit den zugehörigen Leitungen für die Betriebsspannungsversorgung 110 und 111 verbunden sind, während der gesamten Betriebs zeit mit der Betriebsspannung versorgt sind. Man kann weiterhin sehen, daß jeder Signalleitungskurzschluß in den äußeren Schaltungsnetzen, die mit den zugehörigen Ausgangsknoten 144 und 148 verbunden sind, nicht zurück über diese Isolierschaltungen zu den zugehörigen Schaltungsknoten 129 und 138 fortpflanzen kann. Dementsprechend kann sich ein Signalleitungskurzschluß an einem äußeren Netz, das mit einem gegebenen Ausgangsknoten verbunden ist, nicht zurück in die damit verbundene Schaltungsgruppe fortpflanzen oder es kann sich nicht entlang den elektrischen Verbindungsmitteln 136 zu der anderen Schaltungsgruppe in dem zugehörigen Schaltungsgruppenpaar fortpflanzen.
  • Ein zusätzliches bedeutendes Merkmal der gegenwärtigen Erfindung besteht darin, daß Mittel für die Steuerung des elektrischen Zustandes an dem Ausgangsknoten der Isolierschaltung der Schaltungsgruppe in einem gegebenen Schaltungsgruppenpaar über die elektrischen Verbindungsmittel bereitgestellt werden, die nicht von den Schaltungsmitteln mit der Betriebsspannung versorgt werden, um den gleichen elektrischen Zustand wie den des Schaltungsknotens der Isolierschaltung der Schaltungsgruppe in dem gegebenen Schaltungsgruppenpaar zu erhalten, der von den Schaltungsmitteln mit der Betriebsspannung versorgt wird. Mit diesem Merkmal stellen beide Ausgangsknoten 144 und 148 in Fig. 2 in Bezug auf Logik und Steuerung den gleichen elektrischen Zustand für die damit verbundenen äußeren Netze bereit. Es soll festgehalten werden, daß der Einsatz der elektrischen Verbindungsmittel 136 zwischen den Schaltungsknoten 129 und 138 nicht prinzipiell sicherstellt, daß die elektrischen Zustände an den Ausgangsknoten 144 und 148 gleich sind. In dieser Beziehung muß die Beschaltung der Ausgangsstufe für eine gegebene Schaltungsgruppe so entworfen werden, daß, wenn eine Schaltungsgruppe mit der Betriebsspannung versorgt wird, diese den elektrischen Zustand an den Ausgangsknoten für die beiden Isolierschaltungen steuert, die mit dem Schaltungsgruppenpaar in Verbindung stehen. In der in Fig. 2 gezeigten Ausführungsform wird diese Steuerung erreicht, indem die Schaltungsknoten für die zugehörigen Schaltungsgruppen mit den Leitungen für die Betriebsspannungsversorgung 110 und 111 über die zugehörigen Transistornetzwerke verbunden werden. Dementsprechend arbeitet die Ausgangsstufe der Schaltungsgruppe in jedem Schaltungsgruppenpaar, das mit der Betriebsspannung versorgt wird, so, daß sie den elektrischen Zustand an dem Ausgangsknoten für die Isolierschaltung in dem gegebenen Schaltungsgruppenpaar, das nicht mit der Betriebsspannung versorgt wird, dadurch gesteuert wird, daß sie Strom durch das Widerstandsnetzwerk der Ausgangsstufe der nicht mit der Betriebsspannung versorgten Schaltungsgruppe in dem Paar über die elektrischen Verbindungsmittel 136 zieht oder nicht.
  • Um das vorangegangene Steuerungsmerkmal der gegenwärtigen Erfindung zu verstehen, wird die Betriebsweise der Schaltung von Fig. 2 für den Fall diskutiert, bei dem die Schaltungsgruppe 100B nicht mit der Betriebsspannung versorgt wird und die Schaltungsgruppe 100A mit der Betriebsspannung versorgt wird. In diesem Fall hat die Steuerleitung 101B eine niedrige Spannung, so daß die zugehörigen Stromversorgungstransistoren 149, 150, 152, 154 und 156 für die Schaltungsgruppe 100B alle in den nichtleitenden Zustand vorgespannt sind, während die Steuerleitung 101A sich auf einer hohen Spannung befindet, so daß dessen zugehörige Stromversorgungstransistoren 190, 192, 194, 196 und 122 leitend sind. Dementsprechend wird kein Strom durch die Schaltungsgruppe 101B getrieben. Es soll jedoch festgehalten werden, daß der Transistor 142 der Isolierschaltung immer mit der Betriebsspanung infolge der Verbindung von dessen Basisanschluß mit der Leitung der Betriebsspannungsversorgung 111 über das Widerstandsnetzwerk (160, 162), der Verbindung von dessen Kollektor mit der Leitung für die Betriebsspannungsversorgung 111 und der Verbindung von dessen Emitter mit der zweiten Betriebsspannungsversorgung VEE versorgt wird.
  • Gemäß diesem Merkmal der gegenwärtigen Erfindung wird der Ausgangsknoten 148 durch den elektrischen Zustand des Schaltungsknotens 129 in der mit der Betriebsspannung versorgten Schaltungsgruppe 100A gesteuert. Daß dies in der Schaltung von Fig. 2 geschieht, kann aus der folgenden Diskussion erkannt werden. Für den Fall, bei dem der Referenztransistor 120 leitend ist (alle Eingangssignale an die Ausgangstransistoren 112, 114, 116 und 118 sind LOW), zieht der Transistor 120 Strom aus der Leitung für die Betriebsspannungsversorgung 110 über die Widerstände 128 und 130 und leitet den Strom in den Stromversorgungstransistor 122 zu der zweiten Betriebsspannungsversorgung VEE ab. Der von dem Widerstand 130 gelieferte Spannungsabfall bewirkt, daß die Spannung an dem Schaltungsknoten 129 in einen LOW-Zustand kommt. Der Emitterfolger-Transistor 140 setzt dann diesem LOW-Zustand in einen Vbe-Spannungsabfall um und stellt diese ungesetzte LOW- Spannung an dem Ausgangsknoten 144 bereit. Zusätzlich zieht der Referenztransistor 120 Strom aus der Leitung für die Betriebsspannungsversorgung 111 über die in Reihe geschalteten Widerstände 160 und 162, die mit dem Schaltungsknoten 138 verbunden sind, über die elektrische Verbindungsleitung 129, über den Referenztransistor 129, über den Stromversorgungstransistor 122 zu der zweiten Betriebsspannungsversorgung VEE. Dementsprechen bewirkt der Spannungsabfall über dem Widerstand 162, daß die Spannung an dem Schaltungsknoten 138 in einen LOW-Spannungszustand kommt. Dieser LOW-Spannungszustand wird von dem Emitterfolger- Transistor 142 in einen Vbe-Spannungsabfall an dem Ausgangsknoten 148 übersetzt.
  • Wenn sich eines der Eingangssignale, die mit den Basisanschlüssen der Eingangstransistoren 112, 114, 116 oder 118 verbunden sind, in einem HIGH-Pegel befindet, dann wird Strom durch diesen Transistor von der Leitung für die Betriebsspannungsversorgung 110 durch die Widerstände 128 und 126 gezogen und über den Stromversorgungstransistor 122 an die zweite Betriebsspannungsversorgung VEE abgeleitet. In diesem Fall wird nur ein sehr geringer Strom (in der Größenordnung von einigen Mikroampere), der ausreichend ist, um den Emitterfolger-Transistor in einem leitenden Zustand zu halten, durch den Transistor 130 gezogen, was zu einem sehr geringen Spannungsabfall darüber führt. Dementsprechend steigt die Spannung an dem Schaltungsknoten 129 auf einen HIGH-Spannungspegel. Dieser Spannungspegel wird wiederum von dem Emitterfolger-Transistor 140 an den Ausgangsknoten 144 übersetzt. Da der Referenztransistor nicht leitend ist, wird von der Leitung für die Betriebsspannungsversorgung 111 kein Strom über die Widerstände 160 und 162 an den Schaltungsknoten 138 über die elektrische Leitung 136 getrieben. Dementsprechend ist nur der sehr kleine Strom, der durch den Widerstand 162 getrieben wird, notwendig, um den Emitterfolger-Transistor 142 leitfähig zu halten. Somit ist die Spannung des Schaltungsknotens 138 HIGH. Diese Spannung des Schaltungsknotens 138 wird durch den Vbe-Spannungsabfall des Emitterfolger-Transistors 142 übersetzt und an den Ausgangsknoten 148 angelegt. Damit kann man für den Fall, daß die Schaltungsgruppe 100A eingeschaltet ist, sehen, daß die Spannung an den Schaltungsknoten 129 und 138 dadurch festgelegt wird, ob der Referenztransistor 120 Strom zieht oder nicht. Zu einer identischen Betriebsweise würde es kommen, wenn die Schaltungsgruppe 100B eingeschaltet wäre und die Schaltungsgruppe 100A ausgeschaltet wäre. In diesem Fall würde der Spannungspegel an den Schaltungsknoten 129 und 138 dadurch festgelegt werden, ob der Spannungsreferenztransistor 164 Strom hindurchzieht oder nicht.
  • Man kann aus der obigen Diskussion sehen, daß die Schlüsselmerkmale der Schaltung die Kombination der Isolierschaltungen 140 und 142 und der elektrischen Verbindungsmittel 136 in Verbindung mit der speziell entworfenen Beschaltung für die Ausgangsstufen 106A und 106B sind, um es egal welchen auch immer eingeschalteten Ausgangsstufen zu erlauben, daß sie den elektrischen Zustand an den Ausgangsknoten für beide Isolierschaltungen 140 und 142 steuern. In dem besonderen Beispiel in Fig. 2 hat dieses Ausgangsstufendesign die Form eines Widerstandsnetzwerkes, das mit der Betriebsspannungsversorgung und dem Schaltungsknoten für die gegebene Schaltungsgruppe verbunden ist, wobei die Ausgangsstufe so konfiguriert wurde, daß sie, wenn mit der Betriebsspannung versorgt, Strom durch die Widerstandsnetzwerke der mit der Betriebsspannung versorgten und der nicht mit der Betriebsspannung versorgten Ausgangsstufen des Schaltungsgruppenpaares treibt, um so den elektrischen Zustand an den Ausgangsknoten für die Isolierschaltungen für beide Schaltungsgruppen in dem Schaltungsgruppenpaar zu steuern. Dieses Design stellt somit sicher, daß die Ausgangsknoten für die Isolierschaltungen für ein gegebenes Schaltungsgruppenpaar den gleichen elektrischen Zustand besitzen.
  • Es soll festgehalten werden, daß das gegenwärtige Schaltungsdesign nicht zu jedem gegebenen Zeitpunkt redundant ist, da das Duplikat der Schaltung in dem Schaltungsgruppenpaar ausgeschaltet ist. Dementsprechend gibt es infolge dieser redundanten Konfiguration geringe zusätzliche Leistungsverluste. Zusätzlich verhindert diese Abschaltung der redundanten Schaltung die Ausbreitung von fehlerhaften Signalen.
  • Es soll ebenfalls festgehalten werden, daß die gegenwärtige Konfiguration auch bei Auftreten eines Fehlers in einer der Schaltungsgruppen zwei funktionell richtige Ausgangssignale an den Ausgangsknoten für die Isolierschaltungen erzeugt. Diese zwei funktionell richtigen Ausgangssignale erhält man durch die Nutzung des elektrischen Streifens in Verbindung mit den speziell entworfenen Ausgangsstufen für die Schaltungsgruppen. Jedoch bewirkt die Nutzung der elektrischen Streifen, daß die äußeren Netze, die mit einem Ausgangsknoten in einer Schaltungsgruppe verbunden sind, ihre Impedanz zu dem äußeren Netz verlieren, das mit dem anderen Ausgangsknoten für die andere Schaltungsgruppe in dem Paar verbunden ist. Dieser durch das Design bewirkte Impedanzverlust würde einen Kurzschluß in einem der äußeren Netze, die mit einem Ausgangsknoten verbunden sind, erlauben, um somit zu ermöglichen, daß ein unerwünschtes logisches Signal an beiden äußeren Netzen für das Schaltungsgruppenpaar erscheint. Dementsprechend würde ein derartiger Kurzschluß an einem der Ausgangssnetze die Funktionsfähigkeit des Chips zerstören. Die Isolierschaltungen sind somit notwendige Merkmale, die in Verbindung mit den elektrischen Streifen und den speziell entworfenen Ausgangsstufen genutzt werden müssen, um fehlerhafte logische Zustände infolge von Signalkurzschlüssen in einem äußeren Netz, das mit einer Schaltungsgruppe in einem Paar verbunden ist, daran zu hindern, daß sie sich über den elektrischen Streifen zu dem anderen äußeren Netz zurückausbreiten, das mit der anderen Schaltungsgruppe in dem Paar verbunden ist.
  • Es soll festgehalten werden, daß die Schaltungsmittel über eine Vielzahl von Konfigurationen von Speichergeräten oder Speicherzellen implementiert werden können, die entweder unabhängig oder miteinander verbunden sind. In dem in Fig. 1 gezeigten Beispiel bestehen die Schaltungsmittel aus einer Reihe von Zwischenspeichern. In einer bevorzugten Ausführungsform sind die Zwischenspeicher miteinander verbunden, um ein Schieberegister zu bilden, das sequentiell geladen wird.
  • Die gegenwärtige Erfindung absorbiert wirkungsvoll Defekte, die ansonsten einen nichtredundanten Schaltungschip funktionsunfähig machen würden. Es verbessert substantiell die Ausbeute von wahlfreien Logikschaltungen, deren Größe ohne Redundanz nicht herstellbar wäre. In diesem Zusammenhang wurde herausgefunden, daß die Nutzung von Redundanz nach der gegenwärtigen Konfiguration die Konstruktion von Chips bei vergleichbarer Ausbeute mit einem sechs bis zehnfachen der Schaltungsfunktionalität im Vergleich zu nichtredundanten Chips erlaubt. Zusätzlich ermöglicht es die Nutzung der Redundanz gemäß dem gegenwärtigen Aufbau, daß eine gegebene Fertigungslinie in der gleichen Zeit die zehn- bis fünfzehnfache Menge versandfertiger Schaltungen im Vergleich zu Schaltungen ohne Redundanz liefert.
  • Es soll festgehalten werden, daß die Redundanzaufstellung der gegenwärtigen Erfindung besonders den Einsatz einfacher Konvergenzmethoden beim logischen Schaltungsentwurf ermöglicht.

Claims (3)

1. Einzelner Halbleiterchip bestehend aus:
einer ersten Vielzahl logischer Schaltungen (102A, 104A, 106A), die einen ersten Schaltungsblock auf dem Chip bilden;
einer zweiten Vielzahl logischer Schaltungen (102B, 104B, 106B), die einen zweiten Schaltungsblock auf dem Chip bilden, wobei der erste Schaltungsblock dem zweiten Schaltungsblock zugeordnet ist um ein redundantes Paar Schaltungen zu bilden wobei jede der ersten Vielzahl logischer Schaltungen des ersten Schaltungsblockes eine logische Funktion ausführen die identisch zu der logischen Funktion ist die von der jeweiligen der zweiten Vielzahl logischer Schaltungen des zweiten Blockes ausgeführt wird, wobei jeder der ersten und zweiten Schaltungsblöcke ein jeweiliges erstes und zweites Ausgangssignal an einem damit verbundenen jeweiligen ersten und zweiten Knoten (129, 138) erzeugt,
dadurch gekennzeichnet, daß jeder der ersten und zweiten Schaltungsblöcke in einem Paar folgendes umfaßt:
erste und zweite Mittel für die Spannungsschaltung (122, 156) zur Versorgung aus einer ersten Spannungsquelle nur bei Betätigung einer jeweiligen ersten und zweiten Steuerleitung (101A, 101B) der jeweiligen aus einer Anzahl erster und zweiter logischer Schaltungen in dem jeweiligen ersten und zweiten Schaltungsblock um das jeweilige erste und zweite Logikausgangssignals an dem jeweiligen des ersten und zweiten Logikknoten (129, 138) zu erzeugen;
zweite Mittel zur Spannungsversorgung (VEE);
erste und zweite Mittel für die Isolierung (140, 142), die mit dem jeweiligen ersten und zweiten logischen Knoten (129, 138) verbunden sind und die zu jeder Zeit von dem zweiten Mittel zur Spannungsversorgung (VEE) versorgt werden um ein erstes und zweites logisches Ausgangssignal an dem ersten und zweiten logischen Knoten (128, 139) an einem jeweiligen der ersten und zweiten Ausgangsanschlüsse (144, 148) bereitzustellen, während die ersten und zweiten Ausgangsanschlüsse der jeweiligen ersten und zweiten Logikschaltung isoliert werden;
einem elektrischen Pfad (136) mit keinen darin enthaltenen logischen Verzögerungsbauelementen für die Verbindung des ersten und zweiten Knotens (128, 139) von jedem der jeweiligen ersten und zweiten Schaltungsblöcke vor ihrer Verbindung mit dem jeweiligen ersten und zweiten Isolationsmittel (140, 142); und
Mitteln für die Schaltungssteuerung die mit jeder der ersten und zweiten Leitungen (101A, 101B) verbunden sind, wobei die Mittel für die Schaltungssteuerung die Versorgungsspannung an einem und nur einem der ersten und zweiten Mittel für die Schaltungssteuerung (122, 156) in ersten und zweiten Schaltungsblöcken bereitstellen.
2. Halbleiterchip, wie in Anspruch 1 definiert, worin die Mittel für die Schaltungssteuerung ein Schieberegister mit einer Eingangsleitung für das Lesen eines vorher festgelegten Zahlenmusters in das Schieberegister enthalten, wobei das Schieberegister eine Vielzahl Stufen umfaßt, wobei wiederum jede Stufe eine wahre Leitung besitzt die mit der ersten und zweiten Steuerleitung verbunden ist und die eine entgegengesetzte Leitung besitzt die mit der anderen der ersten oder zweiten Steuerleitung verbunden ist.
3. Halbleiterchip, wie in den Ansprüchen 1 oder 2 definiert, worin jedes der ersten und zweiten Mittel für die Isolation einen Emitterfolgetransistor umfaßt, dessen Basis mit seinem jeweiligen ersten und zweiten Logikknoten verbunden ist und dessen Emitteranschluß den jeweiligen ersten und zweiten Ausgangsknoten umfaßt.
DE3854320T 1987-11-13 1988-09-27 Logikredundanzschaltungsaufstellung. Expired - Fee Related DE3854320T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/120,431 US4798976A (en) 1987-11-13 1987-11-13 Logic redundancy circuit scheme

Publications (2)

Publication Number Publication Date
DE3854320D1 DE3854320D1 (de) 1995-09-21
DE3854320T2 true DE3854320T2 (de) 1996-04-18

Family

ID=22390229

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3854320T Expired - Fee Related DE3854320T2 (de) 1987-11-13 1988-09-27 Logikredundanzschaltungsaufstellung.

Country Status (4)

Country Link
US (1) US4798976A (de)
EP (1) EP0317472B1 (de)
JP (1) JPH0736517B2 (de)
DE (1) DE3854320T2 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9222840D0 (en) * 1992-10-31 1992-12-16 Smiths Industries Plc Electronic assemblies
US5434514A (en) * 1992-11-19 1995-07-18 Altera Corporation Programmable logic devices with spare circuits for replacement of defects
US5369314A (en) * 1994-02-22 1994-11-29 Altera Corporation Programmable logic device with redundant circuitry
US6408402B1 (en) 1994-03-22 2002-06-18 Hyperchip Inc. Efficient direct replacement cell fault tolerant architecture
ES2153891T3 (es) * 1994-03-22 2001-03-16 Hyperchip Inc Arquitectura resistente a los defectos basada en celdas con uso beneficioso de celdas de reserva no asignadas.
US5592102A (en) * 1995-10-19 1997-01-07 Altera Corporation Means and apparatus to minimize the effects of silicon processing defects in programmable logic devices
US6091258A (en) * 1997-02-05 2000-07-18 Altera Corporation Redundancy circuitry for logic circuits
US6034536A (en) * 1997-02-05 2000-03-07 Altera Corporation Redundancy circuitry for logic circuits
US6107820A (en) * 1997-05-23 2000-08-22 Altera Corporation Redundancy circuitry for programmable logic devices with interleaved input circuits
US6201404B1 (en) 1998-07-14 2001-03-13 Altera Corporation Programmable logic device with redundant circuitry
US7702975B2 (en) * 2008-04-08 2010-04-20 International Business Machines Corporation Integration of LBIST into array BISR flow
US9274171B1 (en) 2014-11-12 2016-03-01 International Business Machines Corporation Customer-transparent logic redundancy for improved yield

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1186704A (en) * 1968-03-01 1970-04-02 Ibm Selection Circuit
US3665418A (en) * 1968-07-15 1972-05-23 Ibm Status switching in an automatically repaired computer
US3665173A (en) * 1968-09-03 1972-05-23 Ibm Triple modular redundancy/sparing
US3800164A (en) * 1969-01-02 1974-03-26 Us Navy Redundant logic circuit
US3750173A (en) * 1970-07-29 1973-07-31 Us Navy Frequency translating repeater (boomerang) using single-sideband techniques
US3670148A (en) * 1970-09-14 1972-06-13 Lear Siegler Inc Selective signal transmission system
DE2059797B1 (de) * 1970-12-04 1972-05-25 Siemens Ag Taktversorgungsanlage
US3818243A (en) * 1971-09-09 1974-06-18 Massachusetts Inst Technology Error correction by redundant pulse powered circuits
US3805039A (en) * 1972-11-30 1974-04-16 Raytheon Co High reliability system employing subelement redundancy
US3859513A (en) * 1973-02-28 1975-01-07 Univ Washington Switching and digital system
CH623669A5 (de) * 1973-11-14 1981-06-15 Agie Ag Ind Elektronik
US4015246A (en) * 1975-04-14 1977-03-29 The Charles Stark Draper Laboratory, Inc. Synchronous fault tolerant multi-processor system
GB2089536B (en) * 1980-12-12 1984-05-23 Burroughs Corp Improvement in or relating to wafer scale integrated circuits
JPS59151400A (ja) * 1983-02-17 1984-08-29 Mitsubishi Electric Corp 半導体記憶装置
US4621201A (en) * 1984-03-30 1986-11-04 Trilogy Systems Corporation Integrated circuit redundancy and method for achieving high-yield production
JPS61163655A (ja) * 1985-01-14 1986-07-24 Toshiba Corp 相補型半導体集積回路
DE3514266A1 (de) * 1985-04-19 1986-10-23 Nixdorf Computer Ag, 4790 Paderborn Baustein zur erzeugung integrierter schaltungen
GB2177825B (en) * 1985-07-12 1989-07-26 Anamartic Ltd Control system for chained circuit modules
US4700187A (en) * 1985-12-02 1987-10-13 Concurrent Logic, Inc. Programmable, asynchronous logic cell and array
US4709166A (en) * 1986-05-22 1987-11-24 International Business Machines Corporation Complementary cascoded logic circuit

Also Published As

Publication number Publication date
JPH01143415A (ja) 1989-06-06
EP0317472B1 (de) 1995-08-16
EP0317472A3 (de) 1991-05-29
US4798976A (en) 1989-01-17
DE3854320D1 (de) 1995-09-21
JPH0736517B2 (ja) 1995-04-19
EP0317472A2 (de) 1989-05-24

Similar Documents

Publication Publication Date Title
DE69028395T2 (de) Konfigurierbare zellenanordnung
DE2335785C3 (de) Schaltungsanordnung zum Prüfen einer Matrixverdrahtung
DE2544974C3 (de) Schaltkreis zur Realisierung logischer Funktionen
DE3884037T2 (de) Programmierungsschaltung für Eingabe-/Ausgabezelle eines programmierbaren Logikarrays.
DE3689834T2 (de) Feldprogrammierbare logische Vorrichtung mit programmierbarer Rückführung zur Bestimmung der Anzahl logischer Pegel.
DE3854320T2 (de) Logikredundanzschaltungsaufstellung.
DE2232189C3 (de) Monolithische, sowohl als Lese/Schreibspeicher als auch als Festwertspeicher betriebbare Speicheranordnung
DE69030567T2 (de) Redundanz für serielle Speicher
DE2747462A1 (de) Integrierte schaltung
DE4330778A1 (de) Speicherzellenschaltung
DE1766488B2 (de) Schaltungseinheit für eine LSI-Schaltungsanordnung
DE2522797C3 (de) Flip-Flop-Schaltung
EP0074417B1 (de) Verfahren und Schaltungsanordnung zum Prüfen des mit einer Tristate-Treiberschaltung integrierten Schaltnetzes, das diese in den Zustand hoher Ausgangsimpedanz steuert
DE2827067C2 (de) Logikschaltung
DE3854012T2 (de) Fehlertolerante Logikschaltung.
EP0166027B1 (de) In C-MOS-Technik realisierte Basiszelle
EP0170727A1 (de) Integrierter Schreib-Lesespeicher
DE2335824C3 (de) Schaltungsanordnung und Verfahren zum Prüfen der Richtigkeit von Verbindungen
DE3787429T2 (de) Minimierung von Anschlussinseln des Typs "Engineering Change".
DE2651603C3 (de) Logischer Schaltkreis mit räumlich verteilten Josephsonkontakten
DE3124285C2 (de)
DE1814213B2 (de) J-K-Master-Slave-Flipflop
DE69123063T2 (de) Gleichstromversorgte integrierte Schaltung vom Josephson-Typ
DE69121804T2 (de) Halbleiterspeicheranordnung
EP0034712B1 (de) Integrierte digitale Halbleiterschaltung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee