DE3838291C1 - - Google Patents

Description

Die Erfindung betrifft eine Positionsmeßeinrichtung gemäß dem Oberbegriff des Anspruches 1.

Inkrementale Meßsysteme liefern bekanntlich Impulse, deren Anzahl ein Maß für die lineare Verschiebung oder den Drehwinkel darstellt. Diese Impulse werden in einem Zähler als Wegelemente aufsummiert und als Meßwert numerisch angezeigt oder einer Bearbeitungsmaschine zugeführt.

Die Teilung eines Maßstabes wird von einer Abtasteinheit abgetastet, so daß zwei um 90° gegeneinander phasenverschobene analoge Abtastsignale erzeugt werden. Durch Triggerung dieser sinusförmigen Abtastsignale erhält man zwei phasenverschobene Impulsfolgen, aus denen durch Flankenauswertung eine Unterteilung einer Teilungsperiode oder einer Abtastsignalperiode mit dem Faktor 4 ermöglicht wird.

Für viele Anwendungen wird ein höherer Unterteilungsfaktor, d. h. ein höheres Auflösungsvermögen gefordert.

Besitzen die beiden analogen Abtastsignale eine genügend gute Sinusform, so lassen sie sich relativ hoch unterteilen. Diese Unterteilung wird auch als Interpolation bezeichnet.

So sind beispielsweise aus der DE-AS 28 06 655 und der JP-OS 58-1 02 110 Positionsmeßeinrichtungen bekannt, bei denen Interpolationsschaltungen mit Analog- Digital-Wandlern eingesetzt werden, wodurch eine relativ hohe Unterteilung möglich wird.

Eine weitere Interpolationsschaltung mit einem Analog- Digital-Wandler ist in der EP-OS 01 04 393 beschrieben. Dabei werden die phasenverschobenen analogen Abtastsignale einer Betragsbildneranordnung zugeführt, so daß nur positive Abtastsignale am Analog-Digital-Wandler anliegen. Weiterhin sind Schalter vorgesehen, die jeweils nur die kleinere Amplitude der Abtastsignale auswählen und dem Analog- Digital-Wandler zuführen. Der Nachteil dieser Interpolationsschaltung liegt darin, daß durch die notwendige Umschaltung nur geringe Meßgeschwindigkeiten zulässig sind. Ein weiterer großer Nachteil dieser Schaltung liegt darin, daß Amplitudenschwankungen zu unzulässigen Fehlern bei der Analog-Digital- Wandlung führen.

Eine Schaltung zur Interpolation ist auch aus der Dissertation von Dipl.-Phys. Gerd Ulbers: "Ein Laser- Interferometer zur photoelektrischen Bewegungsfernmessung in beiden Lateralkoordinaten" von 1981 bekannt. Auf den Seiten 63 bis 70 dieser Dissertation ist diese Schaltung beschrieben, die Amplitudenschwankungen der periodischen Abtastsignale zuläßt. Dies wird erreicht, indem eine analoge Quotientenbildung der Signalpaare vorgenommen wird. Die Schaltung basiert auf der Verwendung von zwei direkt dividierenden Analog-Digital-Wandlern. Jeder dieser Analog-Digital-Wandler stellt das Verhältnis von Referenzspannung zur Eingangsspannung als digitales Ergebnis am Ausgang zur Verfügung. Die so durchgeführte Division entspricht der tangens-Bildung der analogen Abtastsignale, wenn die größere Signalamplitude der beiden analogen Abtastsignale an einem Eingang und die kleinere Signalamplitude des anderen Abtastsignals am anderen Eingang des Analog-Digital-Wandlers anliegt. Um dies zu erreichen, sind zwei parallele Analog-Digital-Wandler vorgesehen, die abwechselnd in Abhängigkeit der Signalamplituden der beiden analogen Abtastsignale angesteuert werden. Da die Analog-Digital-Wandler kein negatives Referenzsignal verarbeiten können, wird aus den beiden analogen Abtastsignalen in einem Netzwerk jeweils der Betrag gebildet.

Von den Analog-Digital-Wandlern wird ein 8-Bit-Datenwort erzeugt, das die Adresse für ein PROM darstellt, unter der der entsprechende arcus-tangens- Wert ausgegeben wird. Dieser Wert definiert die Position innerhalb einer viertel Teilungsperiode bzw. Signalperiode der Abtastsignale.

Von Nachteil bei dieser bekannten Schaltung ist der relativ hohe Bauteileaufwand und die abwechselnde Aktivierung zweier Analog-Digital-Wandler, wodurch die Meßgeschwindigkeit verringert wird.

Der Erfindung liegt die Aufgabe zugrunde, bei einer Positionsmeßeinrichtung mit einer Unterteilungsschaltung den Bauteileaufwand gering zu halten und trotzdem eine hohe Unterteilung zu ermöglichen.

Diese Aufgabe wird von einer Positionsmeßeinrichtung mit den Merkmalen des Anspruches 1 gelöst.

Mit den in den Unteransprüchen angegebenen Merkmalen kann die Positionsmeßeinrichtung in besonders vorteilhafter Weise ausgestaltet werden.

Der besondere Vorteil der Erfindung liegt darin, daß nur ein Analog-Digital-Wandler benötigt wird und somit ein kostengünstiger Aufbau der Unterteilungsschaltung mit hohem Unterteilungsfaktor realisierbar ist. Weiterhin ist eine hohe Meßgeschwindigkeit möglich sowie durch die analoge Quotientenbildung eine hohe Meßgenauigkeit gewährleistet.

Die Zeichnung wird nachfolgend an Hand der in der Zeichnung dargestellten Ausführungsbeispiele erläutert. Es zeigt

Fig. 1 eine schematische Positionsmeßeinrichtung mit einer Unterteilungsschaltung;

Fig. 2 einen Analog-Digital-Wandler der Unterteilungsschaltung;

Fig. 3 ein Signaldiagramm der Positionsmeßeinrichtung nach Fig. 1;

Fig. 4 eine weitere Positionsmeßeinrichtung mit einer Unterteilungsschaltung;

Fig. 5 eine analoge Interpolationsschaltung der Positionsmeßeinrichtung nach Fig. 4;

Fig. 6 ein Signaldiagramm.

In Fig. 1 ist schematisch eine Positionsmeßeinrichtung P mit einer Unterteilungsschaltung EXE gezeigt. Die Positionsmeßeinrichtung P weist eine Maßverkörperung M und eine Abtasteinrichtung A auf. Die Maßverkörperung M und die Abtasteinrichtung A sind jeweils an einem von zwei nicht näher bezeichneten Maschinen-Bauteilen befestigt, deren Relativbewegung gemessen werden soll. Bei Relativbewegungen der Maschinen-Bauteile werden von der Abtasteinrichtung A durch Abtastung der Maßverkörperung M in bekannter Weise analoge sinusförmige Abtastsignale U 1 und U 2 erzeugt. Zur Erkennung der Bewegungsrichtung sind die Abtastsignale U 1, U 2 um 90° gegeneinander phasenverschobenen (Fig. 3):

U 1 = A*sin α + U 0
U 2 = A*cos α + U 0

U 0 ist dabei jeweils der Gleichspannungsanteil.

Das Eingangssignal am positiven Referenzeingang REF 1 eines Analog-Digital-Wandlers ADC muß immer größer sein als das Eingangssignal am negativen Referenzeingang REF 2 des Analog-Digital-Wandlers ADC. Weiterhin darf am positiven Referenzeingang REF 1 kein negatives Eingangssignal anliegen. Um dies zu erreichen, wird das Abtastsignal U 1 einem Vollweggleichrichter G 1 zugeführt, der folgendes gleichgerichtete Signal bildet (Fig. 3):

U 3 = U 1 = A*sin α + U 0 für U 1 U 0
U 3 = (-U 1) + 2*U 0 =-A*sin α + U 0 für U 1 < U 0

Zur Gleichrichtung des analogen Abtastsignals U 2 ist ein weiterer Vollweggleichrichter G 2 vorgesehen, der aus dem Abtastsignal U 2 das folgende gleichgerichtete Signal U 4 bildet (Fig. 3):

U 4 = (-U 2) + 2*U 0 = -A*cos α + U 0 für U 2 < U 0
U 4 = U 2 = A*cos α + U 0 für U 2 < U 0

Der Aufbau derartiger Vollweggleichrichter G 1, G 2 ist an sich bekannt und beispielsweise in dem Buch: Tietze, Schenk: Halbleiter-Schaltungstechnik, 8. Auflage, Springer-Verlag 1986 auf den Seiten 786 bis 789 beschrieben. Eine weitere Erläuterung der Vollweggleichrichter G 1, G 2 erübrigt sich daher.

In der folgenden Beschreibung wird der Analog-Digital- Wandler ADC nur als ADC bezeichnet. Das gleichgerichtete Signal U 3 wird an den positiven Referenzeingang REF 1 des ADC gelegt. Am negativen Referenzeingang REF 2 des ADC liegt das gleichgerichtete Signal U 4 an. Zwischen den Referenzeingängen REF 1 und REF 2 des ADC liegt eine Reihe von Widerständen R, die einen Spannungsteiler bilden (Fig. 2). Jedem Widerstand R ist ein Komparator K zugeordnet, an dessen einen Eingang die Teilspannungen aus U 3 und U 4 anliegen und an dessen anderen Eingang der Gleichspannungsanteil U 0 als Bezugsspannung anliegt. Das Bezugssignal U 0 steht hierzu dem ADC am Eingang JN zur Verfügung.

Der ADC ist ein N-Bit-Wandler, der aus den gleichgerichteten Signalen U 3, U 4 und dem Bezugssignal U 0 ein N-Bit-Binärwort B 1 erzeugt, das mit dem Verfahrwinkel α über folgende Funktion zusammenhängt:

Hierzu ist den Ausgängen der Komparatoren K eine Logikschaltung L zugeordnet.

Allgemein ausgedrückt hängt das vom ADC erzeugte N-Bit-Binärwort B 1 von den Eingangssignalen des ADC nach folgender Beziehung ab:

Jeder ADC hat die Eigenschaft, den Ausgangswert gerundet auszugeben. Demnach erzeugt der ADC ein N-Bit-Binärwort B 1, das mit dem Verfahrwinkel α über folgende exakte Funktion zusammenhängt:

Da diese Art der Rundung bei ADC′s jedem Fachmann bekannt ist, wird sie bei den folgenden Ausführungen nicht mehr erwähnt.

Das Bezugssignal U 0 kann in an sich bekannter Weise durch Verknüpfung der Abtastsignale U 1, U 2 gewonnen werden, oder aus einer sog. Gleichlichtspur der Positionsmeßeinrichtung P.

Zum besseren Verständnis der nachfolgenden Erläuterung sei angenommen, daß die analogen Abtastsignale U 1, U 2 symmetrisch zum Bezugssignal U 0 = 0 Volt sind. Dies kann mittels einer an sich bekannten Verknüpfung mehrerer, gegeneinander jeweils um 90° phasenverschobener Analogsignale erreicht werden. Nachfolgend wird die Übertragungsfunktion D des ADC für die vier Quadranten I bis IV der Abtastsignale U 1, U 2 (Fig. 3) betrachtet:

I. Quadrant:

II. Quadrant:

III. Quadrant:

IV. Quadrant:

Der Verfahrwinkel α, oder allgemein ausgedrückt der Positionswert α innerhalb einer Signalperiode, ist in der Übertragungsfunktion D, die den Ausgangswert des ADC angibt, als trigonometrischer Funktionswert tangens α enthalten. Um einen linearen Zusammenhang zwischen dem Ausgangswert der EXE, der durch das N-Bit-Binärwort B 2 bestimmt ist, und dem Verfahrwinkel α herzustellen, ist dem ADC eine Korrektureinrichtung KS ist bevorzugt als Tabellenspeicher angelegt, der in binärer Form die Werte 0 bis 2 ^N enthält. Als Korrektureinrichtung KS kann aber auch ein Rechner Verwendung finden, der nach einer vorgegebenen Korrekturfunktion das anstehende N-Bit- Binärwort B 1 linearisiert. Diese Berechnung benötigt relativ viel Zeit, so daß bei hohen Relativbewegungen zwischen der Maßverkörperung M und der Abtasteinrichtung A der Tabellenspeicher bevorzugt Verwendung findet. Das N-Bit-Binärwort B 1 am Eingang des Tabellenspeichers bestimmt, welche Adresse im Tabellenspeicher angesprochen wird, so daß am Ausgang ein Datenwort B 2 anliegt, das unmittelbar von dem Binärwort B 1 abhängt und in Kombination mit Codesignalen, die den Quadranten der Abtastsignalperiode bestimmen, die Unterteilungswerte innerhalb einer vollen Abtastsignalperiode repräsentiert.

Die Korrekturfunktion F, nach der das N-Bit-Binärwort B 1 am Ausgang des ADC linearisiert wird, hat mit der Übertragungsfunktion D des ADC folgenden Zusammenhang:

wobei Q = 4*2 ^N gewählt wird und den Unterteilungsfaktor einer Abtastsignalperiode bestimmt.

Wenn N=8 gewählt wird, erzeugt der ADC an seinem Ausgang ein 8-Bit-Datenwort B 1, das ¼ der Abtastsignalperiode in 256 Teile unterteilt. Damit die Korrekturfunktion F über die gesamte Abtastsignalperiode eindeutig definiert ist, muß die Korrektureinrichtung KS die Information erhalten, in welchem Quadranten der Abtastsignalperiode sich der momentane Abtastwert (Winkel α) befindet. Hierzu werden die beiden analogen Abtastsignale U 1, U 2 oder die beiden analogen gleichgerichteten Signale U 3, U 4 verwendet. Im gezeigten Beispiel nach Fig. 1 wird einem Trigger T 1 das einweg-gleichgerichtete Signal U 3 und einem Trigger T 2 das einweg-gleichgerichtete Signal U 4 zugeführt. Die gleichgerichteten Signale U 3, U 4 werden mit dem Bezugssignal U 0 verglichen und die Schnittpunkte erfaßt. Am Ausgang des Triggers T 1 steht somit das Codesignal U 5 und am Ausgang des Triggers T 2 das Codesignal U 6 der Korrektureinrichtung KS zur Quadrantenbestimmung zur Verfügung. Durch die Codesignale U 5 und U 6 werden in der Korrektureinrichtung KS zwei weitere Bits erzeugt, so daß am Ausgang bei N = 8 ein 10- Bit-Datenwort B 2 ansteht.

Nach der Linearisierung in der Korrektureinrichtung KS steht der Wert am Ausgang der Korrektureinrichtung KS (Unterteilungswert) in einem linearen Zusammenhang zu dem Verfahrwinkel α.

Wie bereits erwähnt, steht am Ausgang des ADC ein gerundeter Wert der Übertragungsfunktion D als Datenwort B 1 an. Bei der Berechnung des Unterteilungswertes mit der Korrekturfunktion F ist ebenfalls eine Rundung erforderlich. Durch diese Rundungen können Fehler entstehen, die dadurch verringert werden, daß in der Korrekturfunktion F der Wert Q kleiner 4*2 ^N gewählt wird. Der Vorteil dabei ist die höhere Genauigkeit der Linearisierung, als Nachteil dabei ist die Verringerung des möglichen Unterteilungswertes innerhalb einer Abtastperiode zu berücksichtigen. Bei N = 8 ist der mögliche Unterteilungswert einer Signalperiode 1024 für Q=1024; wenn aber für Q=800 gewählt wird, so sinkt der Unterteilungswert auf 800.

Wie bereits erläutert, hängt das N-Bit-Binärwort B 1 des ADC von den Eingangssignalen nach folgender Beziehung ab:

Nachfolgend wird nun der Fall betrachtet, daß die analogen Abtastsignale U 1 und U 2 anliegen. Am Ausgang des Vollweggleichrichters G 1 steht folgendes gleichgerichtete Signal zur Verfügung:

U 3 = A*cos α + U 0 für U 2 U 0
U 3 = -A*cos α + U 0 für U 1 < U 0

Am Ausgang des Vollweggleichrichters G 2 steht das Signal U 4 an:

U 4 = -A*sin α + U 0 für U 2 U 0
U 4 = A*sin α + U 0 für U 2 < U 0

Setzt man diese Bedingungen in die allgemein gültige Übertragungsfunktion D ein, so erhält man folgende Beziehungen:

I. und III. Quadrant:

II. und IV. Quadrant:

Dementsprechend muß auch die Korrekturfunktion F zur Linearisierung angepaßt werden:

Die Korrektureinrichtung KS wird hier ebenfalls bevorzugt als Tabellenspeicher ausgeführt, in dem für alle N-Bit-Binärworte B 1 des ADC korrigierte Datenworte B 2 nach der Korrekturfunktion F abgelegt sind.

In der Fig. 2 sind nur die Signale für den Fall gezeigt, bei dem U 1 = A*sin a + U 0 ist, erübrigt sich wegen der Äquivalenz eine nähere Betrachtung der Signale.

Bei der Ausführung nach Fig. 4 ist der Unterteilungsschaltung EXE eine analoge Interpolationsschaltung AJ zugeordnet. Diese analoge Interpolationsschaltung AJ hat die Aufgabe, die Frequenz der Abtastsignale U 1, U 2 zu erhöhen. Am Ausgang der analogen Interpolationsschaltung AJ stehen folgende Signale an:

U 10 = A*sin (V*α ) + U 0 für U 1 = A*sin α + U 0
U 20 = A*cos (V*a ) + U 0 für U 2 = A*cos α + U 0,

wobei V den Faktor der Frequenzvervielfachung angibt.

Durch Vollweggleichrichtung der Signale U 10, U 20 werden die gleichgerichteten Signale U 30 und U 40 erzeugt, die am ADC anliegen. In die Formel der Übertragungsfunktion D des ADC sind die Signale U 30 und U 40 einzutragen:

Der ADC unterteilt eine volle Signalperiode der Abtastsignale U 1, U 2 in (4*V*2 ^N ) Teile. Das Binärwort B 1 am Ausgang des ADC muß daher mit Codesignalen verknüpft werden, die den (4*V)-ten Teil einer vollen Signalperiode definieren. Zu diesem Zweck können die gleichgerichteten Signale U 30, U 40 oder die Abtastsignale U 1, U 2 bzw. die Signale U 10, U 20 herangezogen werden. Die Erzeugung von Codesignalen wurde bereits zu Fig. 1 ausführlich erläutert.

Als analoge Interpolationsschaltung AJ kann eine bekannte Anordnung, wie sie in der DD-PS 97 336 angegeben ist, Verwendung finden. Es ist weiterhin denkbar, daß die zwei analogen Signale U 10, U 20 aus einer nicht gezeigten analogen Interpolationsschaltung gebildet werden, an der die Abtastsignale von zwei Abtasteinrichtungen anliegen. So ist es bei Drehgebern besonders vorteilhaft, wenn zwei einander diametral gegenüberliegende Abtasteinrichtungen eingesetzt werden, von denen je ein sin- und ein cos-Signal abnehmbar ist. Durch geeignete Verknüpfung der vier Signale ist eine Frequenzvervielfachung und gleichzeitig die Eliminierung der Exzentrizität zwischen der Winkelteilung und der Drehachse möglich.

In der Fig. 5 ist eine analoge Interpolationsschaltung AJ im Detail gezeigt. Diese analoge Interpolationsschaltung AJ bewirkt nicht nur eine Frequenzvervielfachung, sondern sie hat gleichzeitig die Eigenschaft, einen linearen Zusammenhang zwischen dem Winkel α und der Spannung der Signale U 10, U 20 herzustellen. Beschrieben wird nachfolgend nur die analoge Interpolationsschaltung AJ mit dem Faktor = 2 als Frequenzvervielfachung.

Es sei angenommen, daß die Abtastsignale U 1 = A*sin α + U 0 und U 2 = A*cos α + U 0 und U 0 = OV sind. Das Abtastsignal U 1 wird einem Vollweggleichrichter V 1 zugeführt, der daraus das gleichgerichtete Signal (U 11 = |A*sin α |) bildet. Das Abtastsignal U 2 wird einem Vollweggleichrichter V 2 zugeführt, an dessen Ausgang das gleichgerichtete Signal (U 12 = -|A*cos α |) ansteht. Beide Signale U 11, U 12 werden addiert und ergeben das Signal (U 10 = |A*sin α | - | - A*cos α |). Die Signale zu dem Ausführungsbeispiel nach Fig. 5 sind in der Fig. 6 gezeigt. Man erkennt, daß das Signal U 10 nur noch einen sinusähnlichen Verlauf hat, der einem dreieckförmigen Verlauf sehr nahe kommt.

Zur Erzeugung eines zweiten, gegenüber dem Signal U 10 um 90° phasenverschobenen Signals U 20 werden aus den beiden Abtastsignalen U 1, U 2 zuerst ein Signal U 13 = A*sin ( α + 45°) +U 0 und ein Signal U 14 = A*cos ( α + 45°) + U 0 gebildet. Hierzu werden die Abtastsignale U 1, U 2 den Widerständen W von Spannungsteilern zugeführt. Die Signale U 13, U 14 können auch wie folgt geschrieben werden:

Das Signal U 13 wird dem Vollweggleichrichter V 3 zugeführt, der das gleichgerichtete Signal

U 15 = |U 13|

bildet.

Das Signal U 14 wird dem Vollweggleichrichter V 4 zugeführt, an dessen Ausgang das gleichgerichtete Signal

U 16 = |U 14|

ansteht.

Beide Signale U 15 und U 16 werden addiert und das Summensignal U 20 steht der Gleichrichterschaltung G 2 der Unterteilungsschaltung EXE zur weiteren Verarbeitung zur Verfügung:

U 20 = |U 13| - |U 14|

Aus dem Signal U 10 bildet die Gleichrichterschaltung G 1 der Unterteilungsschaltung EXE das gleichgerichtete Signal:

U 30 = | |A*sin α | - |A*cos α ||

Die Gleichrichterschaltung G 2 bildet aus dem Signal U 20 das gleichgerichtete Signal:

Das gleichgerichtete Signal U 30 wird an den positiven Referenzeingang REF 1 des ADC angelegt. Am negativen Referenzeingang REF 2 des ADC liegt das gleichgerichtete Signal U 40 an. Die Übertragungsfunktion

des ADC ist für jeden Oktanten einer Signalperiode der Abtastsignale U 1, U 2 separat zu betrachten:

I. und V. Oktant: (0°<α<45° und 180°α <225°)

II. und VI. Oktant: (45°α<90° und 225°α<270°)

III. und VII. Oktant: (90°α<135° und 270°a<315°)

IV. und VIII. Oktant: (135°α<180° und 315°α<360°)

Bei dieser Betrachtung wurde A=1 und U 0=0 gewählt.

Die Korrekturfunktion F muß ebenfalls in Abhängigkeit des Oktanten aufgestellt werden. Dies erfolgt in ähnlicher Weise wie es bereits zu der Fig. 1 beschrieben wurde. Damit die Korrekturfunktion F über die gesamte Abtastsignalperiode eindeutig definiert ist, muß auch in diesem Fall die Korrektureinrichtung KS die Information erhalten, in welchem Oktanten der Abtastsignalperiode sich der momentane Abtastwert (Winkel α) befindet.

In der Fig. 5 wurde nur eine analoge Interpolationsschaltung AJ mit der Eigenschaft der Frequenzverdopplung gezeigt. Es ist auch möglich, mehrere analoge Interpolationsschaltungen AJ hintereinander anzuordnen, wobei die Signale U 10, U 20 die Eingangssignale der nächsten Interpolationsschaltung sind. Diese Hintereinanderschaltung hat den Vorteil, daß die Ausgangssignale der letzten analogen Interpolationsschaltung so verformt sind, daß sie annähernd linear verlaufen, d. h., ein annähernd linearer Zusammenhang zwischen den Signalamplituden und dem Verfahrweg (Winkel α ) besteht.

Bei den bisher beschriebenen Ausführungen kann ein handelsüblicher, relativ preiswerter ADC verwendet werden. Bei diesem ADC sind alle Widerstände R der Widerstandskette identisch. Wenn diese Widerstände R unterschiedlich gewählt werden, d. h. entsprechend dem Verlauf einer trigonometrischen Funktion, dann kann die Korrektureinrichtung KS entfallen. Am Ausgang des ADC stehen dann bereits Werte an, die einen Bruchteil einer Abtastsignalperiode in gleiche Teile unterteilt.

In Fig. 1 liegen die Abtastsignale U 1, U 2 direkt an den Vollweggleichrichtern G 1, G 2. Wenn die Abtastsignale U 1, U 2 eine geringe Amplitude aufweisen, können in nicht gezeigter Weise zusätzlich Verstärker zwischen der Abtasteinrichtung A und den Vollweggleichrichtern G 1, G 2 oder zwischen den Vollweggleichrichtern G 1, G 2 und dem ADC angeordnet werden. Dies gilt auch für das Ausführungsbeispiel nach Fig. 4.

Als ADC wird bevorzugt ein Flashconverter verwendet, der eine schnelle Analog-Digital-Wandlung der analogen Signale U 3, U 4 oder U 30, U 40 nach beschriebener Funktion gewährleistet.

Die erfindungsgemäße Unterteilungsschaltung EXE ist bei verschiedenen Positionsmeßeinrichtungen P anwendbar, die analoge ortsperiodische Abtastsignale erzeugen. Je nach Ausbildung der Maßverkörperung spricht man von lichtelektrischen, kapazitiven, magnetischen oder induktiven Meßeinrichtungen. Die Maßverkörperung kann aber auch von Lichtwellen gebildet sein, d. h., daß die Unterteilungsschaltung EXE auch zur Unterteilung von periodischen Signalen bei Interferometern einsetzbar ist.

Claims (19)

1. Positionsmeßeinrichtung mit einer Unterteilungsschaltung zur Unterteilung von positionsabhängigen analogen periodischen Abtastsignalen, wobei der Unterteilungsschaltung mit einem Analog- Digital-Wandler mehrere gegeneinander phasenverschobene analoge periodische Signale zugeführt werden und am Ausgang der Unterteilungsschaltung ein digitales N-Bit-Datenwort ansteht, das Zwischenwerte einer Signalperiode der Abtastsignale repräsentiert, dadurch gekennzeichnet, daß in der Unterteilungsschaltung (EXE) Gleichrichterschaltungen (G 1, G 2) vorgesehen sind, die aus den analogen periodischen Signalen (U 1, U 2; U 10, U 20) vollweg-gleichgerichtete Signale (U 3, U 4; U 30, U 40) ableiten, so daß an einem Eingang (REF 1 des Analog-Digital-Wandlers (ADC) ein vollweg-gleichgerichtetes Signal (U 3; U 30) mit Signalwerten nur größer oder gleich dem Gleichspannungsanteil (U 0) der analogen periodischen Signale (U 1, U 2; U 10, U 20) und an einem anderen Eingang (REF 2) des Analog-Digital-Wandlers (ADC) ein vollweg-gleichgerichtetes Signal (U 4; U 40) mit Signalwerten nur kleiner oder gleich dem Gleichspannungsanteil (U 0) der analogen periodischen Signale (U 1, U 2; U 20) anliegt.

2. Positionsmeßeinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Analog-Digital-Wandler (ADC) eine Reihe von Widerständen (R) und Komparatoren (K) sowie eine Logikschaltung (L) enthält, daß an den Komparatoren (K) jeweils der Gleichspannungsanteil (U 0) der periodischen Abtastsignale (U 1, U 2) und eine Teilspannung aus der Reihe der Widerstände (R) anliegt, daß an den Gleichrichterschaltungen (G 1, G 2) die analogen periodischen Abtastsignale (U 1, U 2) anliegen, und daß an dem einen Eingang (REF 1) des Analog-Digital-Wandlers (ADC), der das eine Ende der Reihe der Widerstände (R) bildet, das gleichgerichtete Signal (U 3) mit der Beziehung: U 3 = U 1 für U 1 U 0
U 3 = (-U 1) + 2*U 0 für U 1 < U 0anliegt, und am anderen Eingang (REF 2) des Analog- Digital-Wandlers (ADC), der das andere Ende der Reihe der Widerstände (R) bildet, das gleichgerichtete Signal (U 4 mit der Beziehung:U 4 = (-U 2) + 2*U 0 für U 2 U 0
U 4 = U 2 für U 2 < U 0anliegt.

3. Positionsmeßeinrichtung nach Anspruch 2, dadurch gekennzeichnet, daß an dem einen Eingang (REF 1) des Analog-Digital-Wandlers (ADC) das gleichgerichtete Signal U 3 = A*sin α + U 0 für U 1 U 0
U 3 = -A*sin α + U 0 für U 1 < U 0anliegt, wobei das erste AbtastsignalU 1 = A*sin α + U 0ist, und dan an dem anderen Eingang (REF 2) des Analog-Digital-Wandlers (ADC) das gleichgerichtete SignalU 4 = -A*cos α + U 0 für U 2 U 0
U 4 = A*cos α + U 0 für U 2 < U 0anliegt, wobei das zweite AbtastsignalU 2 = A*cos α + U 0ist.

4. Positionsmeßeinrichtung nach Anspruch 3, dadurch gekennzeichnet, daß der Analog-Digital-Wandler (ADC) 2 ^N -1 Komparatoren (K) und 2 ^N Widerstände (R) zur Bildung eines Spannungsteilers enthält, und daß der Analog-Digital-Wandler (ADC) ein N-Bit-Binärwort (B 1) erzeugt, das nach folgender Funktion von den Eingangswerten (U 0, U 3, U 4) abhängt:

5. Positionsmeßeinrichtung nach Anspruch 4, dadurch gekennzeichnet, daß dem Analog-Digital-Wandler (ADC) eine Korrektureinrichtung (KS) nachgeordnet ist, die ein digitales Datenwort (B 2) nach der Funktion: bildet, wobei Q den Unterteilungsfaktor einer Signalperiode der Abtastsignale (U 1, U 2) bestimmt.

6. Positionsmeßeinrichtung nach Anspruch 2, dadurch gekennzeichnet, daß an dem einen Eingang (REF 1) des Analog-Digital-Wandlers (ADC) das gleichgerichtete Signal U 3 = A*cos α + U 0 für U 1 U 0
U 3 = -A*cos α + U 0 für U 1 < U 0anliegt, wobei das erste AbtastsignalU 1 = A*cos α + U 0ist, und daß an dem anderen Eingang (REF 2) des Analog-Digital-Wandlers (ADC) das gleichgerichtete SignalU 4 = -A sin α + U 0 für U 2 U 0
U 4 = A*sin α + U 0 für U 2 < U 0anliegt, wobei das zweite AbtastsignalU 2 = A*sin α + α + U 0ist.

7. Positionsmeßeinrichtung nach Anspruch 6, dadurch gekennzeichnet, daß der Analog-Digital-Wandler (ADC) 2 ^N -1 Komparatoren (K) und 2 ^N Widerstände (R) zur Bildung eines Spannungsteilers enthält, und daß der Analog-Digital-Wandler (ADC) ein N-Bit-Binärwort (B 1) erzeugt, das nach folgender Funktion von den Eingangswerten (U 0, U 3, U 4) abhängt:

8. Meßeinrichtung nach Anspruch 7, dadurch gekennzeichnet, daß dem Analog-Digital-Wandler (ADC) eine Korrektureinrichtung (KS) nachgeordnet ist, die ein digitales Datenwort (B 2) nach der Funktion: bildet, wobei Q den Unterteilungsfaktor einer Signalperiode der Abtastsignale U 1, U 2) bestimmt.

9. Positionsmeßeinrichtung nach einem der Ansprüche 3 bis 6, dadurch gekennzeichnet, daß aus den beiden um 90° gegeneinander phasenverschobenen Abtastsignalen (U 1, U 2) Codesignale (U 5, U 6) abgeleitet werden, die eine Signalperiode der Abtastsignale (U 1, U 2) in vier gleiche Abschnitte (I, II, III, IV) unterteilt, die jeweils durch die logischen Zustände der Codesignale (U 5, U 6) definiert sind.

10. Positionsmeßeinrichtung nach Anspruch 9, dadurch gekennzeichnet, daß die Korrektureinrichtung (KS) mit den Codesignalen (U 5, U 6) beaufschlagt wird.

11. Positionsmeßeinrichtung nach Anspruch 9, dadurch gekennzeichnet, daß die Gewinnung der Codesignale (U 5, U 6) durch Trigger (T 1, T 2) erfolgt, an denen die gleichgerichteten Signale (U 3, U 4) anliegen.

12. Positionsmeßeinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die analogen periodischen Abtastsignale (U 1, U 2) an einer analogen Interpolationsschaltung (AJ) zur Frequenzvervielfachung anliegen und am Ausgang der analogen Interpolationsschaltung (AJ) analoge periodische Signale (U 10, U 20) mit der V-fachen Frequenz der Abtastsignale (U 1, U 2) anstehen und den Gleichrichterschaltungen (G 1, G 2) zugeführt werden.

13. Positionsmeßeinrichtungen nach Anspruch 12, dadurch gekennzeichnet, daß der Analog-Digital- Wandler (ADC) eine Reihe von Widerständen (R) und Komparatoren (K) sowie eine Logikschaltung (L) enthält, daß an den Komparatoren (K) jeweils der Gleichspannungsanteil (U 0) der analogen periodischen Signale (U 10, U 20) und eine Teilspannung aus der Reihe der Widerstände (R) anliegt, daß an den Gleichrichterschaltungen (G 1, G 2) die analogen periodischen Signale (U 10, U 20) anliegen, und daß an dem einen Eingang (REF 1) des Analog-Digital-Wandlers (ADC), der das eine Ende der Reihe der Widerstände (R) bildet, das gleichgerichtete Signal (U 30) mit der Beziehung: U 30 = U 10 für U 10 U 0
U 30 = (-U 10) + 2*U 0 für U 10 < U 0anliegt, und am anderen Eingang (REF 2) des Analog- Digital-Wandlers (ADC), der das andere Ende der Reihe der Widerstände (R) bildet, das gleichgerichtete Signal (U 40) mit der Beziehung:U 40 = (-U 20) + 2*U 0 für U 20 U 0
U 40 = U 20 für U 20 < U 0anliegt.

14. Positionsmeßeinrichtung nach Anspruch 12 oder 13, dadurch gekennzeichnet, daß die Abtastsignale U 1 = A*sin α + U 0 und
U 2 = A*cos α + U 0der Interpolationsschaltung (AJ) zugeführt werden, die aus diesen Abtastsignalen (U 1, U 2 ) die SignaleU 10 = A*sin (V*α ) + U 0 und
U 20 = A*cos (V*α) + U 0bildet, wobei V den Faktor der Frequenzvervielfachung angibt.

15. Positionsmeßeinrichtung nach Anspruch 12 oder 13, dadurch gekennzeichnet, daß die Abtastsignale U 1 = A*sin α + U 0 und
U 2 = A*cos α + U 0der Interpolationsschaltung (AJ) zugeführt werden, die aus diesen Abtastsignalen (U 1, U 2) die Signale bildet.

16. Positionsmeßeinrichtung nach Anspruch 12, dadurch gekennzeichnet, daß die analoge Interpolationsschaltung (AJ) die Frequenz der Abtastsignale (U 1, U 2) um den Faktor V erhöht, und daß der Analog-Digital-Wandler (ADC) einen V-ten Teil einer vollen Signalperiode der Abtastsignale (U 1, U 2) in 4*2 ^N Teile unterteilt.

17. Positionsmeßeinrichtung nach Anspruch 16, dadurch gekennzeichnet, daß aus den Abtastsignalen (U 1, U 2) Codesignale abgeleitet werden, die den 4*V-ten Teil einer vollen Signalperiode der Abtastsignale (U 1, U 2) bestimmen.

18. Positionsmeßeinrichtung nach Anspruch 17, dadurch gekennzeichnet, daß dem Analog-Digital- Wandler (ADC) eine Korrektureinrichtung (KS) nachgeschaltet ist, an der das N-Bit-Datenwort (B 1) des Analog-Digital-Wandlers (ADC) und die Codesignale anliegen, und daß am Ausgang der Korrektureinrichtung (KS) das digitale Datenwort (B 2) ansteht.

19. Positionsmeßeinrichtung nach einem der Ansprüche 5, 8 oder 18, dadurch gekennzeichnet, daß die Korrektureinrichtung (KS) ein Tabellenspeicher ist, in dem mehrere Digitalworte (B 2) abgelegt sind und das Binärwort (B 1) des Analog-Digital- Wandlers (ADC) als Adresse zum Auslesen des Digitalwortes (B 2) dient, das am Ausgang des Tabellenspeichers zur Weiterverarbeitung bereitgestellt wird.