DE2419871A1

DE2419871A1 - Verfahren und schaltung zur beseitigung eines masstabsfaktorfehlers in einem analog/digital-umsetzer

Info

Publication number: DE2419871A1
Application number: DE2419871A
Authority: DE
Inventors: Arnold J Brand; Sidney M Sacks; William R Slump
Original assignee: Singer Co
Current assignee: Singer Co
Priority date: 1973-05-24
Filing date: 1974-04-24
Publication date: 1974-12-12
Also published as: US3828347A; JPS5021669A; JPS5912046B2; IL44607A; IL44607A0; FR2231160B1; GB1412232A; FR2231160A1; DE2419871C2; SE397159B; CA1005921A

Description

PATENTANWÄLTE

DIPL₁-INC(PHYa)H-VGNSCHUMAJNiN DIPL.-ING.(CHEM.) W. D. OEDEKOVEN

Dresdner Bank AG München 8 München 22, Widenmayerstraße

Konto Nr. 3 388 992 Telegrammadresse: Protector München

Postschechkonto: München 49463-809 Telefon 089-224893

3/

TIIE SINGER COIIPAKY-Kearfott Div., Little Falls, N.J./USA

Verfahren und Schaltung zur Beseitigung eines Maßstab sfakto rf ehlers in einem Analog/Digital-Umsetzer

Die Erfindung bezieht sich auf ein Verfahren und eine Schaltung zur Beseitigung eines Maßstabsfaktorfehlers in einem Analog/Digital-Umsetzer mit mindestens einem ersten Eingangsverstärker, einem zweiten Eingangsverstärker, einer Integrationsstufe, einer Steuereinrichtung, einem Null-Durchgangsdetektor und einem Speicher, wobei die beiden Eingangsverstärker gleiche Verstärkungsfaktoren K^ bzw. Kp unterschiedlicher Toleranz aufweisen, und mit einer Eingangs spannung E bzw. einer Bezugsspannung E^ beaufschlagt werden sowie ein Ausgangssignal Κ,, E bzw. -Kg ^_ref abgeben und wobei zunächst das Ausgangssignal K^ -E ' und dann das Ausgangs signal -Kg ^E _ref ^^η ^er Integrationsstufe innerhalb eines bestimmten Zeitintervalls T bzw. t » T (K. E / Kg ^E _ref) integriert werden, und wobei schliesslich das für die Integration des Ausgangssignals -IU ^E _ref hinunter bis zum Null-Durchgang erforderliche Zeitintervall t im Speicher digital gespeichert wird.

409850/1030

2413871

Bei einem derartigen Verfahren bzw. bei einer derartigen Schaltung wird eine unbekannte Spannung einer Integrationsstufe eines Analog/Digital-Umsetzers während eines bestimmten Zeitintervalls T zugeführt. Am Ende dieses Zeitintervalls wird eine bekannte Spannung von entgegengesetzter Polarität derselben Integrationsstufe zugeführt, um eine Rückintegration bis Null zu bewirken, und um dabei den Null-Durchgang festzustellen. Das Zeitintervall t, das zur Rückintegration bis Null erforderlich ist, wird durch das Zählen von Taktimpulsen in einem Speicher bestimmt, um so die unbekannte Spannung aus der folgenden Gleichung zu erhalten:

Dabei gilt:

E « die unbekannte Spannung5

E „ « die bekannte Spannung, und

RC ■ die Integrations-Zeitkonstante.

Die Spannungen E und E £ werden gewöhnlich durch zwei separate Verstärker mit jeweils einer Verstärkung E geliefert. Tatsächlich weisen die Verstärker Toleranzen auf, so dass sich für den einen Verstärker der Verstärkungsfaktor K^ und für den anderen Verstärker der Verstärkungsfaktor iCj ^er~ geben. Dadurch folgt aus der obigen Gleichung die folgende Gleichung:

409850/1030

Aus dieser Gleichung ergibt sich, dass durch die Toleranzen der Verstärker ein Fehler entsteht, der durch den Faktor IL^/IL^ gekennzeichnet ist.

Umsetzer der gleichen Bauweise werden ebenfalls bei Drehfunktionsmeldern verwendet. Dabei wird eine Spannung erzeugt, welche dem Sinus und dem Cosinus eines Drehwinkels 0 proportional ist. Aus dem Sinus und dem Cosinus wird dabei der Tangens bzw. Cotangens gebildet und in digitale Form umgesetzt. In diesem Falle ist beispielsweise Ε_χ ■ Sinus 0 und Ef Cosinus 0 . Es ergeben sich daraus die folgenden Gleichungen:

Sinus 0 T Cosinus -p T" /

Tangens 0 T /

Daraus folgt, dass der gespeicherte Wert von dem Zeitintervall t proportional dem Tangens 0 ist, wobei T eine bekannte Konstante ist.

Für einen derartigen Fall ist es notwendig, denjenigen Octanten zu bestimmen, in welchem der Winkel liegt, und zwar deshalb, um sowohl eine notwendige Ausgangsinformation als auch, um eine Umsetzungsinformations zu liefern. Dazu ist es erwünscht, dass festgestellt wird, ob der Sinus oder der Cosinus kleiner als 1 ist. Um die Integration in beiden Eichtungen durchführen zu können, ist es ebenfalls erforderlich, dass die Polaritäten von Sinus und Cosinus bekannt sind. Bisher wurden diese Feststellungen ausserhalb des Umsetzers getroffen, wozu sehr genaue Comparatoren erforderlich waren, da eine Korrektur während des Vergleichs nicht angängig war.

4098 5 0/1030

Aufgabe der Erfindung ist es daher, ein Verfahren und eine Schaltung der eingangs genannten Art zu schaffen, bei welchem bzw. bei welcher ein Maßstabsfaktorfehler beseitigt wird und wobei die Anforderungen an die Genauigkeit der Verstärker verringert werden können.

Diese Aufgabe wird durch die in dem Patentanspruch 1 bzw. 3 angegebenen Merkmale gelöst. Vorteilhafte Weiterbildungen ergeben sich aus den Unteranspriichen.

Ein bedeutender Vorteil der Erfindung ist auch darin zu sehen, dass bei der Umsetzung von Winkelfunktionen zusätzlich eine digitale Information über denjenigen Octanten erhalten wird, in welchem der Winkel liegt, wodurch ebenfalls eine erhöhte Genauigkeit des Umsetzers vermieden wird.

die Beseitigung eines Maßstabsfaktorfehlers ist eine Korrektur erforderlich, welche durch Verwendung einer Testspannung an den beiden Verstärkern möglich ist. Dazu wird nach folgenden Gleichungen vorgegangen:

Der sich aus diesen Formeln ergebende Wert t* hebt den Fehler KyXj auf und wird anstelle des bekannten Wertes T bei der anschliessenden Umsetzung verwendet.

Die Bestimmung des jeweiligen Octanten von Winkelfunktionen erfolgt durch Verwendung von zwei Komparatoren, welche den jeweiligen Winkel einem gegebenen Quadranten annähern. Anschliessend wird das Vorzeichen desjenigen kleineren

A09850/1030

Signals bestimmt, welches nach einem bestimmten vorhergehenden Integrationsintervall integriert werden soll. Dies bedeutet, dass sogar dann, wenn dieses Signal sehr klein ist, ein richtiges Vorzeichen erkannt werden kann, da die Spannung durch die Integration genügend verstärkt worden ist. Es wird ferner ein Weg aufgezeigt, durch welchen jeglicher Fehler, der bei einem anfänglichen Vergleich entstanden ist, festgestellt und korrigiert werden kann.

Nachstehend sind zwei Ausführungsbeispiele der Erfindung anhand der Zeichnung beschrieben. Darin zeigen:

Fig. 1 ein Blockschaltbild einer bevorzugten Ausführungsform einer Schaltung zur Beseitigung eines Maßstabsfaktorfehlers in einem Analog/Digital-Umsetzer;

Fig. 2 ein verfeinertes Blockschaltbild einer Zeitlogikstufe aus Fig. 1 ;

Fig. 3 ein Blockschaltbild einer bevorzugten Ausführungsform eines Umsetzers für die Umsetzung eines Tangens oder eines öotangens, und welcher eine Octanten-Information liefert j

Fig. 4 ein Kreisdiagramm zur Darstellung der einzelnen Octanten.

Fig. 1 stellt das Blockschaltbild einer bevorzugten Ausführungsform des Verstärkungs-Korrekturteils eines Analog/ Digital-Umsetzers dar. Der Umsetzer besteht aus einem gewöhnlichen Digital/Analog-Integrationsumsetzer und arbeitet in der folgenden Art und Weise. Eine unbekannte Spannung E wird

4098B0/103Ö

auf einer Leitung 11 als Eingang an einen ersten Eingangsverstärker 13 durch einen Widerstand 15 angelegt. Der erste Eingangsverstärker 13 hat einen Rückkopplungspfad mit einem Widerstand 17j der zusammen mit dem Widerstand 15 die Verstärkung des ersten Eingangsverstärkers 13 in bekannter Weise bestimmt. Dieser Verstärkungsfaktor wird als K. bezeichnet. Der Ausgang des ersten Eingangsverstärkers I3 weist daher den Wert Κ_Λ Ε auf.

Eine Zeitlogikstufe 19 schliesst einen Schalter 21, der beispielsweise aus einem Transistor bestehen kann. Der Ausgang des ersten Eingangsverstärkers 13 wird dadurch an eine Integrationsstufe 23 geführt, welche einen Verstärker 25, einen Eingangswiderstand 27 und eine Rückkopplungskapazität 29 aufweist. Die Integration läuft über einen bestimmten Zeitintervall T ab und am Ende des Zeitintervalls T wird der Schalter 21 durch ein Ausgangssignal auf einer Leitung 3I von der Zeitlogikstufe 19 geöffnet. Dieses Ausgangssignal gelangt auch als ein Rücksetz-Signal an einen Zähler 33·

Eine Bezugsspannung -E- wird an einen zweiten Eingangsverstärker 35 angelegt, welcher einen Eingangswiderstand 37 und einen Rückkopplungswiderstand 39 aufweist. Der Wert des Eingangswiderstandes 37 und der Wert des KückkopplungswiderStandes 39 soll nominell gleich dem Wert des Eingangswiderstandes I5 und des Rückkopplungswiderstandes 17 sein, um so die gleiche Verstärkung in dem ersten Eingangsverstärker I3 und in dem zweiten Eingangsverstärker 35 zu erhalten; wobei es jedoch unmöglich ist, die vollkommen gleiche Verstärkung zu erhalten. Der Ausgang des zweiten Eingangsverstärkers 35 wird daher mit IL^ -^_ref bezeichnet.

Nachdem der Schalter 21 geöffnet und der Zähler 33 rückgesetzt ist, veranlasst ein Ausgangssignal auf einer Leitung 41 von der Zeitlogikstufe 19 ₅ dass ein Schalter 43 geschlossen wird, um so den Ausgang des zweiten Eingangsver-

409850/1030

stärkers 35 an die Integrationsstufe 23 anzulegen. Gleichzeitig gelangt ein Ausgangssignal von der Zeitlogikstufe 19 über eine Leitung 45 an eine Start-Stop-Logikstufe 47. Ton dieser Start-Stop-Logikstufe 47 wird ein Startbefehl über eine Leitung. 49 an den Zähler 33 geliefert. Dadurch werden die in einem Taktimpulsgenerator erzeugten Taktimpulse in dem Zähler 33 gezählt. Da die Bezugs spannung E₄, eine der Eingangsspannung E entgegengesetzte Polarität aufweist, beginnt die Integrationsstufe 23 abwärts bis Null zu integrieren. Der Ausgang der Integrationsstufe 23 liegt an einem Null-Durchgangdetektor 53) der ein Ausgangssignal an die Start-Stop-Logikstufe 47 liefert, wenn der Ausgang der Integrationsstufe 23 den Wert Null erreicht. Der Ausgang des Null-Durchgangdetektors 53 bewirkt, dass ein Stopsignal von der Start-Stop-Logikstufe 47 auf einer Leitung 55 an den Zähler 33 gelangt. Das in dem Zähler 33 gespeicherte Ergebnis wird durch die folgenden Gleichungen beschrieben:

" *2 ^Eref 4, * ° * ^od· * * ^K1 \ ^T/

Aus den vorstehenden Gleichungen erkennt man, dass sich der Fehler durch das Verhältnis K_x, / K₂ darstellt. Wenn es möglich wäre, identische Verstärker 35 ¹^d 13 zu bauen, dann würde sich kein Fehler ergeben. Eine derartige Genauigkeit ist jedoch bei Verstärkern nichtmöglich. Es müssen daher Vorkehrungen getroffen werden, um diesen Fehler zu korrigieren. Es sollte hier nochmals angemerkt werden, dass die oben gezeigte Problematik bei den bekannten Analog/Digital-Umsetzern besteht. Die Erfindung betrifft daher die Korrektur derartiger Fehler, die sich aus dem Verhältnis IL / K₂ ergeben, und welche im Folgenden beschrieben ist.

409850/1030

Bei der vorliegenden Erfindung ist zusätzlich zu den Spannungen E_ref und Ε_χ eine sogenannte Testspannung ■ü*test vorgesehen, welche von der Testspannungsquelle 57 geliefert wird. Diese Testspannung liegt an einem ersten einpoligen Wechselschalter 59? dessen zweiter Eingang an der Bezugsspannung E„ liegt. Ausserdem liegt die Testspannung 57 an einem zweiten Wechselschalter 61, welcher mit seinem zweiten Eingang an der Eingangs spannung E liegt. Die Wechseischalt er 59 "und 61 sind in der Zeichnung als mechanische Schalter dargestellt, wobei jedoch darauf hingewiesen werden soll, dass in der Praxis Relais oder die bekannten Halbleiterschalter verwendet werden. Die Betätigung dieser Wechselschalter wird durch die Zeitlogikstufe 19 über eine Leitung 63 gesteuert.

In der vorliegenden Erfindung wird der zwangsläufig entstehende Fehler dadurch korrigiert, dass das feste Zeitintervall T proportional dem Verhältnis IL, / K,j gemacht wird. Aus der obigen Gleichung erkennt man, dass sich ILj und K_x, in diesem Fall aufheben und das System ohne Fehler arbeitet. Dazu ist es erforderlich, dass die Wechselschalter 59 und 61 durch ein Signal von der Zeitlogikstufe 19 über die Leitung 63 auf die Testspannung E^_egt umgeschaltet werden. Wenn auch der Schalter 43 geschlossen ist, dann integriert die Integrationsstufe 23 den Ausgang des zweiten Eingangsverstärkers über das feste Zeitintervall T. Wenn der Schalter 4-3 geöffnet und der Schalter 21 geschlossen wird, dann erfolgt die Integration wie bei der bereits oben beschriebenen normalen Arbeitsweise in umgekehrter Richtung.

409850/1030

Die sich am Ende des Umsetzungsprozesses ergebenden Werte sind in dem Zähler 33 gespeichert und werden durch die nachfolgenden Gleichungen beschrieben. Es ergibt sich ein Wert ty|, der den erforderlichen Korrekturfaktor enthält. Dieser Wert t^ wird dann auf die Zeitlogikstufe 19 rückgespeist und dort für die Umsetzung verwendet. Die Wechselschalter 59 und 61 werden dann auf die dargestellte Position umgeschaltet und der Umsetzungsprozess läuft wie bereits oben beschrieben ab. Es wird jedoch anstelle des festen Zeitintervalls T nun der gespeicherte Wert t/j verwendet und die dazugehörigen Gleichungen erhalten die folgende Form:

^Etest *1 * °ί *1 " ^2 T₅ "IS

T-K₀ E- t - Oi

Auf ""diese Weise wird der Terstärküngsfehler, der

durch die Verstärker 13 und 35 verursacht wird, durch das Verhältnis in dem neuen Zeitintervall wirksam ausgelöscht.

In 3?ig. 2 ist in vereinfachter Form die Zeitlogikstufe 19 und die Start-Stop-Logikstufe 4-7 von Fig. 1 dargestellt. Das Ausgangssignal von dem Taktimpulsgenerator 51 wird durch eine Vielzahl von Flip-Flops 71 A-F heruntergeteilt. Obwohl in diesem Beispiel sechs Flip-Flops dargestellt sind, hängt die tatsächliche Anzahl der Flip-Flops von der tatsächlichen Bemessung und der gewünschten Genauigkeit des Systems ab. Das Flip-Flop 71 F unterteilt die gesamte Betriebszeit in zwei Zeitintervalle, von denen das eine der

409850/1030

Bestimmung für den Wert des ZeitIntervalls t,, dient und von denen das andere für die normale Umsetzung vorgesehen ist. Der Ausgang Q des Flip-Flops 71 F bestimmt die eine Hälfte des Zeitintervalls und der Ausgang φ bestimmt die andere Hälfte des Zeitintervalls. Das am Ausgang des Flip-Flops 71 E verfügbare Signal weist die doppelte Frequenz von dem am Ausgang des Flip-Flops 71 S¹ verfügbaren Signals auf und so wird jedes Zeitintervall von dem Flip-Flop 71 F in zwei Zeitintervalle unterteilt. Dies bedeutet, dass während jedes Test- bzw. Umsetzungsintervalls der Ausgang Q des Flip-Flops 71 E für die Hälfte des Zeitintervalls und der Ausgang "Q des Flip-Flops 71 E jeweils ein Ausgangssignal liefert. Die Ausgänge des Flip-Flops 71 F werden zur Steuerung der Wechselschalter 59 "und 61 verwendet. Dies bedeutet, dass während des Test-Intervalls der Ausgang Q dazu dient, die Wechselschalter 59 und 61 auf die TestSpannungsquelle 57 umzuschalten. Bei dieser Betriebsweise ist es erwünscht, zuerst den Ausgang des zweiten Eingangsverstärkers 35 auf die Integrationsstufe 23 zu schalten, um so das Zeitintervall T zu bestimmen. Während des Test-Intervalls liegt der Q-Ausgang des Flip-Flops 71 3? an dem einen Eingang eines UlfD-Gatters 73 und der andere Eingang ist mit dem Q-Ausgang des Flip-Flops 71 E verbunden. Ein dritter" Eingang des UND-Gatters 73 ist mit einem Zähler 75 verbunden. Das gleichbleibende Zeitintervall T wird in einem Register 77 gespeichert. Beim Beginndes Test-Intervalls wird ein Signal vom iQ-Ausgang des Flip-Flops 71 F an ein UND-Gatter 79 angelegt, um den in dem Register 77 gespeicherten Wert an den Zähler 75 zu liefern. Der Ausgang des Zählers 75 ist so lange am UND-Gatter 73 vorhanden, als ein Wert in dem Zähler 75 gespeichert ist.

Zu diesem Zeitpunkt ergibt sich ein Ausgangssignal an dem UND-Gatter 73» welches den Schalter 43 schliesst und wodurch das Ausgangs signal des zweiten Eingangsverstärkers 35 von der Integrationsstufe 23 integriert wird. Gleichzeitig

409850/1030

werden Taktimpulse .über die Leitung 81 an einen Rückzähleingang des Zählers 75 angelegt, welche die in dem Speicher 75 gespeicherte Zahl herunterzählen. Wenn das Herunterzählen in dem Zähler 75 den Wert Null erreicht, dann wird das UND-Gatter 73 über die Leitung 83 geschlossen und der Schalter 43 wird geöffnet, wodurch die Integrationsstufe 23 auf dem letzten Eingangswert stehenbleibt. Kurz darauf wechselt der Q-Ausgang des Hip-Flops 71 E von einem hohen Wert auf den Wert Null, wodurch das UND-Gatter 73 ebenfalls geschlossen wird. Der ^-Ausgang des Flip-Flops 71 E erreicht darm einen hohen Wert, welcher auch an einem UND-Gatter 85 anliegt. Der zweite Eingang des UND-Gatters 85 ist mit dem 0,-Ausgang des Flip-Flops 71 F verbunden, wodurch das UND-Gatter 85 nur während des Test-Intervalls durchschalten kann. Das UND-Gatter 85 weist daher während der zweiten Hälfte des Test-Intervalls ein Ausgangs signal auf, welches den Schalter 21 schliesst und wodurch der Ausgang des ersten Eingangsverstärkers 13 mit der Integrationsstufe 23 verbunden ist.

Durch den Wechsel des Spannungspegels an dem Φ-Ausgang des. Flip-Flops 71 E von Null auf einen höheren Wert wird der Zähler 33 zurückgesetzt. Durch den höheren Wert wird auch bei einem UND-Gatter 87 ein Eingang geöffnet. Ein zweiter Eingang dieses UND-Gatters 87 ist über eine Leitung 89 und einem Inverter 91 mit dem Null-Durchgangdetektor 53 verbunden. Ein dritter Eingang des UND-Gatters 87 ist über die Leitung 81 mit dem Takt impulsgenerator 51 verbunden. Da der Null-Durchgangdetektor während der Integration der Integrationsstufe 23 bis Null kein Ausgangssignal liefert, ist der Ausgang des Null-Durchgangdetektors 53 auf einem niedrigen Pegel und hinter dem Inverter 91 liegt daher ein hoher Pegel vor, welcher über die Leitung 89 den zweiten Eingang an dem UND-Gatter 87 öffnet. Daher können die Taktimpulse

409850/1030

durch das TiND-Gatter 87 geleitet und in den Zähler 33 gezählt werden. Wenn in dem Null-Durchgangdetektor 53 der Wert Hull erscheint, dann wird das UND-Gatter 87 geschlossen und der Zähler 33 bleibt zu diesem Zeitpunkt stehen. Das Flip-Flop 71 F schaltet dann auf den ^-Ausgang um, welcher an ein UND-Gatter 93 ein Signal liefert. Das UNDr-Gatter 93 ermöglicht, dass der in dem Zähler 33 gespeicherte Wert in den Zähler 75 übernommen wird. Ausserdem öffnet dieser ^-Ausgang des Flip-Flops 71 F je einen Eingang der UND-Gatter 95 und 97. Der zweite Eingang des UND-Gatters 97 ist mit dem 0,-Ausgang des Flip-Flops 71 E verbunden. Der dritte Eingang des UND-Gatters 97 ist mit dem Zähler 75 über die Leitung 83 verbunden. Da sich in dem Zähler 75 ein Wert befindet, wird dieser zusammen mit den anderen Eingängen an das UND-Gatter 97 angelegt. Ein Ausgangssignal von dem UND-Gatter 97 schliesst den Schalter 21, wodurch der Ausgang des ersten Eingangsverstärkers 13 an die Integratinnsstufe 23 angelegt wird.

Der Zähler 75 wird nun wie vorher zurückgezählt und,, wenn er den Wert Null erreicht, wird das UND-Gatter 97 geschlossen. Diese Hückzählung wird jedoch nun während eines Z ei tint ervall s T, welches· mit dem Verstärkungsfehler multipliziert ist, durchgeführt. Wenn das Flip-Flop 71 E auf den ^-Ausgang umschaltet, dann wird dadurch durch das UND-Gatter 95 der Schalter 43 geschlossen und damit wird der Ausging des zweiten Eingangsverstärkers 35 sxi die Integrations stufe 23 angelegt, wobei nun das von dem zweiten Eingangsverstärker kommende Signal bis Null integriert wird. Auch während dieses Intervalls wird der Zähler 33 wie vorher mit Taktsignalen beaufschlagt. Wiederum verursacht ein von dem Ausgang des Null-Durchgangdetektors 53 kommendes Signal, dass das UND-Gatter 87 schliesst und der Zählvorgang in dem Zähler 33 gestopt wird. Das Zählergebnis stellt nun den endgültigen Ausgangswert dar und kann gewünschtenfalls auf andere Vorrichtungen übertragen werden.

409850/ 1030

Ein Anwendungsgebiet für einen derartigen Umsetzer besteht darin, dass Synchronisations- oder Funktionsdrehmelder-Signale in Gleichstromspannungen umgesetzt werden, welche proportional dem Sinus oder Cosinus sind. Eine Möglichkeit für eine derartige Umsetzung besteht darin, dass der Sinus durch den Cosinus oder der Cosinus durch den Sinus geteilt wird, um so einen Tangens oder einen Cotangens zu erhalten. Bei einem solchen Fall würde beispielsweise die oben erwähnte Eingangsspannung E von einer Sinusspannung gebil-

•X.

det und die Bezugs spannung Ef, würde beispielsweise eine Cosinusspannung sein. Im allgemeinen ist es bei derartigen Umsetzungen wünschenwert, ein Ausgangssignal zwischen den Werten Null und 1 zu erhalten. Dies ist auch ein Grund dafür, dass Cotangens- und Tangensfunktionen verwendet werden. Diejenige Punktion, die einen Wert von weniger als 1 liefert, ist diejenige, die benutzt wird. Das herkömmliche Verfahren, um eine- solche Umsetzung durchzuführen, besteht darin, dass zuerst die Polarität des Sinuseinganges bestimmt wird. Dies gibt einen Anhaltswert dafür, ob der Winkel grosser oder kleiner als 180 Grad ist. Der nächste Schritt besteht darin, die Polarität des Cosinus zu bestimmen und, zusammen mit der "Entscheidung über die 180 Grad" wird bestimmt in welchem Quadranten der Winkel liegt. Schliesslich wird der Sinus mit dem Cosinus verglichen, um festzustellen, bei welchem der absolute Wert grosser ist und in welchem 4-5 Grad-Octanten der . Winkel liegt und ob sich eine Tangens- oder eine Cotangens-Funktion anbietet. Bisher wurde dieses Verfahren unter Verwendung getrennter Komparatoren durchgeführt, welche vom Umsetzungsprozess getrennt waren. Bei einer Anordnung für dieses Verfahren ist es erforderlich, dass die Genauigkeiten der Eomparatoren mit den Genauigkeiten der Umsetzung vergleichbar sind.

Fig. 3 stellt eine vereinfachte Anordnung für die Durchführung dieses Vergleichs innerhalb eines Umsetzers dar. Der die Umsetzung umfassende Teil der Schaltung nach Fig. 3 arbeitet in ähnlicher Weise wie oben im Zusammenhang mit Fig.

409850/1030

und Fig. 2 beschrieben wurde und umfasst vorzugsweise eine fehlerkorrektur anordnung, wie ebenfalls bereits beschrieben. Diese Fehlerkorrekturanordnung der Schaltung ist in Fig. 3 nicht dargestellt, um diese Figur nicht zu verkomplizieren.

Auf den Leitungen 101 und 103 ist der Sinus 0 bzw. Cosinus 0 Eingang vorgesehen. Diese beiden Eingänge liegen an einem Komparator 1O5₅ der die absoluten Werten vergleicht und der ein Ausgangs signal mit einem ersten Pegel liefert, wenn der Sinus grosser ist als der Cosinus,und der ein Ausgangssignal mit einem zweiten Pegel liefert, wenn der Cosinus grosser ist als der Sinus. Die beiden Eingänge beaufschlagen auch einen Teiler mit den Widerständen 107 und 109· Die Verbindung zwischen den Widerständen 107 und 109 ist mit dem Eingang eines zweiten Eomparators 111 verbunden. Ein zweiter Eingang des zweiten !Comparators 111 ist geerdet. Die Spannung an der Verbindung zwischen den zwei gleich grossen Widerständen 107 und 109 liefert ein Vorzeichen, das davon abhängig ist, ob der Sinus 0 oder der Cosinus 0 grosser ist. Der zweite Komparator 111 liefert daher ein Ausgangssignal mit einem Pegel, wenn der grössere der beiden Eingänge positiv ist und ein Ausgangssignal mit einem zweiten Pegel, wenn" der" grössere der beiden Eingänge negativ ist. Die beiden ersten Komparatoren 105 und 111 geben einen Anhaltspunkt dafür, in welchem der vier Quadranten der Winkel liegt (gh. Fig. 4). Die vier Quadranten sind mit dem Bezugszeichen 113, 114, 115 und gekennzeichnet, wobei sich die Lage der vier Quadranten in Bezug auf die Koordinatenachsen 0 Grad-180 Grad bzw. 90 Grad-270 Grad aus Fig. 4 ergibt. Um dann noch den Octanten zu bestimmen, in welchem der Winkel Hegt, ist es notwendig, das Vorzeichen des kleineren der beiden Eingangssignale herauszufinden. Dies geschieht während der Umsetzung, die im folgenden noch gezeigt wird.

409850/1030

Zeitabhängige Schaltkreise wie jene, die im Zusammenhang mit Fig. 2 beschrieben worden sind, teilen den Ausgang von einer Taktimpulsquelle 117 in einer Teilerstufe 119 und liefern zwei Ausgänge, um immer einen Tangens- oder einen Cotangenswert, der kleiner als 1 ist, zu erhalten, und wobei immer der kleinere Sinus- bzw. Oosinus-Eingang zuerst umgesetzt werden muss. Die Eingänge auf den Leitungen 101 und liegen an den Verstärkern 121 und 123. Jeder Verstärker 121 und 123 weist einen invertierenden und einen nicht invertierenden Eingang auf. Vor jeden invertierenden Eingang ist ein Widerstand 125 geschaltet. Jeder nicht invertierende Eingang liegt an einem Schalter S 1 bzw. S3· Über einen Schalter S bzw. S 4 kann jeder nicht invertierende Eingang geerdet werden. Die Ausgänge der Verstärker 121 und 123 liegen an einem Schalter S 5 bzw. S 6. Durch den Schalter S 5 bzw. S 6 wird bestimmt, welcher Ausgang von den beiden Verstärkern 121 und 123 an den übrigen Teil des Umsetzers geschaltet wird. Während des ersten Umsetzungsintervalls muss derjenige der beiden Schalter S 5 bzw. S 6 geschlossen werden, dessen Eingang den kleineren Sinus- bzw. Oosinuswert von den Verstärkern 121 bzw. 123 aufweist. Dies wird dadurch erreicht, dass die Ausgänge der Teilerstufe 119 und des ersten Komparators I05 in UHD-Gattern 135, 137» 139 und 141 zusammengefasst werden. Der erste Komparator 105 weist einen Ausgang auf, der mit einem Inverter 14-3 verbunden ist, wodurch auch ein invertierter: Ausgang zur Verfügung steht. Weist der erste Komparator 105 einen hohen Ausgang auf, wenn der Sinus grosser ist als der Cosinus und einen niedrigen Ausgang, wenn der Cosinus grosser ist als der Sinus, dann findet sich am Ausgaqg des Inverters 14-3 auf der Leitung 14-5 der entgegengesetzte Zustand. Auf diese Weise liegt ein hoher Ausgang des ersten Komparators I05 auf der Leitung 147, wenn der Sinus grosser ist als der Cosinus und ein hoher Ausgang liegt auf der Leitung 145, wenn der Cosinus grosser ist als der Sinus. Wenn der Sinus grosser ist als der Cosinus, dann wird der hohe Ausgang auf Leitung

409850/1030

147 als ein Eingangsignal auf die UND-Gatter 135 und gegeben. Das UND-Gatter 141 weist als zweiten Eingang den ersten Ausgang der Teilerstufe 119 auf, welcher anzeigt, dass die Umsetzung im ersten Zeitintervall erfolgt. Das UND-Gatter 135 weist als zweiten Eingang den zweiten Ausgang der Teilerstufe 119 auf, welcner anzeigt, dass die Umsetzung im zweiten Zeitintervall stattfindet. Wenn der Cosinus grosser ist als der Sinus, dann gelangt ein Signal über die Leitung 145 auf die UND-Gatter 137 und 139, welche in entsprechender Weise wie die UND-Gatter 135 und mit den beiden Ausgängen der Teilerstufe 119 verbunden sind. Wenn beispielsweise der Sinus währenddes ersten Umsetzungs-Zeitintervalls kleiner ist als der Cosinus, dann liefert das UND-Gatter 137 ©i*i Ausgangs signal. Dieses Ausgangs signal gelangt durch ein ODER-Gatter 149 an den Schalter S 5, wodurch veranlasst wird, dass der Sinus umgesetzt wird, wie noch genauer erläutert werden wird. Während des zweiten Umsetzungs-Zeitintervalls liefert das UND-Gatter 139 ein Ausgangssignal, das durch ein ODER-Gatter 151 den Schalter S 6 betätigt. Wenn der Sinus während des ersten Zeitintervalls grosser ist als der Cosinus, dann liefert das UND·*· Gatter 141 ein Ausgangssignal, das durch das ODER-Gatter 151 an den Schalter S 6 angelegt wird. Während des zweiten Umsetzungs-Zeitintervalls liefert der Ausgang des UND-Gatters 135 ein Signal, das durch ein ODER-Gatter 149 an den Schalter S 5 gegeben wird.

Während des ersten Umsetzungs-Zeitintervalls ist keine Polaritätsumkehr durch die Verstärker 121 und 123 erforderlich. Es wird daher der Ausgang des UND-Gatters über die Leitung 153 auf den Schalter S 1 gegeben, während der Ausgang des UND-Gatters 141 durch die Leitung 155 an dem Schalter S 3 liegt. Dadurch wird veranlasst, dass der Eingang während des ersten Umsetzungs-Zeitintervalls an einem nicht invertierendem Eingang eines dazugehörigen

409850/1030

Verstärkers 121 bzw. 123 je nach der oben beschriebenen logischen Auswahl anliegt. Das durch den Schalter S 5 bzw. S 6 gelangende Signal wird über einen Widerstand 157 an eine integrationsstufe 159 angelegt. Die Integrationsstufe .159 umfasst einen Verstärker 161 und eine Rückkopplungskapazität 163» wodurch sie in einer ähnlichen Weise integriert wie oben für das feste Zeitintervall T beschrieben, d.h. in einer ähnlichen Weise wie in der Beschreibung von Fig. 1.

Der Teilerstufe 119 von Fig. 3 entspricht die Zeitlogikstufe 19 von Fig. 1 ebenso wie die Start-Stop-Logikstufe 165 von Fig. 3 der Start-Stop-Logikstufe 47 von Fig. 1 entspricht, und der Zähler 167 entspricht ebenfalls dem Zähler 33 von Fig. 1 Der Ausgang der Integrationsstufe 159 liegt an einem Null-Durchgangdetektor 169. Der Ausgang des Null-Durchgangdetektors 169 ist abhängig vom Sinus des Eingangssignals. Dies ist das letzte Informations-Bit, das für die Bestimmung desjenigen Octanten notwendig ist, in welchem der Winkel liegt. Der Ausgang des Null-Durchgangdetektors 169 ist beispielsweise positiv, wenn der Eingang jpositiv ist und ist negativ, wenn der Eingang negativ ist. Dieser Ausgang kann über eine Leitung 171 das letzte Bit den Octanten-Ausgang liefern. Der Ausgang auf der Leitung I7I liegt auch an einem Inverter 173» welcher das auf der Leitung I7I liegende Signal invertiert auf der Leitung 175 liefert. Die Ausgänge auf den beiden Leitungen I7I und 175 werden zusammen mit dem Ausgang des zweiten !Comparators 111 als Eingänge für die UND-Gatter 177, 178, 179 und 180 verwendet. Die UND-Gatter 177 bis 180 dienen dazu, dass bestimmt wird, ob das während des zweiten Umsetzungs-Zeitintervalls umgesetzte Signal invertiert werden soll oder nicht.

409850/1030

Da das Anfangssignal, das umgesetzt wurde, positiv oder negativ gewesen sein kann, war weder eine Umkehr in dem Verstärker 121 noch in dem Verstärker 123 erforderlich und der Ausgang der Integrationsstufe 161 kann daher in ähnlicher Weise negativ oder positiv sein. Das während des zweiten Umsetzungs-Zeitintervalls erzeugte Signal, das zur Integration auf Null in der Integrations stufe 159 verwendet wird, wird in ähnlicher Weise verarbeitet, wie bereits im Zusammenhang mit !"ig. 1 beschrieben, nur dass es nun eine entgegengesetzte Polarität aufweisen muss. Im allgemeinen ist eine Vorzeichenumkehr dann erforderlich, wenn die beiden Signale gleich sind. Wenn die Signale verschieden sind, ist keine Vorzeichen-Umkehr erforderlich. Wenn jedoch die Vorzeichen-Umkehr erforderlich ist, dann müssen die Schalter S 2 bzw. S 4 durchschalten und die Schalter S 1 und S 2 müssen öffnen. Auf diese Weise wird der Eingang auf den Widerstand 125 und von da auf den invertierten Eingang des zugehörigen Verstärkers 121 bzw. 123 gelegt. Ist jedoch keine Vorzeichen-Umkehr erforderlich, dann müssen die Schalter S 1 bzw. S 3 geschlossen sein und die Schalter S 2 bzw. S 4 bleiben offen, wie dies auch wähend des ersten Umsetzungs-Zeitintervalls geschehen ist.

Das UHEWxatter 177 ist mit einem Eingang an den Ausgang des Inverters 173 über die Leitung 175 "und mit dem zweiten Eingang an den Ausgang des Inverters 181 angeschlossen, wobei der Inverter 181 an den Ausgang des zweiten !Comparators 111 angeschlossen ist. Am Ausgang des UND-Gatters 177 eiv· scheint ein Signal, wenn die beiden Eingangs signale negativ sind. In ähnlicher Weise weist das UND-Gatter 178 einen mit dem Ausgang des zweiten Eomparators 111 verbundenen Eingang und einen mit der Leitung 171 verbundenen Eingang auf. Am Ausgang des UND-Gatters 178 erscheint ein Signal, wenn die beiden Eingangssignale positiv sind. Das UND-Gatter 179 hat einen

409850/1030

Eingang, der mit dem Inverter 181 und einen zweiten Eingang, der mit der Leitung I7I verbunden ist. Das UND-Gatter 180 hat einen Eingang, der mit dem Ausgang des zweiten Komparators 111 und einen zweiten Eingang, der mit dem Ausgang des Inverters 173 über die Leitung I75 verbunden ist. Das UND-Gatter 179 liefert ein Ausgangssignal, wenn da& kleinere Eingangssignal positiv und das grössere Eingangssignal negativ ist, während das. UND-Gatter 180 ein Ausgangssignal liefert, wenn das kleinere Eingangssignal negativ und das grössere Eingangsignal positiv ist. Die Ausgänge der UND-Gatter 177 und 178 sindüber die Leitung 183 so zusammengefasst, dass dann ein Signal erscheint, wenn das Eingangssignal für das zweite Umsetzungs-Zeitintervall invertiert werden muss. In ähnlicher Weise sind die Ausgänge der UND-Gatter 179 und 180 über die Leitung 185 zusammengefasst. Auf der Leitung 185 erscheint ein Signal, das angibt, dass keine Vorzeichen-Umkehr während des zweiten Umsetzungs-Zeitintervalls erforderlich ist. Diese Ausgänge müssen dann an die Schalter S 1, S 2, S3 und S 4 angelegt werden, je nach dem, bei welchem der Sinus und der Cosinus für die erste und zweite Umsetzung auftritt. lur diese Entscheidungen sind die UND-Gatter 186, 187, 188 und 189 vorgesehen. Die UND-Gatter 186 und 187 weisen einen mit dem Ausgang des UND-Gatter 135 verbundenen Eingang auf, der angibt, dass der Sinus während des zweiten Umsetzungs-Zeitintervalls umgesetzt wird. Das UND-Gatter 186 mit seinem zweiten Eingang über die Leitung 183 verbunden, und bekommt dadurch ein invertiertes Signal auf dieser Leitung. Das UND-Gatter 187 ist mit seinem zweiten Eingang mit der Leitung verbunden und bekommt auf dieser Leitung ein nicht invertiertes Signal. Die Ausgänge der UND-Gatter 186 und 187 sind so mit den Schaltern S 2 und S 1 verbunden, dass der Schalter S 2 geschlossen wird, wenn eine Vorzeichen-Umkehr erforderlich ist, und dass der Schalter S 1 geschlossen wird, wenn eine Vorzeichen-Umkehr nicht erforderlich ist. In ähnlicher Weise werden die UND-Gatter 188 und 189 mit jeweils einem Eingang vor dem Ausgang des UND-Gatters 139 beaufschlagt,

409850/1030

wobei dadurch angezeigt wird, dass der Cosinus während des zweiten Umsetzungs-Intervalls umgesetzt wird. Das UND-Gatter 188 ist mit seinem zweiten Eingang mit der Leitung 183 verbunden und bekommt dadurch ein invertiertes Signal. Das UND-Gatter 189 ist mit seinem zweiten Eingang mit der Leitung 185 verbunden und bekommt dadurch das nicht invertierte Signal. Die Ausgänge der UND-Gatter 188 und 189 liegen so an den zugehörigen Schaltern S 4 und S 3, dass der Schalter S geschlossen wird, wenn eine Vorzeichen-Umkehr erwünscht ist, und dass der Schalter S 3 geschlossen wird, wenn keine Vorzeichen-Umkehr notwendig ist.

Der Ausgang des Null-Durchgangdetektors 169 ist auch mit der Start-Stop-Logikstufe 165 verbunden. Während des zweiten Umsetzungs-Intervalls, in dem die Integrationsstufe 159 den Wert Null erreicht, wird in ähnlicher Weise wie oben bereits beschrieben ein Ausgangssignal von dem Null-Durchgangsdetektor 169 erzeugt, welches den ZählVorgang in dem Zähler: 167 unterbricht. Dadurch speichert der Zähler 167 eine digitale Darstellung des Tangens oder Cotangens. Wenn während des ersten Umsetzungs-Intervalls der Sinus 0 der kleinere Winkel war, dann beträgt der in der Integrationsstufe 169 gespeicherte Wert gleich Sinus 0 T/EG. Während des zweiten Umsetzungs-Intervalls wird dieser Wert nach unten integriert und ist gleich Cosinus 0 T/EC. Das Ergebnis ist gleich Null, wenn diese beiden Werte voneinander subtrahiert werden. Dies ergibt sich auch aus der nachfolgenden Gleichung:

Sin 0 T - Cos 0 t « 0 W EG

T tan 0

409850/1030

Da der Sinus des kleineren Signals durch die Integrationsstufe und den Umsetzer selbst bestimmt worden ist, kann weder eine Mehrdeutigkeit auftreten noch ist eine hohe Genauigkeit der Komparatoren erforderlich. Die einzige Mehrdeutigkeit, die auftreten könnte, ist an jener Stelle, an welcher der Winkel in der Nähe von 45 Grad liegt und der zweite Eomparator 111 eine Falschentscheidung darüber trifft, ob der Sinus des grösseren Eingangs verwendet wird. Dies würde sich in dem Zeitintervall t ausdrücken, und zwar dann, wenn der Zähler 167 das Zeitintervall T übersteigt. Um diesen Fehler zu kompensieren, ist der Zähler 167 als Abwärtszähler ausgeführt und seine dazugehörige Logik veranlasst ihn dann nach unten! .zu zählen, wenn er gefüllt ist. Daraus ergibt sich eine weitgehend richtige Antwort. Der Zustandswechsel von Aufwärts nach Abwärts kann ebenfalls dazu verwendet werden, den Ausgang des zweiten Eomparators 111, der einen Fehler beinhaltet, zu korrigieren.

409850/1030

Claims

Patentansprüche

Verfahren zur Beseitigung eines Maßstabsfaktorfehlers in einem Analog/Digital-Umsetzer mit mindestens einem ersten Eingangsverstärker, einem zweiten Eingangsverstärker, einer Integrationsstufe, einer Steuereinrichtung, einem Null-Durchgangsdetektor und einem Speicher, wobei die beiden Eingangsverstärker gleiche Verstärkungsfaktoren IL bzw. Kp 'unterschiedlicher Toleranz aufweisen, und mit einer Eingangsspannung E bzw. einer Bezugsspannung E- beaufschlagt werden sowie ein Ausgangs signal K,, E bzw. -Kp E- abgeben, und wobei zunächst das Ausgangs signal E,. E und dann das. Ausgangssignal -^2 ^E2?ef ^{in der In}'^beS^ra'^bioilss'^fcuie innerhalb eines

bestimmten Zeitintervalls T bzw. t ■ T (E- E /K₀ E.„ _) inte-

I Xr c. rex

griert werden, und wobei schliesslich das für die Integration des Ausgangs signal s -K₀ E - hinunter bis zum Eull-Durchgang erforderliche Zeitintervall t im Speicher digital gespeichert wird, gekennzeichnet durch die folgenden Schritte:

a) vor der Umsetzung der Spannungen Ε_χ und _r wird an jeden der beiden Eingangsverstärker (13» 35) eine Testspannung E. ^ angelegt}

b) das Ausgangssignal -ICj E^₆ . des zweiten Verstärkers (35) wird während des ZeitIntervalls T an eine Integrationsstufe (23) angelegt;

c) das Ausgangssignal K^ -^test ^^{es ers}"k^en Verstärkers (13) wird für die Rückintegration nach Mull an die Integrationsstufe (23) angelegt;

409850/1030

d) das für die Rückintegration nach Null erforderliche Zeitintervall t^ » K^ ^T/%j wird festgestellt und gespeichert; und

e) das Ausgangssignal K^ E wird innerhalb dieses Zeitintervalls t^ integriert.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Zeitintervall T durch Zurückzählen eines Zählers (75)? in welchem das digitale Äquivalent dieses Zeitintervalls T gespeichert ist, ermittelt wird, und dass das Zeitintervall ι,- durch Hochzählen eines Zählers (33) bis zum Null-Durchgang der an der Integrationsstufe (23) anliegenden Spannung festgestellt wird.
3. Schaltung zur Durchführung des Verfahrens nach Anspruch 1 oder 2, gekennzeichnet durch eine Testspaniiungsquelle (57)» zwei Wechselschalter (59? 61) zum Anlegen der Testspannung E^ . an den ersten bzw. zweiten Eingangsverstärker (13 bzw. 35), einen ersten Schalter (4-3) zum Anlegen des Ausgangs signals -1L> E^ . des zweiten Verstärkers (35), während des bestimmten Zeitintervalls T an die Integrationsstufe (23), einen zweiten Schalter (21) zum Anlegen des Ausgangssignals E^ E. . des ersten Verstärkers (13) nach dem bestimmten Zeitintervall T an die Integrationsstufe (23)? einten Zähler (33» 75)? einen Taktimpulsgenerator (51)? eine Start-Stop-Logikstufe (47), welche den Taktimpulsgenerator (51) mit dem Zähler (33) während dem Anliegen des Ausgangs signals IL E^. ^ des ersten Verstärkers (13) an der Integrationsstufe (24) verbindet und welche den .Taktimpulsgenerator (51) von dem Zähler (33) durch ein Signal von einem Null-Durchgangsdetektor (53) trennt, sowie eine Zeitlogikstufe (19) zur Steuerung der Schaltung, in welche der in dem Zähler (33) gespeicherte Wert für die Integration des Ausgangssignals K^ E eingebbat* .ist.

409850/1030
4-. Schaltung nach Anspruch J, dadurch gekennzeichnet, dass der erste Wechselschalter (59) zwischen der Testspannung E, . und der Bezugsspannung E „ und der zweite Wechselschalter (61) zwischen der Testspannung E^. _e ^ und der Eingangs spannung E umschaltbar ist, wobei der Ausgang des ersten Wechselschalters (59) an den zweiten Eingangsverstärker (35) und der Ausgang des zweiten Wechselschalters (61) an den ersten Eingangsverstärker (13) angeschlossen ist, und dass der erste Schalter (43) den Ausgang des zweiten Eingangsverstärkers (35) und der zweite Schalter (21) den Ausgang des ersten Eingangsverstärkers (13) mit der Integrationsstufe (23) verbindet, und dass die Zeitlogikstufe (19) einen ersten Ausgang (63) aufweist, durch den die beiden Wechselschalter (59 und 61) zwischen einem Testintervall und einem Haupt-Zeitintervall von jeweils gleicher Dauer umschaltbar sind, und dass ferner die Zeitlogikstufe (19) einen zweiten Ausgang (4-1) aufweist, durch welchen der erste Schalter (4-3) nur in der ersten Hälfte jedes Test-Intervalls schliessbar ist, und dass: schliesslich die Zeitlogikstufe (19) einen dritten Ausgang (31) aufweist, durch welchen der zweite Schalter (21) nur während den Öffnungszeiten des ersten Schalters (4-3) schliessbar ist.
5. Schaltung nach Anspruch 3 oder 4-, dadurch gekennzeichnet, dass die Start-Stop-Logikstufe (4-7) einen Eingang für einen vierten Ausgang (4-5) der Zeitlogikstufe (19) und einen Eingang für den Ausgang des Hull-Durchgangsdetektors (53) aufweist und über eine Startleitung (4-9) und eine Stopleitung (55) mit dem Zähler (33) verbunden ist.

.6. Schaltung nach Anspruch 5, dadurch gekennzeichnet, dass der Zähler (33) einen Rücksetzeingang aufweist, welcher mit dem dritten Ausgang (3I) der Zeitlogikstufe (19) verbunden ist.

409850/1030