DE3803935A1 - Bildverarbeitungssystem - Google Patents

Description

Die Erfindung betrifft ein Bildverarbeitungssystem nach dem Oberbegriff des Anspruchs 1 und betrifft insbesondere ein Bildverarbeitungssystem, bei welchem zwei oder mehr Blöcke von Bilddaten unterschiedlicher Bildelementdichte mit einer vorherbestimmten Bildelementdichte auf eine Seite Bildda­ ten zusammengefaßt werden können.

Um beispielsweise bei Faksimilegeräten der Klasse 2 und 3 unter Faksimilegeräten der Gruppe 4 und auch unter Teletext- Geräten des Typs 2 die sogenannte gemischte Modefunktion durchführen zu können, müssen Bilddaten mit verschiedenen Bildelementdichten empfangen oder gesendet werden können, und folglich muß eine Bildelementdichte-Umsetzfunktion vor­ gesehen sein.

Üblicherweise war eine derartige Bildelementdichte-Umsetz­ funktion in Form von Software vorgesehen, wie es beispiels­ weise in der offengelegten japanischen Patentanmeldung Nr. 62-31 892 beschrieben ist, welche am 2.8.1985 einge­ reicht und am 10.2.1987 veröffentlicht wurde. In diesem Fall ist jedoch eine übermäßig lange Zeitspanne erforder­ lich, um zwei oder mehr Blöcke von Bilddaten mit einer un­ terschiedlichen Bildelementdichte auf einer Vorlagenseite zusammenzufassen, welche Bilddaten mit einer vorherbestimm­ ten Bildelementdichte aufweist, und folglich ist dies im Hinblick auf die Geschwindigkeit ausgesprochen nachteilig. In den offengelegten japanischen Patentanmeldungen Nr. 60 240 275 und 62-11 730 sind jeweils ähnliche Bildverarbei­ tungssysteme beschrieben; jedoch lehren diese beiden Ver­ öffentlichungen nicht, zwei oder mehr Blöcke von Bilddaten mit unterschiedlicher Bildelementdichte auf eine Seite Bilddaten zu kombinieren, welche eine vorherbestimmte Bild­ elementdichte haben.

Durch die Erfindung sollen die vorstehend beschriebenen Nachteile der herkömmlichen Einrichtungen beseitigt werden, und es soll ein verbessertes Bildverarbeitungssystem ge­ schaffen werden, bei welchem zwei oder mehr Blöcke von Bilddaten auf eine Seite Bilddaten kombiniert bzw. zusam­ mengefaßt werden. Ferner soll durch die Erfindung ein Bild­ verarbeitungssystem geschaffen werden, bei welchem zwei oder mehr Blöcke Bilddaten mit unterschiedlicher Bildelement­ dichte kombiniert werden. Ferner soll ein Bildverarbeitungs­ system mit einer Bildelementdichte-Umsetzfunktion geschaffen werden, das im Betrieb hochschnell arbeitet und im Aufbau einfach ist.

Gemäß der Erfindung ist dies bei einem Bildverarbeitungs­ system nach dem Oberbegriff des Anspruchs 1 durch die Merk­ male in dessen kennzeichnenden Teil erreicht. Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der Unteran­ sprüche.

Entsprechend dem Grundgedanken der Erfindung ist ein Bild­ verarbeitungssystem vorgesehen, das eine Parallel/Serien- Umsetzeinrichtung aufweist, um Bilddaten zu empfangen, und um die Bilddaten in serielle Bilddaten umzusetzen. Ferner weist das erfindungsgemäße System auch eine Serien/Parallel- Umsetzeinrichtung auf, um die seriellen Bilddaten von der Parallel/Serien-Umsetzeinrichtung aufzunehmen und um die seriellen Bilddaten in parallele Bilddaten umzusetzen. Darüber hinaus ist in dem erfindungsgemäßen System eine den Takt liefernde Einrichtung, welche einen ersten Takt an die Parallel/Serien-Umsetzeinrichtung und einen zweiten Takt an die Serien/Parallel-Umsetzeinrichtung liefert. Wenn sich der erste Takt von dem zweiten Takt in der Frequenz, d.h. in der Anzahl Impulse pro Zeiteinheit unterscheidet, wird die Bildelementdichte der Bilddaten geändert, wenn sie durch Parallel/Serien-Umsetzeinrichtung und dann durch die Serien/ Parallel-Umsetzeinrichtung verarbeitet werden.

In einer bevorzugten Ausführungsform weist die den Takt liefernde Einrichtung eine sogenannte Takt-Ausdünnschaltung auf, wobei der zweite Takt unmittelbar der Serien/Parallel- Umsetzeinrichtung und auch der Takt-Ausdünnschaltung zuge­ führt wird, welche dann das erste Taktsignal an die Parallel/ Serien-Umsetzeinrichtung liefert. In diesem Fall wird das erste Taktsignal durch Ausdünnen des zweiten Taktsignals erzeugt, d.h. Taktimpulse des ersten Taktsignals werden selektiv in einer vorherbestimmten Weise entfernt.

Außerdem enthält das erfindungsgemäße System vorzugsweise auch eine Blindbit-Addiereinrichtung, um in Abhängigkeit von der Stelle und der Größe jedes Blocks von Bilddaten, die auf einer Seite zu kombinieren sind, sogenannte Blind­ bits zu den Bilddaten zu addieren.

Nachfolgend wird die Erfindung anhand von bevorzugten Aus­ führungsformen unter Bezugnahme auf die Zeich­ nungen im einzelnen erläutert. Es zeigen:

Fig. 1a und 1b ein Blockdiagramm, in welchem der Gesamtauf­ bau eines Bildverarbeitungssystems gemäß ei­ ner Ausführungsform der Erfindung wiederge­ geben ist;

Fig. 2 eine Darstellung eines Beispiels von Bild­ blockdaten, welche in dem in Fig. 1 darge­ stellten Bildverarbeitungssystem verwendet werden;

Fig. 3 eine Darstellung eines Beispiels, wenn ein Bildblock auf einer Seite angeordnet ist;

Fig. 4 eine Darstellung, wenn vier Blöcke von Bilddaten auf einer einzigen Seite ange­ ordnet sind;

Fig. 5a bis 5e Zeitdiagramme von mehreren Blocksignalen, welche von der Block-Ausdünnschaltung er­ zeugt werden können, welche in dem erfin­ dungsgemäßen Bildverarbeitungssystem der Fig. 1 vorgesehen ist;

Fig. 6a bis 6d Darstellungen von mehreren Beispielen einer Bildelementumsetzung, welche mittels des erfindungsgemäßen Verarbeitungssystems der Fig. 1 durchgeführt werden kann;

Fig. 7a eine Darstellung, anhand welcher die Rolle von sogenannten Vor-Blindbits erläutert wird;

Fig. 7b eine Darstellung, anhand welcher die Rolle von Nach-Blindbits erläutert wird;

Fig. 8 ein Blockdiagramm eines Beispiels eines ODER-Prozessors, welcher in dem erfindungs­ gemäßen Verarbeitungssystem der Fig. 1 vor­ gesehen ist;

Fig. 9 ein Schaltungsdiagramm, in welchem der Auf­ bau des ODER-Prozessors pro Bit dargestellt ist;

Fig. 10 ein Flußdiagramm einer Folge von Stufen eines Bitelementdichte-Umsetzprozesses ge­ mäß einer Ausführungsform der Erfindung;

Fig. 11a bis 11c Darstellungen von einigen Beispielen eines Schemas zum Erhöhen der Anzahl Zeilen, und

Fig. 12 ein Flußlaufdiagramm einer Folge von Schrit­ ten eines einzeiligen Umsetzprozesses gemäß einer Ausführungsform der Erfindung.

In Fig. 1 ist in Blockform ein Bildverarbeitungssystem gemäß einer Ausführungsform der Erfindung dargestellt. Die dar­ gestellte Ausführungsform ist mit einer Funktion versehen, Bilddaten mit einer von vier verschiedenen Arten von Bild­ elementdichten, d.h. 200 (Bildelemente/25,4 mm), 240 (Bild­ elemente/25,4 mm), 300 (Bildelemente/25,4 mm) und 400 (Bild­ elemente/25,4 mm) in Bilddaten mit einer Bildelementdichte von 400 (Bildelemente/25,4 mm) umzusetzen und um zwei oder mehr Blöcke von Bilddaten auf einer einzigen Vorlagen­ seite zu kombinieren. Wie in Fig. 1 dargestellt, weist das erfindungsgemäße Bildverarbeitungssystem eine Zen­ traleinheit (CPU) 1, welche für die gesamte Steuerung des erfindungsgemäßen Bildverarbeitungssystems verantwortlich ist, einen Festwertspeicher (ROM) 2, welcher ein von der Zentraleinheit 1 durchzuführendes Programm speichert, und einen Randomspeicher (RAM) 3 auf, welcher als Arbeitsspei­ cher dient. Der Randomspeicher 3 schafft auch Platz, um ein oder mehrere Bildblockdaten zu speichern, welche, wenn sie kombiniert sind, zusammen eine einzige Vorlageseite und eine einzige Seite von Bilddaten bilden, welche durch Kombinieren dieser Bildblockdaten gebildet sind, wenn sie in eine Bildelementdichte von 400 (Bildelemente/25,4 mm) umgesetzt und an entsprechenden Positionen angeordnet sind, die den jeweiligen Bildblöcken zugeteilt sind.

Wie in Fig. 2 dargestellt, enthält ein Bilddatenblock eine Blockidentifizierungsinformation IDB und Blockdaten DTB. Wie in Fig. 3 dargestellt, enthält die Blockidentifizierungs­ information IDB eine Information, welche die Stelle eines Bezugspunktes (den oberen linken Eckpunkt) eines rechtecki­ gen Blockes als Koordinaten Px und Py von einem Bezugspunkt (dem Ursprung; dem oberen linken Eckpunkt) einer Seite aus anzeigt, eine Größeninformation, welche eine Größe Sx in der X-Richtung und eine Größe Sy in der Y-Richtung ent­ hält, die Anzahl Bytes pro Zeile und die Anzahl Zeilen, welche eine Block- und Bildelementdichte darstellen. Hier­ bei ist die Meßeinheit von Koordinaten Px und Py und von Größen Sx und Sy BMU, d.h. 1BMU=(2,54/1200) mm.

Die Blockdaten DTB enthalten - Zeile für Zeile - Bilddaten. Ein fester Längenbereich von 256 oder 512 Bytes ist für den Speicherbereich einer Zeile reserviert, und Nullen (0′en) sind in diesen Bytes und nicht in gültigen Bytes ge­ speichert. Bildblockdaten werden von einer (nicht darge­ stellten) Systemsteuereinheit aus übertragen, mit welcher das erfindungsgemäße Bildverarbeitungssystem verbunden ist, und werden zuerst in dem Randomspeicher 3 gespeichert. Hier­ bei ist zu beachten, daß Zeichenkodedaten vorher in Bit- Abbildungsdaten (bit map data) eines entsprechenden Zei­ chenmusters umgesetzt werden, und daß kodierte Faksimile­ daten vorher auch durch die Systemsteuereinheit in ent­ sprechende dekodierte Bit-Abbildungsdaten umgesetzt werden, bevor sie in das erfindungsgemäße Bildverarbeitungssystem eingegeben werden.

Das erfindungsgemäße Bildverarbeitungssystem weist auch ei­ nen ODER-Prozessor 4 auf; wenn ein Block von Bilddaten nach einer Bildelementdichte-Umsetzverarbeitung in den Random­ speicher 3 zu speichern ist, werden die Daten, welche be­ reits in demselben Speicherbereich des Randomspeichers 3 gespeichert sind, zuerst ausgelesen, und diese Daten werden dann durch den ODER-Prozessor 4 geODERt, bevor sie wieder in den Randomspeicher 3 gespeichert werden. Mit dieser Struktur, wie sie beispielsweise in Fig. 4 dargestellt ist, kann ein gewünschter Teil eines Bildblockes einem anderen Bildblock überlagert werden. Bei dem in Fig. 5 dargestellten Fall sind vier Blöcke von Bilddaten angeordnet, wobei ein Block 3 in einem Block 2 angeordnet ist, so daß ein Teil der Bilddaten des Blocks 2 den Bilddaten des Blocks 3 überlagert ist.

Wie in Fig. 1 dargestellt, wird ein Datenaustausch zwischen Teilen des Bildverarbeitungssystems über einen internen Bus durchgeführt, der eine 16 Bit-Datenbusbreite hat. Folglich ist es in diesem Fall so strukturiert, daß, wenn eine Adresse bestimmt wird, 16 Bit-Daten aus dem Festwertspeicher (ROM) 12 oder dem Randomspeicher 13 ausgelesen oder in diese geschrieben werden. Folglich ist in dem erfindungsgemäßen System ein Wort aus 16 Bits gebildet.

Ferner ist in dem in Fig. 1 dargestellten System auch ein Parallel/Serien-Umsetzer 6 vorgesehen, welcher 16 Bit-Daten in paralleler Form von dem Randomspeicher 3 über den Daten­ bus 5 erhält und diese Daten synchron mit einem ausgedünn­ ten (thinned-out) Schiebetakt CPM, der von einer Takt-Aus­ dünnschaltung 7 geliefert wird, in serielle Daten DTs umsetzt. Die auf diese Weise erhaltenen seriellen Daten DTs werden dann in einen Serien/Parallelumsetzer 8 eingegeben. Die Takt-Ausdünnschaltung 7 erhält einen Schie­ betakt CPs, welcher in den Serien/Parallel-Umsetzer 8 direkt eingegeben wird, und gibt einen ausgedünnten Schiebetakt CPm ab, in dem der Schiebetakt CPs entsprechend einer Bildele­ mentdichte-Umsetzinformation ausgedünnt wird, welche durch eine Bildelementdichte-Umsetzbestimmungs-Speicherschaltung 9 bestimmt ist. Das heißt, wenn die Bildelementdichte-Umsetz­ information von 200, 240, 300 oder 400 (Bildelemente/25,4 mm) bestimmt ist, gibt die Takt-Ausdünnschaltung 7 einen Takt CPm (200), CPm (240), CPm (300) oder CPm (400) ab, wie in Fig. 5b bis 5e dargestellt ist, welche dadurch erzeugt werden, daß ein Taktimpuls aus zwei aufeinanderfolgenden Taktimpul­ sen des Schiebetakts CPs, zwei Taktimpulse aus fünf auf­ einanderfolgenden Taktimpulsen des Schiebetakts CPs, ein Taktimpuls aus vier aufeinanderfolgenden Taktimpulsen des Schiebetakts CPs oder keiner aus einem Schiebetaktimpuls CPs ausgedünnt werden.

Andererseits wird, wie oben erwähnt, ein Schiebetakt CPs unmittelbar in den Serien/Parallel-Umsetzer 8 eingegeben, so daß der Serien/Parallel-Umsetzer 8 die seriellen Daten DTs erhält, welche von dem Parallel/Serien-Umsetzer 6 ge­ liefert worden sind, und 16 Bit-Paralleldaten synchron mit dem Schiebetakt CPs abgibt. Die 16 Bit-Paralleldaten DTp werden dann über den Datenbus 5 in den Randomspeicher 3 gespeichert.

Bei der vorstehend beschriebenen Struktur werden, wie bei­ spielsweise in Fig. 6a bis 6d dargestellt ist, wenn ein ausgedünnter Schiebetakt von CPm (200, 240 oder 300) in den Parallel/Serienumsetzer 6 eingegeben wird, 12 Bit-Bilddaten in Bilddaten von 24, 20 bzw. 16 Bits umgesetzt. Im Ergebnis werden dann alle Bilddaten, die sich in der Bilddichte un­ terscheiden, in Bilddaten mit derselben Bildichte von 400 (Bildelementen/25,4 mm) umgesetzt. Wie bereits ausgeführt, bleiben, wenn ein ausgedünnter Schiebetakt von CPm (400) angelegt ist, die Bilddaten in ihrer Bilddichte unverän­ dert, d.h. die eingegebenen Bilddaten haben dieselbe Bild­ dichte wie diejenige der ausgegebenen Bilddaten.

Das dargestellte Bildverarbeitungssystem enthält auch eine direkte Speicherzugriff-Steuereinheit (oder einfach auch eine DMA-Steuereinheit) 10, welche mit einem Paar DMA-Ka­ nälen Ch1 und Ch2 versehen ist. Über den DMA-Kanal Ch1 wird ein Datentransfer eines Bildblockes vor einer Bildelement- Dichteumsetzung aus dem Randomspeicher 3 an den Parallel/ Serienumsetzer 6 durchgeführt; andererseits wird ein Da­ tentransfer eines Bildblockes nach einer Bildelementdichte- Umsetzung von dem Serien/Parallel-Umsetzer 8 zu dem Random­ speicher 3 über den anderen DMA-Kanal Ch2 durchgeführt. Eine DMA-Anforderung für den DMA-Kanal Ch1 der DMA-Steuereinheit 10 wird durch ein Übertragausgangssignal von einem durch 16 teilenden Zähler 11 durchgeführt, welcher den ausgedünnten Schiebetakt CPm zählt, welcher in den Parallel/Serien-Um­ setzer 6 eingegeben worden ist, während eine DMA-Anforderung für den DMA-Kanal Ch2 durch ein Übertragausgangssignal von einem anderen durch 16 teilenden Zähler 12 durchgeführt wird, welcher einen Schiebetakt CPs zählt, welcher in den Serien/ Parallel-Umsetzer 6 eingegeben worden ist. Das heißt, be­ züglich des DMA-Kanals Ch1 wird eine DMA-Anforderung bei Beendigung einer Parallel/Serien-Umsetzung eines Datenworts (16 Bits) durch den Parallel/Serienumsetzer 6 ausgegeben; andererseits wird bezüglich des DMA-Kanals Ch2 eine DMA- Anforderung abgegeben, wenn ein Datenwort an dem Serien/ Parallelumsetzer 8 geschaffen worden ist. Wenn eine DMA-An­ forderung auf diese Weise gemacht worden ist, informiert die DMA-Steuereinheit 10 die Zentraleinheit (CPU) 1, eine DMA- Operation durchzuführen, und wenn eine derartige Anforderung gewährt ist, wird ein DMA-Bewilligungssignal an den Anfor­ derer geliefert, um die DMA-Operation für ein Wort auszu­ führen. Es sollte auch beachtet werden, daß, um zu verhin­ dern, daß es zu einer Buskollision kommt, die Operationen der durch 16 teilenden Zähler 11 und 12 durch eine Synchro­ nisier-Steuerschaltung 13 gesteuert werden.

Es gibt jedoch einen Fall, bei welchem die Koordinate Px, welche die Ausgangsposition eines Blockes in der Zeilen­ richtung anzeigt, welche in einer Block-Identifizierungs­ information IDB von Bildblockdaten gesetzt ist, vor einer Bildelementdichte-Umsetzoperation nicht mit der Wortgrenze der Bilddaten übereinstimmt. Beispielsweise werden in dem Fall, daß die Koordinate Px eines Bildblockes mit der Bild­ elementdichte von 200 (Bildelementen/25,4 mm) durch (nX96+ 24) BMU ausgedrückt wird, die Daten des ersten Wortes in je­ der Blockdatenzeile DTS in ihrer Position um 24BMU oder 4 Bits in 200 (Bildelementen/25,4 mm) verschoben werden. Folg­ lich werden die ursprünglichen Bilddaten SCd, welche keiner Bildelementdichte-Umsetzungsverarbeitung ausgesetzt worden sind, über vier Bits verschoben, was dem Diskrepanzwert zwischen dem vorderen Ende einer Zeile und deren Wortgrenze entspricht (was nachstehend auch als Vor-Blindbits (pre­ dummy bits) FDm bezeichnet wird), um dadurch bit-verschobene Bilddaten BSd festzulegen. Wenn diese bit-verschobenen Bild­ daten BSd einer Bildelementdichte-Umsetzverarbeitung ausge­ setzt werden, dann können Bilddaten BSd erhalten werden, welche Wort für Wort richtig angeordnet sind (siehe Fig. 7a). In ähnlicher Weise bleibt bei dem letzten Wort der ur­ sprünglichen Bilddaten SCd noch der Wert übrig, welcher den Vor-Blindbits FDm entspricht. Um ein Bilddatenwort DSd zu erhalten, wenn dieser übrigbleibende Teil der Bild­ daten einer Bildelementdichte-Umsetzverarbeitung unterzo­ gen worden ist, werden Nach-Blindbits (post-dummy bits) BDm mit einer entsprechenden Anzahl Bits hinzuaddiert (siehe Fig. 7b).

In dem dargestellten Beispiel haben die übrigbleibenden Bilddaten SCd vier Bits, und wenn diese übrigbleibenden Bilddaten einer Bildelementdichte-Umsetzverarbeitung unter­ zogen würden, würden sich 8 Bit-Bilddaten DSd ergeben; dies reicht jedoch nicht aus, um ein Wort Bilddaten durch 8 Bits festzulegen. Da in diesem Fall die ursprünglichen Bilddaten SCd, welche diesen fehlenden achts Bits ent­ sprechen, vier Bits sind, werden vier Bits von Nach-Blind­ bits BDm hinzuaddiert. Um Vor-Blindbits FDm und Nach-Blind­ bits BDm in entsprechender Weise hinzuzuaddieren, wie oben beschrieben ist, sind eine Blindbit-Addierschaltung 14 und eine Bitverschiebungs-Bestimmungsspeicherschaltung 15 in dem in Fig. 1 dargestellten Bildverarbeitungssystem vorgesehen. Die Blindbit-Addierschaltung 14 gibt die Anzahl von Datenbits "0" ein, welche durch die Zentraleinheit CPU 1 von dem vor­ deren oder Frontbit zu dem tieferen bzw. unteren Bits des Parallel/Serien-Umsetzers 6 in Folge bestimmt sind. Anderer­ seits speichert die Bitschiebe-Bestimmungsspeicherschaltung 15 die Bitschiebe-Bestimmungsinformation, welche gleich dem Wert ist, welcher durch Substrahieren der Anzahl Blindbits, welche durch die Blindbit-Addierschaltung 14 addiert worden sind, von sechzehn (16) erhalten worden sind, und diese In­ formation wird dann dem Voreinstell-Eingabeanschluß des durch 16 teilenden Zählers 11 zugeführt.

In Fig. 8 ist im einzelnen der Aufbau eines Beispiels eines ODER-Prozessors 4 des in Fig. 1 dargestellten Bildverarbei­ tungssystems wiedergegeben. Der ODER-Prozessor 4 weist ei­ nen zweiseitig wirkenden Puffer 20 auf, welcher dazu dient, den Dateneingabe/Ausgabeanschluß des Randomspeichers 3 mit dem Datenbus 5 zu verbinden. Eine ODER-Schaltung 21 ist zwi­ schen dem Puffer 20 und dem Dateneingabeanschluß des Random­ speichers 3 vorgesehen. Die Daten, welche von dem Datenaus­ gabeanschluß des Randomspeichers 3 abgegeben worden sind, werden nicht nur dem in zwei Richtungen wirkenen Puffer 20, sondern auch der ODER-Schaltung 21 zugeführt. Wenn ein Frei­ gabesignal ENo der ODER-Schaltung 21 von der Zentraleinheit (CPU) 1 zugeführt wird, werden die Daten, welche von dem Randomspeicher 3 ausgelesen worden sind und die Daten, wel­ che von dem Puffer 20 an den Randomspeicher 3 abgegeben wor­ den sind, für 16 Bits in paralleler Form geODERt, und die­ ses Ergebnis wird dann dem Randomspeicher 3 zugeführt. In diesem Fall wird dann der Randomspeicher 3 in einem Lese/ Modifizier/Schreibmode betrieben, wobei die Daten, nachdem sie ausgelesen sind, einmal wieder an derselben Adresse ge­ speichert werden, so daß die Daten, welche durch die ODER- Schaltung modifiziert worden sind, einmal wieder an dersel­ ben Adresse gespeichert werden. Damit der Randomspeicher 3 in diesem Lese/Modifizier/Schreib-Mode funktionsfähig ist, kann ein dynamischer Speicher mit wahlfreiem Zugriff für den Randomspeicher 3 verwendet werden.

In Fig. 9 ist die Struktur eines Bits in dem in zwei Rich­ tungen wirkenden Puffer 20 und der ODER-Schaltung 21 darge­ stellt. Der zweiseitig ausgerichtete Puffer 20 enthält einen dreistufigen Puffer 20 a, um Daten an den Datenbus abzugeben, einen dreistufigen Puffer 20 b, um Daten von dem Datenbus aus einzugeben, und eine Steuerleitung 20 c, um einen der dreistu­ figen Puffer 20 a und 20 b abgesehen bzw. unabhängig von dem anderen aktiv zu machen. Ein Ein-/Ausgabe-Befehlssignal 10 c von der Zentraleinheit (CPU) 1 wird an diese Steuerleitung 20 c geliefert. Ferner weist die ODER-Schaltung 21 eine UND- Schaltung 21 a, von welcher ein Eingangsanschluß mit dem Ein­ gangsanschluß des dreistufigen Puffers 20 a verbunden ist, und der andere Eingangsanschluß entsprechend geschaltet ist, um ein Freigabesignal ENo aufzunehmen, und eine ODER-Schal­ tung 21 b auf, bei welcher der eine Eingangsanschluß mit dem Ausgangsanschluß der UND-Schaltung 21 a und der andere Ein­ gangsanschluß mit dem Ausgangsanschluß des dreistufigen Puf­ fers 20 b verbunden ist. Folglich wird, wenn das Freigabesig­ nal ENo angelegt wird, die UND-Schaltung 21 a freigegeben, so daß die von dem Randomspeicher 3 ausgegebenen Daten über die UND-Schaltung 21 a der ODER-Schaltung 21 b zugeführt werden, wodurch die Daten von dem zweiseitig ausgerichteten Puffer 20 und die Daten von der UND-Schaltung 21 a geODERt werden, und deren Ergebnis dem Randomspeicher 3 zugeführt wird. Wenn dagegen das Freigabesignal ENo nicht eingegeben wird, wird die UND-Schaltung 21 a gesperrt, so daß die Daten, die an der ausgewählten Adresse des Randomspeichers 3 gespeichert sind, über den zweiseitig ausgerichteten Puffer 20 durch die ein­ gegebenen Daten geändert werden.

Wenn mit dem vorstehend beschriebenen Aufbau die in dem Ran­ domspeicher 3 gespeicherten Bildblockdaten zu Bilddaten zu kombinieren oder zu integrieren sind, führt die Zentralein­ heit CPU 1 den in Fig. 10 dargestellten Prozeßablauf durch. Das heißt, zuerst löscht die Zentraleinheit den gesamten Bilddatenbereich des Randomspeichers 3, damit alle weiß sind (Schritt 101), und wählt einen Bildblock aus dem Bild­ block-Datenbereich des Randomspeichers 3 aus (Schritt 102); anschließend wird die Block-Identifizierungsinformation IDB des auf diese Weise gewählten Bildblockes eingelesen (Schritt 103). Dann wird die Umsetzrate auf der Basis der Bildelement­ dichte der Block-Identifizierungsinformation IDB berechnet, und die Umsetzrate wird mit der Anzahl Bytes pro Zeile der Block-Identifizierungsinformation IDB multipliziert, um da­ durch die Anzahl Bytes pro Zeile von Bilddaten nach einer Bildelementdichte-Umsetzverarbeitung zu erhalten, und gleichzeitig wird die Umsetzrate auch mit der Anzahl Zeilen der Block-Identifizierungsinformation IDB multipliziert, um die Anzahl Bilddatenzeilen nach einer Umsetzungsverarbeitung zu berechnen (Schritt 104). Zusätzlich werden auch die Anzahl an Vor-Blindbits und auch die Anzahl Nach-Blindbits berech­ net (Schritt 105).

Es ist zu beachten, daß in der erfindungsgemäßen Ausführungs­ form die Bildelementdichte-Umsetzung in der Hauptabtastrich­ tung (oder der optischen Abtastrichtung) mittels Hardware durchgeführt wird, während dagegen die Bildelementdichte- Umsetzung in der Nebenabtastrichtung (senkrecht zu der opti­ schen Abtastrichtung) mittels Software durchgeführt wird. Das heißt, wenn der ursprüngliche Bildblock 20 (Bildelemente/ 25,4 mm) ist, wird dieselbe Zeile des ursprünglichen Bild­ blockes in Form von Bilddaten zweimal erzeugt, um dadurch die Anzahl Zeilen zu verdoppeln (siehe Fig. 11a). Wenn der ursprüngliche Bildblock 250 (Bildelemente/25,4 mm) ist, wobei aufeinanderfolgende drei Zeilen des ursprünglichen Bild­ blocks als eine Einheit behandelt werden, wird jeweils deren erste und dritte Zeile zweimal in Form von Bilddaten erzeugt, um dadurch die Anzahl um den Faktor 5/3 zu erhöhen (siehe Fig. 11b). Wenn dagegen der ursprüngliche Bildblock 300 (Bildelemente/25,4 mm) ist, indem dann aufeinanderfolgende drei Zeilen des ursprünglichen Bildblocks als eine Einheit behandelt werden, wird dessen zweite Zeile zweimal als die Bilddaten erzeugt, um dadurch die Anzahl Zeilen um den Faktor 4/3 zu erhöhen (siehe Fig. 11c).

Entsprechend diesem Schema, die Anzahl Zeilen zu erhöhen, werden die Zeilen, welche die Bilddaten bilden, welche einer Bildelementdichte-Umsetzverarbeitung unterzogen worden sind, identifiziert (Schritt 106). Nunmehr wird dann für den Bild­ block, welcher laufend auszuwählen ist, geprüft, ob die Ver­ arbeitung für alle Zeilen beendet worden ist oder nicht (Schritt 107); wenn das Ergebnis bei der Bestimmung beim Schritt 107 negativ ist, werden die Anzahl zu übertragender Worte, welche an dem DMA-Kanal Ch1 und dem DMA-Kanal Ch2 der DMA-Steuereinheit 10 einzustellen ist und die Adresse des Randomspeichers 3 zum Starten des Transfers berechnet (Schritt 108). Das heißt, die Anzahl zu übertragender Worte, welche an dem DMA-Kanal Ch1 einzustellen ist, ist die Anzahl Worte pro Zeile, welche in der Block-Identifizierungsinfor­ mation IDB gespeichert ist, und die Adresse des Randomspei­ chers 3 zum Starten eines Transfers ist die vordere oder Frontadresse in dem Bereich, in welchem die umzusetzenden Zeilendaten der ausgewählten Bildblockdaten gespeichert sind. In ähnlicher Weise wird die Anzahl von zu übertragenden Wor­ ten, welche in dem DMA-Kanal Ch2 einzustellen ist, die An­ zahl Worte pro Zeile nach der Bildelementdichte-Umsetzver­ arbeitung. Außerdem wird die Adresse des Randomspeichers zum Initiieren eines Transfers durch die Koordinate Px des Blocks, der in der Block-Indentifizierungsinformation IDB gespeichert ist und die Ordnung bzw. Reihenfolge der Zeile nach der Bildelementdichte-Umsetzverarbeitung festgelegt.

Als nächstes werden auf der Basis der berechneten Ergebnisse der Operationsmode des DMA-Kanals Ch1 und des DMA-Kanals Ch2 der DMa-Steuereinheit 10, die Anzahl zu übertragender Worte und die Transferstartadresse programmiert. (Schritt 109). Dann wird die Betriebsbedingung des ODER-Prozessors 4 ge­ setzt, und die Bildelementdichte-Umsetzinformation wird in der Bildelementdichte-Umsetzbestimmungs-Speicherschaltung 9 gesetzt (Schritt 110). Unter dieser Bedingung wird dann ein Zeilenumsetzprozeß (Schritt 111) durchgeführt, um den Bild­ elementdichte-Umsetzprozeß für eine Zeile und die Erzeugung von Bilddaten auszuführen. Danach wird auf Schritt 106 zu­ rückgegangen.

Wenn dagegen das Bestimmungsergebnis beim Schritt 107 positiv ist, wird festgestellt, ob die Bildelementdichte- Umsetzverarbeitung für alle Blöcke beendet worden ist oder nicht (Schritt 112); wenn das Bestimmungsergebnis beim Schritt 112 negativ ist, wird auf den Schritt 102 zurück­ gegangen, um so in den nächsten Operationszyklus zum Verar­ beiten der nächsten Bilddaten einzutreten. Wenn dagegen das Bestimmungsergebnis beim Schritt 112 positiv ist, wird aus dem Prozeßablauf herausgegangen.

In Fig. 12 ist ein Beispiel des Umsetzprozesses einer Zeile dargestellt (Schritt 111 in Fig. 10). Zuerst wird nach einem Verschieben von Vor-Blindbits in den Parallel/Serien-Umsetzer 6 (Schritt 201) ein Bitverschiebung benannter Wert in die Bitverschiebungs-Bestimmungsspeicherschaltung 15 gespei­ chert, und wird in dem durch 16 teilenden Zähler 11 vor­ eingestellt (Schritt 202), um dadurch zu bewirken, daß die Zähler 11 und 12 zu zählen beginnen (Schritt 203). Über eine Schleife, welche die Bestimmungsschritte 204, 206 und 211 einschließt, wird der Ablauf überwacht, um zu sehen, ob die DMA-Steuereinheit 10 eine DMA-Anforderung herausgegeben hat, und ob einer der DMA-Kanäle Ch1 und Ch2 den Transfer der gesamten eingestellten Wortanzahl durchgeführt hat. Wenn das Bestimmungsergebnis beim Schritt 204 positiv ist, werden, da ein DMA-Transfer gefordert worden ist, die Zähler 11 und 12 durch die Synchronisier-Steuerschaltung 13 ge­ stoppt (Schritt 205). Wenn das Bestimmungsergebnis beim Schritt 206 positiv ist, werden, da dies die Tatsache an­ zeigt, daß der Transfer einer Datenzeile vor dem Bildelement­ dichte-Umsetzprozeß beendet worden ist, die Zähler 11 und 12 einmal gestoppt (Schritt 207). Dann werden Nach-Blindbits in den Parallel/Serien-Umsetzer 6 geschoben (Schritt 208) und der die Bitverschiebung bezeichnende Wert wird in der Bitverschiebungs-Bestimmungs-Speicherschaltung 15 gespei­ chert und auch in dem Zähler 11 voreingestellt (Schritt 209), um dadurch die Zähler 11 und 12 zu starten, damit sie zählen (Schritt 210).

Wenn dagegen das Bestimmungsergebnis beim Schritt 211 posi­ tiv ist, wird, da dies die Transferdurchführung einer Da­ tenzeile nach der Bildelementdichte-Umsetzverarbeitung an­ zeigt, dieser Prozeß beendet und es wird auf den in Fig. 10 dargestellten Prozeßablauf zurückgegangen. Das heißt, zuerst werden die Vor-Blindbits in den Parallel/Serien-Umsetzer 6 geschoben, und mit dem Bitschiebewert, welcher den Vor-Blind­ bits entspricht, welche in dem durch 16 teilenden Zähler 11 einzustellen sind, wird die Operation jedes der Zähler 11 und 12 eingeleitet. Wenn die Vor-Blindbits in den Serien/ Parallel-Umsetzer 8 von dem Parallel/Serien-Umsetzer 6 als die Daten geschoben worden sind, welche die Anzahl Bits ha­ ben, welche der Bildelementdichte-Umsetzrate entsprechen, wird ein Übertragsignal von dem Zähler 11 abgegeben, so daß das erste Datenwort der ausgewählten Zeile vor der Bildele­ mentdichte-Umsetzverarbeitung durch die DMA-Steuereinheit 10 in den Parallel/Serien-Umsetzer 6 eingegeben wird. Jedesmal wenn ein Übertragsignal von dem Zähler 11 abgegeben wird, wird ein Datenwort derselben Zeile in entsprechender Weise infolge in den Parallel/Serien-Umsetzer 6 eingegeben.

Wenn ein Übertragsignal von dem Zähler 12 ausgegeben wird, da ein Datenwort nach der Bildelementdichte-Umsetzverarbei­ tung dem Serien/Parallel-Umsetzer 8 zugeführt worden ist, wird das eine Datenwort in dem Serien/Parallel-Umsetzer 8 durch die DMA-Steuereinheit 10 in den Speicherbereich des ersten Wortes der ausgewählten Zeile gespeichert. Jedesmal wenn ein Übertragsignal von dem Zähler 12 abgegeben wird, werden die Daten des Serien/Parallel-Umsetzers 8 in den Speicherbereich des entsprechenden Wortes derselben Zeile gespeichert. Wenn ein Transfer einer Zeile von Bilddaten vor der Bildelementdichte-Umsetzverarbeitung an dem Parallel/ Serien-Umsetzer 6 beendet ist, werden die Nach-Blindbits in den Parallel/Serienumsetzer 6 geschoben, um dadurch die Bild­ elementdichte-Umsetzverarbeitung für das letzte Wort durch­ zuführen. Wenn dann der Transfer eines Wortes nach der Bild­ elementdichte-Umsetzverarbeitung ebenfalls beendet worden ist, ist eine Zeile einer Bildelementdichte-Umsetzverarbei­ tung beendet und durchgeführt.

Eine derartige Bildelementdichte-Umsetzverarbeitung für eine Zeile wird für eine Bildblock-Datengruppe durchgeführt, und wenn dies für alle Bildblockdaten ausgeführt worden ist, ist eine Seite von Daten (Bitabbildungsdaten) mit einer vor­ herbestimmten Bildelementdichte in dem Bilddatenbereich des Randomspeichers 3 erhalten.

Durch die Zentraleinheit (CPU) 1 wird der Überlagerungspro­ zeß durch den ODER-Prozessor 1 jederzeit in dem Bilddaten­ bereich und nicht in dem Teil des Bilddatenbereichs durch­ geführt, wo eine Überlagerung verhindert ist, wie in einer Anrufidentifizierungszeile. Mit dieser Struktur wird eine Überlagerung von Bilddaten in angemessener Weise von dem ODER-Prozessor 4 durchgeführt, so daß Bilddaten mit einer voreingestellten Bedingung erhalten werden. Wenn Information, welche die Überlappungs- oder Überlagerungsbedingung be­ trifft, in der Block-Indentifizierungsinformation IDB von Bildblockdaten enthalten ist, kann der Grad an Überlappungs­ oder überlagerten Teilen von Blockbildern eingestellt werden. Außerdem kannes auch so strukturiert werden, um eine spezielle Information festzulegen, welche den Grad von sich überlap­ penden Bildteilen anzeigt, und um die Bilder entsprechend dieser speziellen Information zu überlagern. Es sollte auch beachtet werden, daß die Art und Weise einer Ausdünnung des Schiebetakts durch die Takt-Ausdünnungsschaltung in anderer Weise als vorstehend beschrieben eingestellt werden kann. Genauso kann der Grundgedanke der vorliegenden Erfindung auch bei einer anderen Bildelementdichte-Umsetzeinrichtung als der vorstehend beschriebenen angewendet werden. Ferner ist die Erfindung auch bei irgendeinem Bildverarbeitungs­ system mit und ohne der sogenannten gemischten Modefunktion anwendbar.

Claims (6)

1. Bildverarbeitungssystem, gekennzeichnet durch eine Parallel/Serien-Umsetzeinrichtung (6), um Bild­ daten zu erhalten und um die Bilddaten in serielle Bildda­ ten umzusetzen;
eine Serien/Parallel-Umsetzeinrichtung (8), um die seriellen Bilddaten von der Parallel/Serien-Umsetzeinrichtung (6) aufzunehmen und um die seriellen Bilddaten in parallele Bilddaten umzusetzen;
eine Taktsignal liefernde Einrichtung (7, 11, 12), um einen ersten Takt der Parallel/Serien-Umsetzeinrichtung (6) und einen zweiten Takt der Serien/Parallel-Umsetzeinrichtung (8) zuzuführen,
wobei die Parallel/Serien-Umsetzeinrichtung (6) die Um­ setzoperation synchron mit dem ersten Takt und die Serien/ Parallel-Umsetzeinrichtung (8) die Umsetzoperation synchron mit dem zweiten Takt ausführt.

2. System nach Anspruch 1, dadurch gekennzeich­ net, daß die Bilddaten eine erste Bildelementdichte und die parallelen Bilddaten eine zweite Bildelementdichte haben, welche von der ersten Bildelementdichte verschieden sein kann.

3. System nach Anspruch 2, dadurch gekennzeich­ net, daß der erste Takt eine erste Frequenz mit einer ersten Anzahl von Taktimpulsen pro Zeiteinheit und der zweite Takt eine zweite Frequenz mit einer zweiten Anzahl von Taktimpulsen pro Zeiteinheit hat, wobei die erste An­ zahl sich von der zweiten Anzahl unterscheiden kann.

4. System nach Anspruch 1, dadurch gekenn­ zeichnet, daß die das Taktsignal liefernde Ein­ richtung eine Takt-Ausdünnungsschaltung (7) aufweist, welche den zweiten Taktimpuls erhält und den ersten Takt­ impuls durch Ausdünnen des zweiten Taktimpulses erzeugt.

5. System nach Anspruch 4, gekennzeichnet durch eine Bestimmungseinrichtung (9), welche wirksam mit der Takt-Ausdünnungsschaltung (7) verbunden ist, um eine Bildelementdichte-Umsetzrate zu bestimmen, wobei die Aus­ dünnungsrate durch die Takt-Ausdünnungsschaltung (7) durch die Bildelementdichte-Umsetzrate festgelegt wird, welche durch die Bestimmungseinrichtung (9) bestimmt ist.

6. System nach Anspruch 1, gekennzeichnet durch eine Blindbit-Addiereinrichtung (14), um ein oder mehrere Blindbit zu den Bilddaten zu addieren.