DE3786496T2

DE3786496T2 - Speicherzelle mit variabler Klemmschaltung.

Info

Publication number: DE3786496T2
Application number: DE87401268T
Authority: DE
Inventors: Samir M Laymoun; Roger V Rufford
Original assignee: Fairchild Semiconductor Corp
Current assignee: Fairchild Semiconductor Corp
Priority date: 1986-06-09
Filing date: 1987-06-05
Publication date: 1994-02-03
Anticipated expiration: 2007-06-06
Also published as: EP0252780A3; EP0252780B1; KR910002502B1; JPS6366794A; KR880000970A; US4745580A; EP0252780A2; CA1282493C; DE3786496D1

Description

Die vorliegende Erfindung bezieht sich auf statische Speicherzellen, die ein Paar von kreuzgekoppelten NPN-Transistoren verwenden.
Eine typische statische Speicherzelle eines Random-Speichers (RAM) nach dem Stand der Technik ist in Fig. 1 gezeigt oder in Fig. 3 von US-A-4,580,244. Eine Wortleitungstreiberschaltung 10 ist mit einer Wortleitung 12 gekoppelt, die gekoppelt ist mit einer Mehrzahl von Speicherzellen, von denen zwei Speicherzellen 14 und 16 gezeigt sind. Jede Speicherzelle, die an eine bestimmte Wortleitung angekoppelt ist, ist außerdem gekoppelt mit einem unterschiedlichen Paar von Bitleitungen. Beispielsweise ist Speicherzelle 14 mit einer Bitleitung 18 und einer inversen Bitleitung 20 gekoppelt.
Jede Speicherzelle in der Matrix hat die Struktur der Speicherzelle 14. in einer typischen Matrix gibt es tausende solcher Zellen. Jede Zelle umfaßt ein Paar von kreuzgekoppelten NPN-Transistoren 22, 24, wobei der Kollektor von Transistor 22 mit der Basis von Transistor 24 gekoppelt ist, und der Kollektor von Transistor 24 mit der Basis von Transistor 22 gekoppelt ist. Ein erster Emitter jedes Transistors 22, 24 ist mit den Bitleitungen 18 bzw. 20 gekoppelt, und ein zweiter Emitter ist mit einer Stromquelle 26 gekoppelt, die den Leerlaufstrom für alle Zellen eines Wortes bereitstellt. Die Kollektoren der Transistoren 22, 24 sind mit Lastwiderständen 28 bzw. 30 gekoppelt.
Im Betrieb ist normalerweise einer der Transistoren 22, 24 leitend und der andere gesperrt. Im Leerlaufbetrieb wird, wenn der Transistor 22 der leitende ist, sein Kollektor auf einer Spannung liegen gleich dem Wert des Lastwiderstandes 28 mal dem Leerlaufstrom unterhalb der Spannung auf Wortleitung 12. Die Basis des Transistors 24 liegt auf derselben Spannung. Daß der Emitter des Transistors 24 auf derselben Spannung liegt wie der Emitter des Transistors 22, führt dazu, daß diese niedrigere Basisspannung den Transistor 24 abschaltet.
Um die Zelle auszulesen, wird die Spannung auf Wortleitung 12 angehoben, so daß mehr Strom durch den Widerstand 28 und Transistor 22 und aus dem zweiten Emitter des Transistors 22 auf die Bitleitung 18 fließt, wo er erfaßt wird. Um in die Speicherzelle 14 einzuschreiben, wird die Bitleitung 18 relativ zu der negativsten Versorgung angehoben, und die Bitleitung 20 wird relativ zu der negativsten Versorgung abgesenkt, wodurch Transistor 24 durchgeschaltet wird. Die Spannung am Kollektor von Transistor 24 fällt und schaltet den Transistor 22 ab. Die Spannung am Kollektor von Transistor 22 steigt an, zieht die Basis des Transistors 24 hoch, was seinerseits die Bitleitung 20 hochzieht, um den entgegengesetzten Speicherzustand der Zelle zu reflektieren.
Um die Zeitverzögerung zu verringern, die erforderlich ist für den Zustandswechsel der Zelle oder das Lesen von zuletzt in die Zelle eingeschriebenen Daten muß die in der Zelle gespeicherte Ladung minimiert werden. Die Höhe der in der Zelle gespeicherten Ladung wird bestimmt durch die Höhe der Vorwärtsvorspannung über der Basis-Kollektor-Sperrschicht von Transistor 22. Dies erfolgt gegenwärtig durch Begrenzen des Spannungsabfalls über Lastwiderstand 28 mittels einer Diode 38, womit die Vorwärtsvorspannung auf die Kollektor-Basis-Sperrschicht von Transistor 22 begrenzt wird. Eine Standarddiode kann immer noch einen Spannungsabfall von etwa 800 Millivolt (mV) aufweisen, was den Speicherzellentransistor immer noch sättigt, obwohl der Grad der Sättigung begrenzt ist. Bei Anwendung einer Schottky-Diode kann der Spannungsabfall auf etwa 600 Millivolt begrenzt werden, so daß der Speicherzellentransistor nur leicht gesättigt ist.
Wenn die Diode 38 durch eine relativ große Sperrschicht gebildet wird, bestehend aus einem erstreckten Basisbereich und vergrabener Schicht, wird die Wirksamkeit als Begrenzer für gespeicherte Ladung bestimmt durch ihre Fläche. Wenn die Diode 38 eine Schottky-Diode ist, führt sie unerwünschte Komplikationen ein, indem sie erfordert, daß der Referenzpegel, der den Zustand der Zelle erfaßt, eine Schottky-Abhängigkeit über der Temperatur aufweist und Herstellungsvariabilität. Dies erhöht die Herstellungskosten.
Eine andere wichtige Konstruktionsüberlegung ist der Rauschabstand der Wortleitung 12. Eine große Differenz zwischen dem hohen und dem niedrigen Spannungspegel auf Wortleitung 12 ist erwünscht, um den Rauschabstand zu vergrößern. Der Lesestrom durch die Lastwiderstände und Klemmdioden zieht den hohen Spannungspegel der Wortleitung 12 abwärts, wenn sie angewählt wird und verringert damit den Rauschabstand. Es ist demgemäß wünschenswert, den Lesestrom zu begrenzen.
Die Erfindung wird definiert durch die Patentansprüche 1, 2, 7 bzw. 8.
Die vorliegende Erfindung schafft eine verbesserte Speicherzellenschaltung, bei der der Kollektor des durchgeschalteten Transistors auf einen variablen Spannungspegel geklemmt wird, um die Sättigung zu verhindern. Dies wird erreicht durch Begrenzen der Spannung zwischen einem ersten Knoten in der Wortleitungsschaltung und dem Kollektor des leitenden Transistors auf einen ersten Pegel, während die Spannung zwischen dem ersten Knoten und dem Kollektor des nichtleitenden Transistors auf einen zweiten niedrigeren Pegel begrenzt wird.
Durch Herabsetzung der Vorwärtsvorspannung auf die Kollektor-Basis-Sperrschicht des durchgeschalteten Transistors wird die Sättigung verhindert, was schnelle Schreiberholungszeit ermöglicht. Dies ist wünschenswert bei der Verwirklichung von Hochgeschwindigkeits-RAMS mit gleichen Lese- und Schreibzyklen.
Gemäß einer ersten Ausführungsform der vorliegenden Erfindung ist ein Paar von Klemmtransistoren mit ihren Basen an die Wortleitung angekoppelt und mit ihren Emittern an die Kollektoren der Speicherzellentransistoren. Die Kollektoren sind an Vcc (Masse) angekoppelt. Ein gemeinsamer Widerstand ist vorgesehen zwischen der Wortleitung und den Lastwiderständen der Speicherzelle. Die Klemmtransistoren begrenzen die Spannung am Kollektor des durchgeschalteten Transistoren, während der gemeinsame Widerstand einen Spannungsteiler mit den Lastwiderständen der Speicherzellen schafft zum Begrenzen der Spannung an dem Kollektor des nichtleitenden Transistors auf einen Zwischenwert. Ein einziger gemeinsamer Widerstand wird für alle Speicherzellen, die an eine gemeinsame Wortleitung angeschlossen sind, verwendet.
In einer alternativen Ausführungsform sind die Klemmtransistoren mit ihren Basen an einen Anschluß eines gemeinsamen Widerstandes angekoppelt, der mit seinem anderen Anschluß zwischen die Transistoren eines Darlington-Treibers für die Wortleitung angeschlossen ist. Die Lastwiderstände der Speicherzelle sind direkt mit der Wortleitung gekoppelt. In dieser Ausführungsform halten die Klemmtransistoren den Kollektor des leitenden Transistors auf einer Spannung, definiert durch den Basis-Emitter-Spannungsabfall des Klemmtransistors und den Spannungsabfall über dem gemeinsamen Widerstand. Die Zwischenspannung für den Kollektor des nichtleitenden Transistors wird festgesetzt durch den Basis-Emitter-Spannungsabfall des zweiten Transistors des Darlington-Treibers. Diese Ausführungsform hat zusätzlich eine Stromquelle, die an den gemeinsamen Widerstand angekoppelt ist zum Bereitstellen des zusätzlichen Stromes, der erforderlich ist infolge der Ankoppelung der Klemmtransistoren an den ersten Transistor des Darlington-Treibers.
Die Anwendung von NPN-Transistoren für das Klemmen anstelle von Schottky-Dioden wie im Stand der Technik eliminiert die Notwendigkeit für zwei zusätzliche Maskierschritte und erfordert weniger Fläche auf einem Halbleiter-Chip. Durch Verbinden des Kollektors des Klemmtransistors mit Vcc (Masse) werden die Gleich- und Wechselbelastung herabgesetzt. Wechselbelastung wird verringert, weil der Kollektoranschluß an Masse die parasitäre Substratkapazität kurzschließt. Die Gleichbelastung wird verringert, weil der Klemmtransistor nun den überwiegenden Teil des Lesestromes liefern kann. Dies ermöglicht, kleinere Komponenten einzusetzen für den Wortleitungstreiber, setzt die Fläche und die parasitären Kapazitäten herab.
Für ein vollständiges Verständnis der Natur und der Vorteile der Erfindung wird auf die nachfolgende detaillierte Beschreibung bezuggenommen in Verbindung mit den begleitenden Zeichnungen.

KURZBESCHREIBUNG DER ZEICHNUNGEN

Fig. 1 ist ein schematisches Diagramm eines Speicherzellenschaltkreises nach dem Stand der Technik;
Fig. 2 ist ein schematisches Diagramm einer ersten Ausführungsform einer Speicherzellenschaltung gemäß der vorliegenden Erfindung; und
Fig. 3 ist ein schematisches Diagramm einer zweiten Ausführungsform eines Speicherzellenschaltkreises gemäß der vorliegenden Erfindung.

DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN

Fig. 2 ist ein Schaltschema in der ersten Ausführungsform eines Speicherzellenschaltkreises gemäß der vorliegenden Erfindung. Eine Wortleitung 42 wird durch einen Darlington-Treiber 44 angesteuert und ist gekoppelt mit einer Mehrzahl von Speicherzellen, von denen Speicherzellen 46 und 48 gezeigt sind. Speicherzelle 46 ist ferner gekoppelt mit einer Bitleitung 50 und ihrer inversen Bitleitung. Die Bitleitungen 50 und 52 liefern die Angabe, ob eine 1 oder eine 0 in der Speicherzelle 46 gespeichert ist, für das Wort, zugeordnet der Wortleitung 42. In einer vollständigen Speicherschaltung gibt es eine Mehrzahl von Wortleitungen, verknüpft mit einer Mehrzahl von Bitleitungspaaren, jeweils mit Zellen wie dargestellt.
Die Speicherzelle 46 hat ein Paar von kreuzgekoppelten Transistoren 54, 58 mit zugeordneten Lastwiderständen 60 bzw. 62. Anstatt die Lastwiderstände 60, 62 an die Wortleitung 42 wie im Stand der Technik anzukoppeln, sind sie statt dessen an eine Leitung 64 angekoppelt, die ihrerseits mit der Wortleitung 42 über einen gemeinsamen Widerstand 66 angekoppelt ist.
Eine Stromquelle 68 liefert den Strom an einen Emitter der Transistoren 54 und 58, während der andere Emitter der Transistoren 54, 58 mit den Bitleitungen 50 bzw. 52 gekoppelt ist. Klemmtransistoren 72, 74 sind vorgesehen, mit ihren Basen angekoppelt an die Wortleitung 42 und den Kollektoren an Masse. Die Emitter der Transistoren 72 und 74 sind mit den Kollektoren der Transistoren 54 bzw. 58 gekoppelt.
Wenn im Betrieb Transistor 54 durchgeschaltet ist, wird der Klemmtransistor 72 die Spannung an dem Kollektor des Transistors 54, Knoten 76, auf einen ersten Spannungspegel (V1) begrenzen. Da der Strom durch den Widerstand 60 fließt, wird die Spannung auf Leitung 64 an einem zweiten Spannungspegel (V2) liegen. Die Spannung auf Leitung 42 (V3) ist gleich V2 plus dem Spannungsabfall über Widerstand 66. V2 ist äquivalent dem Spannungsabfall durch die Basis-Emitter-Sperrschicht des Transistors 72, wie geteilt durch die Widerstände 66 und 60 unterhalb V3. Da kein Strom durch Widerstand 62 fließt, ist der Kollektor des Transistors 58 an Knoten 78 bei dieser niedrigen Spannung (V2) der Leitung 64. Da Knoten 78 mit der Basis des Transistors 54 gekoppelt ist, kann demgemäß die Durchlaßrichtungs-Basis-Kollektor-Spannung für Transistor 54 begrenzt werden auf weniger als die Spannung, die erforderlich ist für das Beginnen der Sättigung. Dies wird bewirkt durch Auswahl des richtigen Wertes für den gemeinsamen Widerstand 66.
Da eine Mehrzahl von Speicherzellen an Leitung 64 angekoppelt ist, wird der Wert des gemeinsamen Widerstandes 66 so gewählt, daß er etwa gleich ist der Parallelkombination eines Lastwiderstandes, entweder 60 oder 62, und eines äquivalenten Lastwiderstandes in den verbleibenden Speicherzellen, angekoppelt an Leitung 64. Der Wert, der für den Widerstand 66 eingesetzt wird, kann einfach berechnet werden als Wert eines einzigen Lastwiderstandes 60, dividiert durch die Hälfte der Anzahl von Lastwiderständen, die an Leitung 64 angekoppelt sind. Wenn beispielsweise ein 0,8 V Spannungsabfall über der Basis-Emitter-Sperrschicht von Transistor 72 vorliegt, wird der Spannungsabfall über Widerstand 66 0,4 V betragen, was zu einer 0,4 V Vorwärtsspannung über der Basis-Kollektor-Sperrschicht von Transistor 54 führen wird.
Durch Verbinden des Kollektorknotens der Klemmtransistoren 72 und 74 mit Masse wird eine Geschwindigkeitsverbesserung erzielt. Diese Masseverbindung schließt die Substratkapazität gegen Masse oder schließt sie kurz, die am Kollektor von Transistoren 72 und 74 vorhanden ist. Zusätzlich können diese Transistoren durch die Verbindung der Klemmtransistoren 72 und 74 mit Masse den meisten Lesestrom für die Speicherzelle 46 liefern und damit die Stromhöhe herabsetzen, die vom Treiber 44 bereitzustellen ist. Diese Anordnung ermöglicht den Einsatz von kleineren Komponenten für den Treiber 44 und verringert dadurch den Flächenbedarf für den Treiber und die parasitären Kapazitäten. Dies führt zu einer Leistungsverbesserung.
Die Klemmtransistoren 72 und 74 verringern demgemäß die kapazitive Wechselbelastung durch An-Masse-Legen ihrer Kollektoren. Die Gleichbelastung wird herabgesetzt, da der Kollektor mit Vcc oder Masse verbunden ist und demgemäß den erforderlichen Lesegleichstrom liefern kann oder zumindest den überwiegenden Teil des Lesegleichstroms. Durch Verringern der Belastung des Worttreibers 44 wird der Rauschabstand des Schaltkreises verbessert.
Eine alternative Ausführungsform der vorliegenden Erfindung ist in Fig. 3 gezeigt. Wie in Fig. 2 ist ein Paar von Transistoren 54, 58 mit zugeordneten Lastwiderständen 60, 62 und Klemmtransistoren 72, 74 vorgesehen. Die Widerstände 60 und 62 sind jedoch direkt an die Wortleitung 42 angekoppelt, während die Basen der Klemmtransistoren 72 und 74 mit einer Leitung 80 gekoppelt sind, die an einen gemeinsamen Widerstand 82 angekoppelt ist. Der Widerstand 82 ist zwischen eine Stromquelle 84 und einen Knoten 86 gekoppelt. Knoten 86 ist ein Zwischenknoten in einem Worttreiber 88, wo der Emitter eines Transistors 90 mit der Basis eines Transistors 92 gekoppelt ist.
Wenn in dieser Ausführungsform der Transistor 54 durchgeschaltet ist, wird die Spannung am Knoten 76 bestimmt durch den Spannungsabfall über dem gemeinsamen Widerstand 82 und der Basis-Emitter-Spannung des Transistors 72. Der Knoten 78 wird auf dem Spannungspegel der Wortleitung 42 liegen, da kein Strom durch Widerstand 62 fließt. Die Spannung der Leitung 42 wird niedriger sein als die Spannung am Knoten 86 um den Basis-Emitter-Spannungsabfall des Transistors 92. Demgemäß ist dieser Spannungsabfall kleiner als der Spannungsabfall zum Knoten 76 um die Höhe des Spannungsabfalls durch gemeinsamen Widerstand 82. Da der Widerstand 82 Strom aus dem Darlington-Treiber 88 zieht, ist eine Stromquelle 84 erforderlich, um den zusätzlichen Strom bereitzustellen.
Wie in Fig. 2, ist eine Mehrzahl von Speicherzellen an Wortleitung 42 und Leitung 80 in derselben wie der dargestellten Weise angekoppelt. Der Wert für Widerstand 82 ist vorzugsweise so gewählt, daß ein Spannungsabfall über Widerstand 82 von etwa der Hälfte der Basis-Emitter-Sperrschichtspannung von Transistor 92 über ihm erfolgt. Wenn die Basis-Emitter-Sperrschichtspannung des Transistors 92 beispielsweise 800 Millivolt beträgt, führt dies zu einer 400 Millivolt Differenz zwischen Knoten 76 und der Basis von Transistor 54 und hindert damit Transistor 54 daran, im durchgeschalteten Zustand in Sättigung zu gelangen.
Fachleute werden verstehen, daß die vorliegende Erfindung in anderen spezifischen Ausführungsformen realisierbar ist. Beispielsweise könnte eine Diode anstelle der Transistoren 72 und 74 der Fig. 2 bzw. 3 verwendet werden. Alternativ könnte ein anderer als der Darlington-Treiber in Fig. 3 verwendet werden, wobei der gemeinsame Widerstand 82 an einen Zwischenknoten angekoppelt ist. PNP-Transistoren könnten für die Speicherzelle verwendet werden unter Anwendung einer invertierten Struktur, wenn PNP-Transistoren mit angemessener Größe und Geschwindigkeit entwickelt werden. Demgemäß soll die Offenbarung der bevorzugten Ausführungsbeispiele der Erfindung als illustrativ verstanden werden, nicht jedoch als beschränkend für den Schutzumfang der Erfindung, welche in den folgenden Ansprüchen definiert ist.

Claims

1. Eine Speicherschaltung mit einer Mehrzahl von Speicherzellen (46, 48), von denen jede ein Paar von Transistoren (54, 58) hat, wobei ein Kollektor eines ersten Transistors mit der Basis eines zweiten Transistors gekoppelt ist und ein Kollektor dieses zweiten Transistors mit einer Basis des ersten Transistors gekoppelt ist, ein erster Lastwiderstand (60) den Kollektor des ersten Transistors mit einer Wortleitung (42) koppelt und ein zweiter Lastwiderstand (62) den Kollektor des zweiten Transistors mit dieser Wortleitung koppelt, gekennzeichnet durch einen dritten und einen vierten Transistor (72, 74), mit der Basis an die Wortleitung (42), mit dem Kollektor an ein Referenzpotential und mit den Emittern an den Kollektor des ersten bzw. zweiten Transistors (54, 58) gekoppelt, und

einen dritten gemeinsamen Widerstand (66), der die Wortleitung mit dem ersten und zweiten Lastwiderstand (60, 62) sowie mit einer Mehrzahl von Lastwiderständen in einer Mehrzahl von Speicherzellen koppelt.

2. Eine Speicherschaltung mit einer Mehrzahl von Speicherzellen (46, 48), von denen jede ein Paar von Transistoren (54, 58) hat, wobei ein Kollektor eines ersten Transistors mit der Basis eines zweiten Transistors gekoppelt ist und ein Kollektor dieses zweiten Transistors mit einer Basis des ersten Transistors gekoppelt ist, ein erster Lastwiderstand (60) den Kollektor des ersten Transistors mit einer Wortleitung (42) koppelt und ein zweiter Lastwiderstand (62) den Kollektor des zweiten Transistors mit dieser Wortleitung koppelt, welche Wortleitung Teil einer Wortleitungsschaltung einschließlich eines Wortleitungstreibers (88) ist, welcher einen dritten Transistor (92) mit einem Emitter an die Wortleitung gekoppelt und einen vierten Transistor (90) mit einem Emitter an eine Basis des dritten Transistors gekoppelt umfaßt, gekennzeichnet durch:

einen dritten gemeinsamen Widerstand (82), mit einem Anschluß an den genannten Emitter des vierten Transistors gekoppelt;

eine an den zweiten Anschluß (80) des dritten gemeinsamen Widerstandes gekoppelte Stromquelle (84); und

einen fünften und einen sechsten Klemmtransistor (72, 74), mit der Basis an den zweiten Anschluß des dritten gemeinsamen Widerstandes gekoppelt, mit dem Kollektor an ein Referenzpotential gekoppelt, und mit dem Emitter an den Kollektor des ersten bzw. zweiten Transistors gekoppelt.

3. Die Schaltung nach Anspruch 2, die ferner eine Mehrzahl von Klemmtransistoren in der Mehrzahl von Speicherzellen umfaßt, mit ihrer Basis an den zweiten Anschluß des dritten gemeinsamen Widerstandes gekoppelt.

4. Die Schaltung nach Anspruch 1, bei der der dritte gemeinsame Widerstand (66) mit einer Mehrzahl von Lastwiderständen in einer Mehrzahl von ein Wort bildenden Speicherzellen gekoppelt ist.

5. Die Schaltung nach Anspruch 4, bei der der Wert des dritten gemeinsamen Widerstandes (66) im wesentlichen gleich dem Wert der Parallelkombination einer Hälfte der Mehrzahl von Lastwiderständen in dem Wort ist.

6. Die Schaltung nach Anspruch 1 oder 2, bei der das Referenzpotential Massepotential ist.

7. Die Schaltung nach Anspruch 1, bei der der dritte und/oder vierte Transistor durch Dioden ersetzt sind, angeschlossen zwischen der Wortleitung (42) und den Kollektoren des ersten und zweiten Transistors.

8. Die Schaltung nach Anspruch 2, bei der der fünfte und/oder sechste Transistor (72, 74) durch Dioden ersetzt sind, angeschlossen zwischen dem zweiten Anschluß (80) und den Kollektoren des ersten und zweiten Transistors.