DE3781191T2 - Verfahren zur herstellung einer integrierten schaltungshalbleiteranordnung unter verwendung eines lithographieschrittes. - Google Patents

Verfahren zur herstellung einer integrierten schaltungshalbleiteranordnung unter verwendung eines lithographieschrittes.

Info

Publication number
DE3781191T2
DE3781191T2 DE8787105373T DE3781191T DE3781191T2 DE 3781191 T2 DE3781191 T2 DE 3781191T2 DE 8787105373 T DE8787105373 T DE 8787105373T DE 3781191 T DE3781191 T DE 3781191T DE 3781191 T2 DE3781191 T2 DE 3781191T2
Authority
DE
Germany
Prior art keywords
cover
width
interval
pattern
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE8787105373T
Other languages
English (en)
Other versions
DE3781191D1 (de
Inventor
Masayuki Yanagisawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Publication of DE3781191D1 publication Critical patent/DE3781191D1/de
Application granted granted Critical
Publication of DE3781191T2 publication Critical patent/DE3781191T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70616Monitoring the printed patterns
    • G03F7/70625Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20Exposure; Apparatus therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54473Marks applied to semiconductor devices or parts for use after dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Weting (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung einer integrierten Halbleiterschaltungsvorrichtung, und insbesondere einen Lithographieschritt, bei dem ein Prüfmuster eines Resistfilms auf einem Halbleiterwafer ausgebildet wird, um den Zustand eines elementformenden Musters, das auf dem Halbleiterwafer ausgebildet ist, zu überwachen.
  • Bei dem Lithographieschritt zur Ausbildung von polykristallinen Siliziumtoren oder -verdrahtungen wird beispielsweise ein polykristalliner Siliziumfilm vollständig auf einer Feldisolierschicht und auf Torisolierschichten, die ein Siliziumsubstrat bedecken, abgeschieden, und ein positiver Resistfilm von 1,0 um bis 2,0 um Dicke wird vollständig auf den polykristallinen Siliziumfilm abgedeckt. Der AbResistfilm wird selektiv mit ultravioletten Strahlen in einem "step-and-repeat"-Reduktionsbelichtungssystem (Wafer-Stepper) bestrahlt. Durch Durchführung einer Entwicklung wird das elementformende Resistmuster erzeugt. Als nächstes wird der polykristalline Siliziumfilm unter Verwendung des elementformenden Resistmusters als Maske selektiv geätzt und die polykristallinen Siliziumtore und -verdrahtungen werden gebildet. In diesem Fall, falls die Form der Tore und Verdrahtungen aufgrund eines schlechten elementformenden Resistmusters nicht korrekt ist, ist eine Nacharbeitung nicht mehr möglich. Aufgrund dessen muß vor dem Ätzvorgang das elementformende Resistmuster geprüft werden, um festzustellen, ob es das gewünschte Muster oder nicht aufweist. Ein gewünschtes Resistmuster sollte erhalten werden, falls eine präzise optische Maske oder eine präzise Netzmaske im Belichtungsvorgang mit ultravioletten Strahlen verwendet wird. In praxi ist jedoch manchmal unvorteilhafterweise ein Deckstreifen des Musters mit einem Nachbardeckstreifen oder ähnlichem verbunden, so daß der Deckstreifen eine ungewünschte geringe Breite erhält. Diese Phänomene werden durch einen unerwünschten Anteil der ultravioletten Strahlen und/oder der Bedingungen der Entwicklung verursacht und aufgrund dessen werden sie durch Vorsehung eines Prüfmusters auf dem Resistfilm überwacht. Das Prüfmuster und das elementformende Resistmuster werden gleichzeitig auf dem Halbleitersubstrat aufgebracht. Aufgrund dessen kann der Zustand des elementformenden Resistmusters, der durch die Bedingungen der Belichtung und der Entwicklung verursacht wird, durch visuelles Prüfen des Prüfmusters überwacht werden. Wenn die vorgegebene Form des Prüfmusters nicht erhalten wird, wird das Resistfilmmuster mit dem elementformenden Muster und den Prüfmustern entfernt, um eine Neubeschichtung mit einem neuen Resistfilm, einer selektiven Belichtung mit ultravioletten Strahlen und einer erneuten Entwicklung durchzuführen.
  • Ein bekanntes Prüfmuster hat eine Anzahl von Streifen, die parallel angeordnet sind, wobei die Breite jedes Streifens und das Intervall zwischen den Streifen gleich ausgebildet sind. Ein derartiges Prüfmuster ist in der US-A-39 98 639 beschrieben.
  • Falls alle Intervalle des elementformenden Resistmusters so ausgebildet sind, daß sie 2,0 um oder mehr betragen, kann das Prüfmuster der Abdeckung so ausgebildet werden, daß das Intervall zwischen den Deckstreifen im Prüfmuster im wesentlichen mit dem Minimalintervall im elementformenden Resistmuster übereinstimmt, und wenn das Intervall im Prüfmuster nach der Entwicklung ausgebildet wird, kann bestätigt werden, daß das Minimalintervall im elementformenden Resistmuster ohne unerwünscht verbleibende Deckteile ausgebildet wird.
  • Falls jedoch das Intervall 1 um oder geringer wird, hat die Breite der Deckstreifen an beiden Seiten des Intervalls einen Einfluß auf die Ausbildung des Intervalls im Resistmuster. Insbesondere wenn die Breite der Streifen breit ausgestaltet ist und das Intervall zwischen den Streifen 1 um oder weniger beträgt, verbleiben manchmal unerwünschte Deckteile im Intervallbereich und verkürzen die Deckstreifen nach der Entwicklung.
  • Selbst wenn ein Prüf-Resistmuster, das derart ausgebildet ist, daß eine Anzahl von Deckstreifen mit 0,9 um Breite in einer Richtung mit jeweils konstantem Intervall von 0,9 um angeordnet ist, korrekt nach der Entwicklung ausgebildet ist, wird manchmal ein elementformendes Resistmuster, das so ausgebildet ist, daß zwei Deckstreifen von 2,0 um Breite zur Bildung von Verdrahtungen oder Elektroden sich mit einem konstanten Intervall von 0,9 um erstrecken, manchmal nicht korrekt nach der Entwicklung ausgebildet, da die Abdeckung im Intervall im elementformenden Resistmuster verbleibt und während der Entwicklung nicht vollständig entfernt werden kann. Aufgrund dessen verbleibt manchmal ein Teil der Abdeckung und überbrückt zwei benachbarte Deckstreifen. In diesem Fall dient das bekannte Prüf-Resistmuster nicht mehr der Überwachung des Zustandes des elementformenden Resistmusters. Der wahre Grund für diesen Umstand wurde bislang noch nicht gefunden. Es kann jedoch angenommen werden, daß wenn breite Deckstreifen mit einem schmalen Intervall von 1 um oder weniger vorzusehen sind, ein Verlust des Fließens der Entwicklerlösung im Intervallbereich auftaucht, in dem das Abdeckmaterial zu entfernen ist, und die Abdeckung nicht vollständig aus dem Intervallbereich entfernt wird.
  • Dementsprechend liegt der Erfindung die Aufgabe zugrunde, ein Verfahren zur Herstellung einer Halbleitervorrichtung zu schaffen, bei dem ein elementbildendes Resistmuster mit einem engen Intervall von 1 um oder weniger präzise über ein Prüfmuster des Resistfilms überwacht werden kann.
  • Durch umfangreiche Experimente konnte durch den Erfinder bestätigt werden, daß falls die Breite der Deckstreifen im Prüfmuster das dreifache oder mehr der Breite des Intervalls von 1 um oder weniger beträgt, das Prüfmuster nützlich zur Überwachung eines schaltungsbildenden Resistmusters ist, das sehr breite Deckstreifen mit einem Intervall von 1,0 um oder weniger aufweist. Erfindungsgemäß umfaßt ein Prüf-Resistmuster zumindest zwei parallel angeordnete Streifen mit einem Intervall, dessen Breite w (beispielsweise 0,9 um) beträgt und wobei die Breite jedes Streifens auf 3 w (beispielsweise 2,7 um oder mehr) ausgelegt ist. Vorzugsweise ist die Länge der Deckstreifen im Prüfmuster zumindest 10· das Intervall, d. h. 10 w oder mehr.
  • Beispielsweise kann ein Prüfmuster eines Resistfilms zumindest sechs Deckstreifen aufweisen, von denen jeder eine Breite von 5 um und 20 um Länge aufweist und die derart parallel angeordnet sind, daß die Intervalle zwischen ihnen verschiedene Breiten von 1,0 um, 0,9 um, 0,8 um, 0,7 um und 0,6 um betragen. Falls ein elementbildendes Resistmuster mit einem Minimalintervall von 0,9 um auf demselben Halbleitersubstrat zusammen mit dem Prüfmuster ausgebildet wird, kann bestätigt werden, daß kein unerwünschter Deckteil im Minimalintervall 3 des elementformenden Resistmusters ausgebildet ist durch Beobachten, daß nach der Entwicklung die Intervalle von 1,0 um, 0,9 um und 0,8 um des Prüfmusters nicht überbrückt sind. Andererseits, falls das Intervall von 0,6 um nicht im Prüfmuster überbrückt ist, kann gesagt werden, daß der Deckstreifen im elementformenden Resistmuster nicht unvorteilhaft durch übermäßige Belichtung oder übermäßiges Entwickeln verringert ist. Aufgrund dessen können Torelektroden oder Verdrahtungsschichten, die durch Ätzen unter Verwendung der elementbildenden Resistmuster ausgebildet werden, auf einer vorgegebenen Breite gehalten werden.
  • Gemäß einem Merkmal der Erfindung wird ein Verfahren zur Herstellung einer integrierten Halbleiterschaltungsvorrichtung geschaffen mit einem Schritt zur Musterbildung eines Resistfilms zur Ausbildung eines elementbildenden Resistmusters und eines Prüfmusters zur Überwachung eines Zustandes des elementformenden Resistmusters, wobei das Prüfmuster derart ausgebildet ist, daß zumindest drei Deckstreifen parallel mit zwischenliegenden Intervallen angeordnet sind, wobei die Intervalle unterschiedliche Breiten von 1 um oder weniger aufweisen und jeder der Deckstreifen eine Breite von 3 mal oder mehr der Maximalbreite der Intervalle und eine Länge von 10 mal oder mehr der Maximalbreite der Intervalle aufweist. Die Intervalle können in weiterer Breitenordnung derart angeordnet sein, daß die Differenz zwischen der Breite eines Intervalls und der des angrenzenden Intervalls 0,1 um beträgt. Alle Deckstreifen können dieselbe Breite und dieselbe Länge aufweisen.
  • Gemäß eines weiteren Merkmals der Erfindung wird ein Verfahren zur Herstellung einer integrierten Halbleiterschaltungsvorrichtung geschaffen mit einem Schritt zur Musterbildung eines Resistfilms zur Ausbildung eines elementbildenden Resistmusters und eines Prüfmusters zur Überwachung eines Zustandes des elementformenden Resistmusters, wobei das Prüfmuster derart ausgebildet ist, daß Paare von Deckstreifen in einer Richtung mit verschiedenen Intervallbreiten ausgedehnt sind. Das Intervall hat zumindest drei Abschnitte verschiedener Breite von 1 um oder weniger, und jeder der Streifen hat eine Breite von 3 mal oder mehr der maximalen Intervallbreite.
  • Gemäß einem weiteren Gesichtspunkt der Erfindung wird ein Verfahren zur Herstellung einer integrierten Halbleiterschaltungsvorrichtung geschaffen mit einem Schritt zur Musterbildung eines Resistfilms zur Ausbildung eines elementbildenden Resistmusters und eines Prüfmusters zur Überwachung eines Zustandes des elementbildenden Resistmusters, wobei das Prüfmuster derart ausgelegt ist, daß sich erste und zweite Deckstreifen parallel mit einem zwischenliegenden Intervall erstrecken, das eine Breite von 0,1 um oder weniger aufweist, wobei jeder der ersten und zweiten Deckstreifen durch eine Anzahl von Bereichen gebildet ist, von denen jeder eine unterschiedliche Breite aufweist, wobei die Breite einer Gruppe der Bereiche 3 mal oder mehr der konstanten Breite des Intervalls beträgt und die Breite der anderen Gruppe der Bereiche kleiner als 3 mal die konstante Breite des Intervalls ist.
  • Gemäß einem weiteren Gesichtspunkt der Erfindung wird ein Verfahren zur Herstellung einer integrierten Halbleiterschaltungsvorrichtung geschaffen mit einem Schritt zur Musterbildung eines Resistfilms zur Ausbildung eines elementbildenden Resistmusters und eines Prüfmusters zur Überwachung eines Zustandes des elementformenden Resistmusters, wobei das Prüfmuster derart ausgebildet ist, daß eine Anzahl von Deckstreifen mit verschiedenen Breiten parallel mit zwischenliegenden Intervallen angeordnet sind, die eine konstante Breite von 1 um oder weniger aufweisen, und wobei die Minimalbreite der Streifen geringer als 3 mal die konstante Breite des Intervalles ist und wobei die Maximalbreite der Streifen nicht geringer ist als 3 mal die konstante Breite des Intervalls. In der Erfindung kann eine Fotodeck- bzw. Fotoresistschicht vom Negativtyp ebenso wie eine Fotodeckschicht vom positiven Typ verwendet werden.
  • Eine Deckschicht vom Positivtyp ist jedoch bei der Erfindung effektiver.
  • Kurze Beschreibung der Zeichnungen
  • Fig. 1 ist eine Aufsicht auf ein bekanntes Prüfmuster,
  • Fig. 2a ist eine Aufsicht auf ein wünschenswertes elementbildendes Resistmuster und
  • Fig. 2b ist eine Aufsicht auf ein unerwünschtes elementbildendes Resistmuster,
  • Fig. 3 ist eine Aufsicht auf einen Teil eines Halbleiterwafers, bei dem die Erfindung angewendet wird,
  • Fig. 4 ist eine Schnittdarstellung eines elementbildenden Resistmusters,
  • Fig. 5a ist die Aufsicht auf ein Prüfmuster in einer ersten Ausführungsform der Erfindung und
  • Fig. 5b ist ein Querschnitt entlang der Linie B, B' in Figur 5a, gesehen in Richtung der Pfeile.
  • Fig. 6 ist eine Aufsicht auf ein Prüfmuster in einer zweiten Ausführungsform der Erfindung,
  • Fig. 7a bis 7c sind Aufsichten auf Prüfmuster in einer dritten Ausführungsform der Erfindung, und
  • Fig. 8 ist eine Aufsicht auf ein Prüfmuster in einer vierten Ausführungsform der Erfindung.
  • Beschreibung einer bekannten Technik
  • Bezugnehmend auf Fig. 1 ist ein Deckprüfmuster in einer bekannten Technik aus einer Anzahl Deckstreifen 3, 3', 3'', 3''' und 3'''' ausgebildet und mit Intervallen 4, 4', 4'' und 4'''. Jeder Deckstreifen hat eine Breite B von 0,9 um und jedes Intervall besitzt ebenso eine Breite b von 0,9 um. In diesem Fall kann das in Fig. 1 dargestellte Muster einfach ausgebildet werden, selbst wenn die Breite der Intervalle 1,0 um oder weniger beträgt, aufgrund der geringen Breite B der Deckstreifen.
  • Ein elementbildendes Resistmuster ist jedoch aus Deckstreifen größerer Breite zur Ausbildung beispielsweise polykristalliner Siliziumtore ausgebildet. In diesem Fall, selbst wenn das in Fig. 1 dargestellte Prüfmuster ausgebildet ist, und visuell ein präzises Muster bestätigt ist, treten manchmal Fehler in dem elementbildenden Resistmuster auf. Aufgrund dessen kann dieses Prüfmuster nicht mehr zur Überwachung des Zustandes des elementbildenden Resistmusters verwendet werden, insbesondere wenn ein Paar Deckstreifen 13, 13' mit einer Breite B' von 3,0 um ausgebildet werden soll mit einem Intervall mit einer Breite von b von 0,9 um im in Fig. 2a dargestellten, elementbildenden Areal, selbst wenn das Prüfmuster der Fig. 1 ausgebildet werden kann, verbleibt häufig ein Teil des Resists 25 im elementbildenden Resistmuster.
  • Beschreibung der Ausführungsformen
  • Bezugnehmend auf Fig. 3 ist in einem Halbleiterwafer 100 eine Anzahl von Halbleiterpellets 90 umgeben durch Trennlinien 80 und in Matrixform angeordnet. In jedem Halbleiterpellet 19 ist ein prüfmusterbildender Bereich 70 und ein elementbildender Bereich 60 vorgesehen, und in einem Teil 60' des elementformdenden Bereichs 60 sind eine Vielzahl polykristalliner Silizium-Torelektroden auszubilden. Bezugnehmend auf die Fig. 4 und 5b wird ein Isolierfilm 51 auf einem Siliziumsubstrat 50 ausgebildet. Der Isolierfilm kann eine Siliziumoxid-Feldschicht oder eine Torisolierschicht sein. Ein polykristalliner Siliziumfilm 52 wird vollständig auf dem Isolierfilm abgeschieden. Nach der Beschichtung mit einem Fotoresistfilm vom Positivtyp mit l bis 2 um Dicke auf der gesamten Oberfläche des polykristallinen Siliziumfilmes erfolgt eine selektive Belichtung mit ultravioletten Strahlen am Resistfilm durch ein "step-andrepeat"-Reduktions-Belichtungssystem, d. h. einem Wafer- Stepper. Anschließend wird der Resistfilm einem Entwicklungsprozeß ausgesetzt, um ein elementbildendes Resistmuster 54 und ein Prüfmuster 53 zur Überwachung eines Zustandes des elementbildenden Resistmusters 54 auszubilden. Bei dem Entwicklungsprozeß wird der Halbleiterwafer in einen Entwickler wie (TMAH - wässrige Lösung von Tetramethylammoniumhydroxid) während 60 Sekunden bei 25ºC eingetaucht und anschließend mit Wasser gespült und getrocknet.
  • Das Prüfmuster 53 der ersten Ausführungsform ist derart ausgelegt, daß es aus fünf Deckstreifen 5, 5', 5'', 5''' und 5'''' aufgebaut ist und aus vier Intervallen 6, 6', 6'' und 6'''. Jeder Deckstreifen hat die gleiche Aufsichtsform von C·C', wobei C 5 um und C' 60 um betragen. Die Breiten der Intervalle haben verschiedene Werte, d. h. C&sub1; beträgt 1,0 um, C&sub2; beträgt 0,9 um, C&sub3; beträgt 0,8 um, C&sub4; beträgt 0,7 um. Andererseits wird das elementbildende Resistmuster 54 ausgebildet durch vier Deckstreifen 27 mit der Breite W von 0,6 um und drei Intervallen 26 von 0,9 um Breite. In diesem Fall, falls das Intervall 6' mit einer Lückenbreite C&sub2; von 0,9 um im Prüfmuster 53 vollständig ausgebildet ist, d. h. das Deckmaterial in diesem Bereich vollständig entfernt ist, kann bestätigt werden, daß die Intervalle 26 von 0,9 um im elementformenden Resistmuster 54 zufriedenstellend ausgebildet sind. Wenn ein gewisser Sicherheitsfaktor berücksichtigt wird, wird das Intervall 6'' mit der Lückenbreite C3 von 0,8 um im Prüfmuster 53 betrachtet, ob das Intervall 6' vollständig ausgebildet ist. Wenn das Ergebnis dieser Überwachung zufriedenstellend ist, wird der polykristalline Siliziumfilm 52 dem Ätzen unter Verwendung des elementbildenden Resistmusters 54 als Maske ausgesetzt und vier Siliziumtor-Verdrahtungsschichten werden unter den Deckstreifen 27 des Musters 54 ausgebildet.
  • Zu den folgenden zweiten bis vierten Ausführungsformen werden nur Aufsichten auf das Prüfmuster des Resistfilms dargestellt.
  • Bezugnehmend auf Fig. 6 ist das Prüfmuster des Resistfilms der zweiten Ausführungsform derart ausgelegt, daß erste und zweite Deckstreifen 1,1 sich mit einem schmalen Intervall 2 erstrecken. Das Intervall 2 ist in vier Abschnitte unterteilt, und die Abschnitte haben verschiedene Breiten a&sub1; bis a&sub4; von 1 um oder weniger. In dieser Ausführungsform betragen die Breiten a&sub1;, a&sub2;, a&sub3; und a&sub4; 0,1 um, 0,9 um, 0,8 um bzw. 0,7 um. Der zweite Deckstreifen 1' umfaßt vier Blöcke, und jeder der Blöcke hat dieselbe rechteckige Form von A (=5 um)·A' (=25 um). Falls im elementbildenden Resistmuster, das in Fig. 4 dargestellt ist, die Minimalintervalle 0,9 um betragen und das Intervall sich mit einem Abstand von 2 um erstreckt und die Resiststreifen an beiden Seiten des Intervalls eine große Breite haben, kann der Zustand des elementformenden Resistmusters durch Prüfung des Intervalls a&sub2; von 0,9 um überwacht werden. Wenn das Intervall a&sub2; ausgebildet ist, wird bestätigt, daß unerwünscht überbrückendes Resistmaterial nicht im elementbildenden Resistmuster existiert. Falls andererseits das Intervall von 0,7 um vollständig ausgebildet ist, muß die Möglichkeit berücksichtigt werden, in der die Deckstreifen im elementbildenden Resistmuster zur Musterbildung für Torverdrahtungen unerwünscht schmal durch übermäßige Belichtung oder übermäßiges Entwickeln geworden sind.
  • Bezugnehmend auf Fig. 7a wird das Prüfmuster der dritten Ausführungsform erläutert. Ein erster und ein zweiter Deckstreifen 10, 10' erstrecken sich parallel mit einem Zwischenintervall 20, das eine konstante Breite von 1 um oder weniger aufweist. Jeder der ersten und zweiten Deckstreifen ist durch vier rechteckige Bereiche aufgebaut, wobei die entsprechenden Breiten A&sub1;, A&sub2;&sub1; A&sub3; und A&sub4; 1 um, 2 um, 4 um bzw. 8 um betragen und die entsprechenden Längen A&sub1;', A&sub2;', A&sub3;' und A&sub4;' denselben Wert von 25 um aufweisen. Die Ausbildung des Intervalls 20 wird schwierig, wenn die Breite des Deckstreifens zu groß ist. Wenn beispielsweise das Intervall 20 zwischen den rechteckigen Bereichen, die schmale Breiten A&sub1;, A&sub2;, aufweisen, gebildet werden konnte, und das Intervall 20 zwischen rechteckigen Bereichen mit großen Breiten A&sub3;, A&sub4;, schwierig ausgebildet wird, kann man abschätzen, daß die Lithographie wiederholt werden muß.
  • Die Deckstreifen 17, 17' in Fig. 7b können durch Erhöhung der Anzahl der rechteckigen Bereiche in Fig. 7a erhalten werden. Die Dreiecksform der Deckstreifen 19, 19' der Fig. 7c ist das Endresultat durch weitere Erhöhung der Anzahl rechteckiger Bereiche.
  • Bezugnehmend auf Fig. 8 umfaßt ein Prüfmuster der vierten Ausführungsform vier L-artige Deckstreifen 15, 15', 15'' und 15''' und drei Intervalle 16, 16' und 16''. Die Breiten C&sub1;, C&sub2;, C&sub3; und C&sub4; der entsprechenden Deckstreifen sind 8 um, 4 um, 2 um bzw. 1 um und alle Intervalle haben dieselbe Breite C von 0,9 um.

Claims (6)

1. Verfahren zur Herstellung einer integrierten Halbleiter- Schaltungsanordnung mit einem Schritt zur Ausbildung eines elementbildenden Deckmusters und eines Prüfmusters zur Kontrolle eines Zustandes des elementformenden Deckmusters, wobei das Prüfmuster so ausgebildet ist, daß mindestens drei Deckstreifen parallel zueinander mit Zwischenintervallen angeordnet sind, dadurch gekennzeichnet, daß die Intervalle unterschiedliche Breiten von 1 um oder weniger aufweisen und daß jeder der Deckstreifen eine Breite aufweist, die das dreifache oder mehr der Maximalbreite der Intervalle beträgt, und eine Länge aufweist, die das zehnfache oder mehr der Maximalbreite der Intervalle beträgt.
2. Verfahren nach Anspruch 1, wobei die Deckstreifen vier oder mehr in der Zahl sind und die Breiten der Intervalle zwischen ihnen aufeinanderfolgend reduziert sind.
3. Verfahren nach Anspruch 1, wobei alle Deckstreifen die gleiche Breite und die gleiche Länge aufweisen.
4. Verfahren zur Herstellung einer integrierten Halbleiter- Schaltungsvorrichtung mit einem Schritt zur Strukturierung eines Deckfilms zur Bildung eines elementbildenden Deckmusters und eines Prüfmusters zur Kontrolle eines Zustandes des elementformenden Deckmusters, wobei das Prüfmuster so ausgebildet ist, daß sich ein paar Deckstreifen mit einem dazwischen ausgebildeten schmalen Intervall erstreckt, dadurch gekennzeichnet, daß das Intervall zumindest drei Bereiche mit unterschiedlichen Breiten von 1 um oder weniger aufgeteilt ist und jeder der Streifen eine Breite aufweist, die das dreifache oder mehr der Maximalbreite der Bereiche des Intervalls beträgt.
5. Verfahren zur Herstellung einer integrierten Halbleiter- Schaltungsvorrichtung mit einem Schritt zur Strukturierung eines Deckfilms zur Ausbildung eines elementbildenden Deckmusters und eines Prüfmusters zur Kontrolle eines Zustandes des elementbildenden Deckmusters, wobei das Prüfmuster so ausgebildet ist, daß sich ein erster und ein zweiter Deckstreifen parallel zueinander mit einem Zwischenintervall erstrecken, dadurch gekennzeichnet, daß das Intervall eine Breite von 1 um oder weniger aufweist und daß jeder erste und zweite Deckstreifen aus einer Anzahl von Bereichen gebildet ist, die jeweils unterschiedliche Breiten aufweisen, wobei die Breite einer Gruppe der Bereiche das dreifache oder mehr der konstanten Breite des Intervalls beträgt und wobei die Breite der anderen Gruppe der Bereiche weniger als das Dreifache der konstanten Breite des Intervalls beträgt.
6. Verfahren zur Herstellung einer integrierten Halbleiter- Schaltung mit einem Schritt zur Strukturierung eines Deckfilms zur Bildung eines elementbildenden Deckmusters und eines Prüfmusters zur Kontrolle eines Zustandes des elementformenden Deckmusters, dadurch gekennzeichnet, daß das Prüfmuster so gestaltet ist, daß eine Anzahl von Deckstreifen mit unterschiedlichen Breiten mit Zwischenintervallen angeordnet sind, die eine konstante Breite von 1 um oder weniger aufweisen, und wobei die Minimalbreite der Streifen geringer als das Dreifache der konstanten Breite des Intervalls ist und wobei die Maximalbreite der Streifen nicht geringer als das dreifache der konstanten Breite des Intervalls ist.
DE8787105373T 1986-04-10 1987-04-10 Verfahren zur herstellung einer integrierten schaltungshalbleiteranordnung unter verwendung eines lithographieschrittes. Expired - Lifetime DE3781191T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8348086 1986-04-10

Publications (2)

Publication Number Publication Date
DE3781191D1 DE3781191D1 (de) 1992-09-24
DE3781191T2 true DE3781191T2 (de) 1993-03-18

Family

ID=13803629

Family Applications (1)

Application Number Title Priority Date Filing Date
DE8787105373T Expired - Lifetime DE3781191T2 (de) 1986-04-10 1987-04-10 Verfahren zur herstellung einer integrierten schaltungshalbleiteranordnung unter verwendung eines lithographieschrittes.

Country Status (4)

Country Link
US (1) US4806457A (de)
EP (1) EP0242744B1 (de)
JP (1) JPS6366934A (de)
DE (1) DE3781191T2 (de)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2536934Y2 (ja) * 1989-07-04 1997-05-28 東レ株式会社 防風性の編地
JPH03155112A (ja) * 1989-11-13 1991-07-03 Nikon Corp 露光条件測定方法
JPH0444307A (ja) * 1990-06-12 1992-02-14 Nec Corp 半導体装置の製造方法
US5044750A (en) * 1990-08-13 1991-09-03 National Semiconductor Corporation Method for checking lithography critical dimensions
EP0477957A1 (de) * 1990-09-28 1992-04-01 Nec Corporation Verfahren zum Herstellen von integrierten Halbleiterschaltkreisen mit mehreren lithographischen Prozessschritten und Teststrukturen
US5370923A (en) * 1993-02-26 1994-12-06 Advanced Micro Devices, Inc. Photolithography test structure
JP2658841B2 (ja) * 1993-11-16 1997-09-30 日本電気株式会社 フォトレジストチェックパターン
US5953128A (en) * 1997-08-28 1999-09-14 International Business Machines Corporation Optically measurable serpentine edge tone reversed targets
US8540493B2 (en) 2003-12-08 2013-09-24 Sta-Rite Industries, Llc Pump control system and method
US7874808B2 (en) 2004-08-26 2011-01-25 Pentair Water Pool And Spa, Inc. Variable speed pumping system and method
US7686589B2 (en) 2004-08-26 2010-03-30 Pentair Water Pool And Spa, Inc. Pumping system with power optimization
US7845913B2 (en) 2004-08-26 2010-12-07 Pentair Water Pool And Spa, Inc. Flow control
US8019479B2 (en) 2004-08-26 2011-09-13 Pentair Water Pool And Spa, Inc. Control algorithm of variable speed pumping system
US8043070B2 (en) 2004-08-26 2011-10-25 Pentair Water Pool And Spa, Inc. Speed control
US8602745B2 (en) 2004-08-26 2013-12-10 Pentair Water Pool And Spa, Inc. Anti-entrapment and anti-dead head function
US8480373B2 (en) 2004-08-26 2013-07-09 Pentair Water Pool And Spa, Inc. Filter loading
US8469675B2 (en) 2004-08-26 2013-06-25 Pentair Water Pool And Spa, Inc. Priming protection
US8579600B2 (en) 2008-03-28 2013-11-12 Sta-Rite Industries, Llc System and method for portable battery back-up sump pump
EP3418570B1 (de) 2008-10-06 2020-01-22 Pentair Water Pool and Spa, Inc. Verfahren für den betrieb eines sicherheitsvakuumablasssystems
US8564233B2 (en) 2009-06-09 2013-10-22 Sta-Rite Industries, Llc Safety system and method for pump and motor
US9556874B2 (en) 2009-06-09 2017-01-31 Pentair Flow Technologies, Llc Method of controlling a pump and motor
AU2011338297B2 (en) 2010-12-08 2016-10-13 Pentair Water Pool And Spa, Inc. Discharge vacuum relief valve for safety vacuum release system
US9638193B2 (en) 2012-10-25 2017-05-02 Pentair Flow Technologies, Llc Sump pump remote monitoring systems and methods
US9885360B2 (en) 2012-10-25 2018-02-06 Pentair Flow Technologies, Llc Battery backup sump pump systems and methods
US9383244B2 (en) 2012-10-25 2016-07-05 Pentair Flow Technologies, Llc Fluid level sensor systems and methods

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3998639A (en) * 1974-11-19 1976-12-21 Bell Telephone Laboratories, Incorporated Methods for determining feature-size accuracy of circuit patterns
US4200396A (en) * 1977-12-19 1980-04-29 Rca Corporation Optically testing the lateral dimensions of a pattern
US4330213A (en) * 1980-02-14 1982-05-18 Rca Corporation Optical line width measuring apparatus and method
JPS577933A (en) * 1980-06-19 1982-01-16 Nec Corp Manufacture of semiconductor device
JPS5741637A (en) * 1980-08-26 1982-03-08 Dainippon Printing Co Ltd Microstep tablet
US4408884A (en) * 1981-06-29 1983-10-11 Rca Corporation Optical measurements of fine line parameters in integrated circuit processes

Also Published As

Publication number Publication date
JPS6366934A (ja) 1988-03-25
DE3781191D1 (de) 1992-09-24
US4806457A (en) 1989-02-21
EP0242744B1 (de) 1992-08-19
EP0242744A2 (de) 1987-10-28
EP0242744A3 (en) 1989-09-27

Similar Documents

Publication Publication Date Title
DE3781191T2 (de) Verfahren zur herstellung einer integrierten schaltungshalbleiteranordnung unter verwendung eines lithographieschrittes.
DE68929150T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE69023976T2 (de) Verfahren zur Herstellung eines Halbleiterbauelementes mit einem T-Gate.
DE102015200107B4 (de) Verfahren zum Strukturieren von linienartigen Merkmalen unter Verwendung eines Multistrukturierungsprozesses, der die Verwendung engerer Kontakteinschlußabstandsregeln ermöglicht
DE19525745B4 (de) Verfahren zur Bildung eines Abdeckungsmusters
DE69706910T2 (de) Herstellungsverfahren einer T-förmigen Gate-Elektrode in einem Halbleiterbauelement, und die T-förmige Gate-Elektrode
DE2857725A1 (de) Verfahren zur herstellung einer duennfilmspule
DE19503985B4 (de) Verfahren zur Bildung eines Fotolackmusters für eine Halbleitervorrichtung
DE68910015T2 (de) Struktur mit detailliertem Muster und Herstellungsverfahren.
DE68914572T2 (de) Verfahren zum Herstellen von Halbleitervorrichtungen.
DE68917003T2 (de) Verfahren zur Herstellung von Halbleiterbauelementen, die gegen Musterverunreinigungen geschützt sind.
DE69224423T2 (de) Leitfähige Muster-Schichtstruktur und Verfahren zur Herstellung der leitfähigen Muster-Schichtstruktur
DE19931886B4 (de) Halbleiterwafer und Halbleiterbauelement
DE2931825C3 (de) Magnetblasen-Speichervorrichtung
DE2743299A1 (de) Ladungskopplungsanordnung
DE69615642T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2532048A1 (de) Verfahren zum herstellen eines mit oeffnungen versehenen werkstuecks
DE4447264B4 (de) Verfahren zur Herstellung einer Halbton-Phasenverschiebungsmaske
DE19725830B4 (de) Photomaske mit Halbton-Phasenverschiebungsmaterial und einem Chrommuster auf einem transparenten Substrat
DE3337300A1 (de) Verfahren zum herstellen integrierter halbleiterschaltkreise
DE10015698C1 (de) Halbleitereinrichtung, Photomaske und Verfahren der Überdeckungsgenauigkeit
DE69125653T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung einschliesslich eines Herstellungsschrittes für ein Muster eines Fotoresistfilms
DE19503393C2 (de) Halbton-Phasenschiebermaske und Verfahren zur Herstellung derselben
DE2642634A1 (de) Verfahren zum justieren von belichtungsmasken relativ zu einer substratscheibe
DE19512245C2 (de) Photomaske zum Messen der Auflösung von Belichtungseinrichtungen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: NEC ELECTRONICS CORP., KAWASAKI, KANAGAWA, JP