DE3780915T2 - Biegsamer film-chiptraeger mit entkopplungskondensatoren. - Google Patents

Biegsamer film-chiptraeger mit entkopplungskondensatoren.

Info

Publication number
DE3780915T2
DE3780915T2 DE19873780915 DE3780915T DE3780915T2 DE 3780915 T2 DE3780915 T2 DE 3780915T2 DE 19873780915 DE19873780915 DE 19873780915 DE 3780915 T DE3780915 T DE 3780915T DE 3780915 T2 DE3780915 T2 DE 3780915T2
Authority
DE
Germany
Prior art keywords
semiconductor chip
layer structure
ceramic card
cavity
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19873780915
Other languages
English (en)
Other versions
DE3780915D1 (de
Inventor
Vincent Joseph Black
Ronald Stephen Charsky
Leonard Theodore Olson
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Application granted granted Critical
Publication of DE3780915D1 publication Critical patent/DE3780915D1/de
Publication of DE3780915T2 publication Critical patent/DE3780915T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

  • 1. Diese Erfindung bezieht sich auf Halbleiterchip-Gehäuse für integrierte Schaltungen, insbesondere auf Halbleiter-Chipträger der ersten Elektronikebene mit Hochfrequenz-Entkopplungskondensatoren als Gehäusebestandteil.
  • 2. Da höchstintegrierte (LSI = Large Scale Integrated) Schaltkreise zu mehr Komplexität tendieren, gibt es die Forderung, mehr Ausgangstreiber in einer schnelleren Rate zu schalten, um dadurch die Leistungsfähigkeit zu erhöhen. Außerdem hat ein Anwachsen in der Nutzung von Parallel-Verarbeitungstechniken es notwendig gemacht, Halbleiter-Chipträger für die optimale Leistungsfähigkeit von LSI-Schaltungen zu entwerfen. Gleicherweise erfordern diese Techniken eine hohe Anzahl von Treiberschaltungen, um simultan bei schnellen Übertragungsgeschwindigkeiten und hohen Strömen schalten zu können. Die effektive Induktivität von Halbleiterchip und Gehäuse-Leistungsweg für diese aktiv schaltenden Schaltungen bezieht sich direkt auf den Wert des Leistungsverteilungs-Rauschens. Leistungswege, welche die Treiberschaltungen speisen, sind besonders rauschempfindlich in Bezug auf die effektive Induktivität für simultane Schaltaktivität. Verschiedene Techniken wurden im Stand der Technik genutzt, um den Schaltrauschpegel in Verbindung mit der Erhöhung und der Größe der Schaltrate zu minimieren.
  • Eine bekannte Technik für die Verringerung des Rauschpegels ist es, diskrete Kondensatoren als Entkopplungskondensator zwischen zugehörige Spannungsanschlüsse einzufügen. Im allgemeinen sind die diskreten Kondensatoren, die auf der Oberseite eines Trägers und in einem Abstand entfernt vom Halbleiterchip aufgebracht sind, elektrisch über eine Vielzahl von Versorgungsleitbahnen oder einen großen Versorgungsbus damit verbunden. Diese Technik der Positionierung der diskreten Kondensatoren auf der Oberseite eines Trägers verringert die Verdrahtbarkeit auf der Oberseite. Außerdem stellen die Versorgungsleitungen typischerweise lange Induktionswege dar, welche in Erwiderung auf das Ansteigen des Stromflusses darin, die Entwicklung von Spannungsabfällen dort entlang ermöglichen. Die Spannungsabfälle werden als ungewolltes Leistungsverteilungs-Rauschen angesehen. Eine Technik zur Minimierung der Induktionswege ist es, die diskreten Kondensatoren so dicht wie möglich an den Halbleiterchip heranzubewegen. Jedoch in Hinsicht sowohl auf das Layout der Versorgungsleitbahnen auf der Oberseite, die mit dem Halbleiterchip verbunden sind, als auch der physikalischen Dimensionen des diskreten Kondensators, resultiert diese Technik nicht in einer substantiellen Reduzierung des Induktionsweges und des damit verbundenen Rauschens.
  • In Ref. D1, Patentauszug aus Japan Vol. 10 Nr. 184 (4-145) (224b), 27.06.1986, JP-A-6130067, ist ein Hybrid-Modul offengelegt, welches die Kombination einer Vielzahl von HL-Chips und passiver Komponenten, z. B. einen Kondensator, enthält, wobei die HL-Chips und die passiven Komponenten auf entgegengesetzte Seiten eines isolierenden Substrates, das auf einem Trägerstreifen aufgebracht ist, aufgebracht sind. Folglich existiert ein Bedarf für eine Technik, die das mit dem Anwachsen der Rate, mit der der Strom schaltet, verbundene Rauschen verringert, die Induktionswege minimiert und die Verdrahtbarkeit auf der Oberseite des mit dem Halbleiterchip verbundenen Trägers maximiert.
    • Aufgaben der Erfindung
  • Es ist deshalb eine Aufgabe der Erfindung, ein verbessertes Elektronikgehäuse für Halbleiterchips zu schaffen.
  • Eine weitere Aufgabe der Erfindung ist es, eine Technik für die direkte Verbindung von Entkopplungskondensatoren mit den Ein-/ Ausgangsleitungen des Halbleiterchips zu schaffen.
  • Es ist ferner eine weitere Aufgabe der Erfindung, die Verdrahtbarkeit eines mit dem Halbleiterchip verbundenen Trägers zu erhöhen.
    • Zusammenfassung der Erfindung
  • In Übereinstimmung mit diesen Aufgaben werden die Merkmale und Vorteile der Erfindung durch einen Elektronikgehäuseaufbau wie in Anspruch 1 beschrieben, erfüllt.
    • Kurzbeschreibung der Zeichnungen
  • Die vorangegangenen und weiteren Vorteile der Erfindung werden mit Bezug auf die Beschreibung der besten Betriebsweise und die Zeichnungen ausführlicher verstanden, wobei:
  • Fig. 1 eine Seitenansicht eines Elektronikgehäuses gemäß den Prinzipien dieser Erfindung zeigt;
  • Fig. 2 eine auseinandergezogene Schnittdarstellung eines Halbleiterchips zeigt, der auf einen flexiblen Träger aufgebracht ist, welcher gemäß den Prinzipien dieser Erfindung einen daran gekoppelten Kondensator besitzt; und
  • Fig. 3 eine wechselweise Zusammenfassung des Elektronikgehäuses zu einer Baueinheit gemäß den Prinzipien dieser Erfindung zeigt.
    • Beschreibung der bevorzugten Ausführung der Erfindung
  • Bezugnehmend auf Fig. 1 wird eine Seitenansicht eines Elektronikgehäuses 10 dargestellt. Das Gehäuse 10 schließt eine Keramikkarte 12 mit einer Vielzahl darin ausgebildeter Hohlräume 14 ein. Die Vielzahl von Öffnungen 16 sind so durch die Keramikkarte 12 ausgebildet, daß eine ausgewählte Öffnung mit einem ausgewählten Hohlraum 14 kommuniziert. Ein Metallstumpf 18, welcher innerhalb jeder der Vielzahl der Öffnungen 16 positioniert ist, fördert die Wärmeleitfähigkeit des betreffenden Hohlraumes 14. Eine Vielzahl von Leitbahnen 20, die auf einer ersten Oberfläche 22 der Keramikkarte 12 ausgebildet sind, dienen als Signal- und Versorgungsleitungen.
  • Fig. 2 zeigt eine Explosions-Schnittdarstellung des Elektronikgehäuses 10. Bezugnehmend auf Fig. 1 und Fig. 2 ist zumindest ein Halbleiterchip 24 auf eine erste Hauptfläche einer Dünnschicht-Struktur wie eine flexible Schichtträger-Schicht 26 aufgebracht. Der flexible Schichtträger 26 schließt eine Polyimidschicht 28 und eine auf einer ersten Hauptoberfläche der Polyimidschicht ausgebildete Metallschicht 30 ein. Die Metallschicht 30 wurde zur Ausbildung einer Vielzahl von Signal- und Versorgungsleitungen erzeugt. Dem Halbleiterchip 24 zugehörige Ein/Ausgangskontakte sind mit ausgewählten Signal- und Versorgungsleitungen durch eine Vielzahl von Lötverbindungen 32 verbunden. Eine Vielzahl von diskreten Kondensatoren 34 ist auf einer zweiten Hauptoberfläche des flexiblen Schichtträgers 26 aufgebracht. Die Kondensatoren 34 sind mit einem ausgewählten Ein-/Ausgangskontakt des Halbleiterchips 24 über eine Vielzahl von Lötverbindungen und in der Polyimidschicht 28 ausgebildete Durchgänge 38 gekoppelt. Außerdem sind die diskreten Kondensatoren so befestigt, daß ein erster Anschluß eines ausgewählten Kondensators mit einem ersten Potential und ein zweiter Anschluß des Kondensators mit einem zweiten Potential verbunden ist.
  • Der flexible Schichtträger 26 ist folglich auf die Keramikkarte 12 aufgebracht, so daß (1) die Signal- und Versorgungsbahnen, die auf den flexiblen Träger aufgebracht sind, mit den auf der Keramikkarte aufgebrachten Leitbahnen 20 verbunden sind, um die Ein-/Ausgangskontakte mit der Keramikkarte zu verbinden und (2) der Halbleiterchip 24 innerhalb eines ausgewählten Hohlraumes 14 befestigt ist und mit dem Metallstumpf 18 kommuniziert. Der Halbleiterchip 24 kann haftend an eine obere Wandung 39 eines ausgewählten Hohlraumes 14 gesichert werden. Außerdem kann eine Wärmesenke (nicht dargestellt) an die Metallstümpfe 18 gekoppelt werden, um die Wärmeableitung vom betreffenden Halbleiterchip 24 zu erleichtern.
  • Bezugnehmend auf Fig. 3 wird eine Seitenansicht einer alternativen Ausführung des Elektronikgehäuses 40 dargestellt. Das Gehäuse 40 enthält eine Keramikkarte 42, die eine Vielzahl darin ausgebildeter Hohlräume 44 besitzt. Eine Vielzahl von Öffnungen 46 ist durch die Keramikkarte 42 so ausgebildet, daß eine ausgewählte Öffnung mit einem ausgewählten Hohlraum 44 kommuniziert. Ein Metallstumpf 48, welcher innerhalb jeder der Vielzahl von Öffnungen 46 positioniert ist, verbessert die Wärmeableitung weg vom betreffenden der Hohlräume 44. Eine Vielzahl von auf einer ersten Oberfläche 52 der Keramikkarte 42 ausgebildeten Leitbahnen 50 dienen als Signal- und Versorgungsleitungen.
  • Zumindest ein Halbleiterchip 54 ist auf eine erste Oberfläche einer Dünnschichtstruktur wie ein flexibler Schichtträger 56 aufgebracht. Der flexible Schichtträger 56 schließt eine Polyimidschicht 58, eine erste Schicht aus Metall 60, die auf einer ersten Hauptfläche der Polyimidschicht ausgebildet ist, und eine zweite Schicht aus Metall 62, die auf einer zweiten Hauptfläche der Polyimidschicht ausgebildet ist, ein. Die erste Schicht aus Metall ist bearbeitet, um eine Vielzahl von Signalbahnen zu bilden. Die zweite Schicht aus Metall 62 ist bearbeitet, um eine Versorgungs/Masse-Ebene zu bilden, die gleichfalls als Bezugsebene für die Signalleitungen, die in der ersten Schicht aus Metall 60 ausgebildet sind, dient. Die dem Halbleiterchip 54 zugehörigen Ein-/Ausgangskontakte sind mit ausgewählten Signalleitungen über eine Vielzahl von Lötverbindungen 64 verbunden. Die Vielzahl diskreter Kondensatoren 66 sind so aufgebracht und elektrisch mit der zweiten Schicht aus Metall 62 über eine Vielzahl von Lötverbindungen 68 verbunden, daß ein erster Anschluß eines ausgewählten Kondensators mit einem ersten Potential verbunden ist, während der zweite Anschluß des Kondensators mit einem zweiten Potential verbunden ist. Zusätzlich sind die diskreten Kondensatoren 66 mit einem ausgewählten der Ein-/Ausgangskontakte des Halbleiterchips 64 über in der Polyimidschicht 58 ausgebildete Durchgänge und der ersten Schicht aus Metall 60 verbunden. Die Ein-/Ausgangskontakte sind ebenfalls in ähnlicher Weise mit der Versorgung/Masse-Ebene verbunden, um Versorgungs- und Massesignale zum Halbleiterchip 54 bereitzustellen.
  • Der flexible Filmträger 56 ist dann so auf die Keramikkarte 42 aufgebracht, daß (1) die Signalleitungen, die in der ersten Schicht aus Metall 60 auf dem flexiblen Träger ausgebildet sind, mit den auf der Keramikkarte ausgebildeten Leiterbahnen 50 verbunden sind, um die Ein-/Ausgangskontakte mit der Keramikplatte zu verbinden und (2) ein Halbleiterchip 54 innerhalb eines ausgewählten Hohlraumes 44 positioniert ist und mit dem ausgewählten Metallstumpf 48 kommuniziert. Der Halbleiterchip 54 kann haftend an einer oberen Wandung 69 eines ausgewählten Hohlraumes 44 gesichert werden. Außerdem kann eine Wärmesenke (nicht dargestellt) an die Metallstümpfe 48 gekoppelt werden, um die Wärmeableitung von dem betreffenden Halbleiterchip 54 zu erleichtern.
  • Zusammenfassend enthalten die flexiblen Filmträger 26 und 56 zumindest einen Halbleiterchip 24 beziehungsweise 54, der auf einer Seite davon aufgebracht ist und die Entkopplungskondensatoren 34 beziehungsweise 66, die auf einer davon entgegengesetzten Seite aufgebracht sind. Die flexiblen Träger 26 und 56 sind auf die entsprechendem Keramikkarten 12 und 42 so aufgebracht, daß (1) ein Halbleiterchip 24 und 54 mit jeder der Vielzahl Hohlräume 14 beziehungsweise 44 positioniert ist und (2) auf dem flexiblen Träger ausgebildete Signal- und Versorgungsleitungen mit den auf der Keramikkarte 12 und 14 ausgebildeten Leitbahnen 20 beziehungsweise 50 verbunden sind. Die Aufbringung der Entkopplungskondensatoren 34 und 66 in dieser Art plaziert die Kondensatoren extrem dicht an die mit dem betreffenden Halbleiterchip 24 und 56 verbundenen Ein-/Ausgangskontakte, was die Induktionswege minimiert und das elektrische Schaltrauschen durch eine Vielzahl von Ausgangschiptreibern (OCDs = off-chip drivers) verringert. Außerdem erleichtert diese Verringerung im elektrischen Schaltrauschen eine Vergrößerung der Anzahl der OCDs, welche simultan bei relativ schnellen Übertragungsraten und hohen Strömen geschaltet werden können.

Claims (4)

1. Elektronikgehäuseaufbau, der folgendes aufweist:
eine Keramikkarte (12) mit zumindest einem Hohlraum (14) in derselben, um einen Halbleiterchip aufzunehmen, und mit einer Schaltung (20) für eine elektrische Verbindung mit dem Halbleiterchip und
eine dünne, mit Schaltungen versehen Schichtstruktur (26), die aus einem Polyimidschicht-Chipträger (28) besteht, der mit Durchgängen (38) versehen ist, die zumindest ein Metallmuster (30) auf einer Seite tragen,
zumindest einen Halbleiterchip (24), der auf der einen Seite der Schichtstruktur aufgebracht ist, wobei die Eingang/Ausgang-Kontakte (32) des Chips mit dem Metallmuster (30) elektrisch verbunden sind,
zumindest einen Entkopplungskondensator (34), der auf der gegenüberliegenden Seite der Schichtstruktur aufgebracht ist und mit den Eingang/Ausgangs-Kontakten (32) des Halbleiterchips (24) über die Durchgänge (39) elektrisch verbunden ist, wobei die Schichtstruktur auf der Keramikkarte so aufgebracht ist, daß der Halbleiterchip in dem Hohlraum angeordnet ist und das Metallmuster (30) der Schichtstruktur (26) mit der Schaltung (20) der Keramikkarte verbunden ist.
2. Elektronikgehäuseaufbau nach Anspruch 1, der ferner ein Mittel zum Kühlen dieses Halbleiterchips aufweist.
3. Elektronikgehäuseaufbau nach Anspruch 2, bei welchem das Kühlmittel folgendes aufweist: eine Öffnung (16), die durch die Keramikkarte ausgebildet ist, die mit dem Hohlraum derselben kommuniziert und
einen Metallstumpf (18), der in Kontakt mit dem Halbleiterchip (24) in die Öffnung eingesetzt ist, um Wärme aus demselben fortzuleiten.
4. Elektronikgehäuseaufbau nach einem der Ansprüche 1 bis 3, bei welchem die dünne, mit Schaltungen versehene Schichtstruktur flexibel ist und eine Mehrzahl von an einer ersten Oberfläche ausgebildeten Signalleitungen und an eine an einer zweiten Oberfläche ausgebildete Versorgung/Masse-Ebene aufweist und
bei welchem der Entkopplungskondensator an der Versorgung/Masse- Ebene aufgebracht ist und mit ausgewählten Eingang/Ausgang-Kontakten des Halbleiterchips elektrisch verbunden ist.
DE19873780915 1986-11-18 1987-11-17 Biegsamer film-chiptraeger mit entkopplungskondensatoren. Expired - Fee Related DE3780915T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US93181386A 1986-11-18 1986-11-18

Publications (2)

Publication Number Publication Date
DE3780915D1 DE3780915D1 (de) 1992-09-10
DE3780915T2 true DE3780915T2 (de) 1993-03-11

Family

ID=25461394

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19873780915 Expired - Fee Related DE3780915T2 (de) 1986-11-18 1987-11-17 Biegsamer film-chiptraeger mit entkopplungskondensatoren.

Country Status (3)

Country Link
EP (1) EP0268260B1 (de)
JP (1) JPS63131561A (de)
DE (1) DE3780915T2 (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0749804Y2 (ja) * 1988-08-11 1995-11-13 富士通株式会社 半導体装置
EP0370743A1 (de) * 1988-11-21 1990-05-30 Honeywell Inc. Zusammenbau eines Leiterrahmens mit einem Entkupplungsfilter
EP0370738A1 (de) * 1988-11-21 1990-05-30 Honeywell Inc. Leiterramen mit Lötpodesten
US5099306A (en) * 1988-11-21 1992-03-24 Honeywell Inc. Stacked tab leadframe assembly
CA1315021C (en) * 1988-11-21 1993-03-23 Francis J. Belcourt Stacked leadframe assembly
US5066614A (en) * 1988-11-21 1991-11-19 Honeywell Inc. Method of manufacturing a leadframe having conductive elements preformed with solder bumps
US5161729A (en) * 1988-11-21 1992-11-10 Honeywell Inc. Package to semiconductor chip active interconnect site method
EP0381849A1 (de) * 1989-02-07 1990-08-16 Asea Brown Boveri Ag Schnelle Leistungshalbleiterschaltung
DE69010546T2 (de) * 1989-04-17 1995-02-09 Matsushita Electric Ind Co Ltd Hochfrequenz-Halbleiteranordnung.
JPH0777258B2 (ja) * 1990-03-16 1995-08-16 株式会社東芝 半導体装置
US5057907A (en) * 1990-06-11 1991-10-15 National Semiconductor Corp. Method and structure for forming vertical semiconductor interconnection
US5041903A (en) * 1990-06-11 1991-08-20 National Semiconductor Corp. Vertical semiconductor interconnection method and structure
US5210451A (en) * 1990-06-25 1993-05-11 Asea Brown Boveri Ltd. Power semiconductor circuit
ATE105458T1 (de) * 1990-08-03 1994-05-15 Siemens Nixdorf Inf Syst Einbausystem fuer elektrische funktionseinheiten insbesondere fuer die datentechnik.
SE470415B (sv) * 1992-07-06 1994-02-14 Ericsson Telefon Ab L M Kondensator med hög kapacitans i ett integrerat funktionsblock eller en integrerad krets, förfarande för framställning av kondensatorn och användning av kondensatorn som en integrerad avkopplingskondensator
JP3288840B2 (ja) * 1994-02-28 2002-06-04 三菱電機株式会社 半導体装置およびその製造方法
US5905639A (en) * 1997-09-29 1999-05-18 Raytheon Company Three-dimensional component stacking using high density multichip interconnect decals and three-bond daisy-chained wedge bonds
JP2002314031A (ja) 2001-04-13 2002-10-25 Fujitsu Ltd マルチチップモジュール
US7030481B2 (en) * 2002-12-09 2006-04-18 Internation Business Machines Corporation High density chip carrier with integrated passive devices
DE102004014439A1 (de) * 2004-03-24 2005-07-07 Siemens Ag Schaltkreis-Anordnung und Schaltkreis-Vorrichtung
US8269330B1 (en) * 2011-04-22 2012-09-18 Cyntec Co., Ltd. MOSFET pair with stack capacitor and manufacturing method thereof
US11926123B2 (en) 2019-05-17 2024-03-12 Mucell Extrusion, Llc Multi-layer polymer foam film for packaging applications and the method of making the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5251879A (en) * 1975-10-24 1977-04-26 Hitachi Ltd Semiconductor integrated circuit
JPS5487173A (en) * 1977-12-23 1979-07-11 Hitachi Ltd Semiconductor device
DE8122540U1 (de) * 1981-07-31 1983-01-13 Philips Patentverwaltung Gmbh, 2000 Hamburg "informationskarte mit integriertem baustein"
FR2511544A1 (fr) * 1981-08-14 1983-02-18 Dassault Electronique Module electronique pour carte de transactions automatiques et carte equipee d'un tel module
JPS6066843A (ja) * 1983-09-22 1985-04-17 Hitachi Ltd 集積回路パツケ−ジ
JPS6133258A (ja) * 1984-07-25 1986-02-17 Matsushita Electric Ind Co Ltd 噴霧装置
JPS61111561A (ja) * 1984-10-05 1986-05-29 Fujitsu Ltd 半導体装置
JPS61134060A (ja) * 1984-12-04 1986-06-21 Nec Corp コンデンサ内蔵型半導体装置及びその製造方法

Also Published As

Publication number Publication date
JPH0477469B2 (de) 1992-12-08
JPS63131561A (ja) 1988-06-03
EP0268260B1 (de) 1992-08-05
EP0268260A1 (de) 1988-05-25
DE3780915D1 (de) 1992-09-10

Similar Documents

Publication Publication Date Title
DE3780915T2 (de) Biegsamer film-chiptraeger mit entkopplungskondensatoren.
DE3852291T2 (de) Automatische Bandmontagen-Packung für einen Halbleiterchip mit Entkupplung.
DE60123762T2 (de) Elektronikmodul mit trägermontierten ic-gehäusen in 3d-anordnung
DE68916784T2 (de) Integrierte Schaltungspackung.
EP0035093B1 (de) Anordnung zum Packen mehrerer schnellschaltender Halbleiterchips
DE19520700B4 (de) Halbleiterbausteinanordnung
US5475264A (en) Arrangement having multilevel wiring structure used for electronic component module
DE69319026T2 (de) Halbleiter-Leistungsmodul
DE68920944T2 (de) Packungsstrukturen für integrierte Mehrschichtschaltungen.
US4744008A (en) Flexible film chip carrier with decoupling capacitors
DE69529646T2 (de) Packung mit Lötballgitter für eine integrierte Schaltung
DE3885112T2 (de) Gehäuse einer integrierten Schaltung.
DE3026183C2 (de)
DE3853764T2 (de) Zwischenschaltungssystem für integrierte Halbleiterschaltungen.
EP1450404B1 (de) Anordnung in Druckkontaktierung mit einem Leistungshalbleitermodul
DE69318771T2 (de) Multichip-Modul und Verfahren zu seiner Herstellung
DE112007000183T5 (de) Hochleistungsmodul mit offener Rahmenbaugruppe
DE69216452T2 (de) Halbleiteranordnung mit elektromagnetischer Abschirmung
DE69524724T2 (de) Elektronische schaltungspackung
EP0750352A2 (de) Halbleiter-Bauelement-Konfiguration
EP0935818B1 (de) Elektronisches steuergerät
EP0855090A1 (de) Multichipmodul
DE112005002373T5 (de) Geteilter Dünnschichtkondensator für mehrere Spannungen
DE10102440C1 (de) Schaltungsanordnung zum Entstören von integrierten Schaltkreisen
US5731960A (en) Low inductance decoupling capacitor arrangement

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee