DE3780407T2 - Verfahren zur uebertragung von polyimidzapfen. - Google Patents
Verfahren zur uebertragung von polyimidzapfen.Info
- Publication number
- DE3780407T2 DE3780407T2 DE8787113463T DE3780407T DE3780407T2 DE 3780407 T2 DE3780407 T2 DE 3780407T2 DE 8787113463 T DE8787113463 T DE 8787113463T DE 3780407 T DE3780407 T DE 3780407T DE 3780407 T2 DE3780407 T2 DE 3780407T2
- Authority
- DE
- Germany
- Prior art keywords
- insulating layer
- layer
- substrate
- studs
- vias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H10P14/69215—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H10D64/0111—
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US92762386A | 1986-11-06 | 1986-11-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3780407D1 DE3780407D1 (de) | 1992-08-20 |
| DE3780407T2 true DE3780407T2 (de) | 1993-03-04 |
Family
ID=25455013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE8787113463T Expired - Fee Related DE3780407T2 (de) | 1986-11-06 | 1987-09-15 | Verfahren zur uebertragung von polyimidzapfen. |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0266522B1 (en:Method) |
| JP (1) | JPS63124446A (en:Method) |
| DE (1) | DE3780407T2 (en:Method) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0748502B2 (ja) * | 1988-05-13 | 1995-05-24 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JP2000294545A (ja) * | 1999-04-09 | 2000-10-20 | Nec Corp | 半導体装置及びその製造方法 |
| JP3944199B2 (ja) | 2003-10-16 | 2007-07-11 | ファナック株式会社 | テレスコピックカバー |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2419586A1 (fr) * | 1978-03-08 | 1979-10-05 | Thomson Csf | Circuit integre et son procede de fabrication |
| US4353159A (en) * | 1981-05-11 | 1982-10-12 | Rca Corporation | Method of forming self-aligned contact in semiconductor devices |
| US4640738A (en) * | 1984-06-22 | 1987-02-03 | International Business Machines Corporation | Semiconductor contact protection |
| US4541168A (en) * | 1984-10-29 | 1985-09-17 | International Business Machines Corporation | Method for making metal contact studs between first level metal and regions of a semiconductor device compatible with polyimide-filled deep trench isolation schemes |
| JPS61242044A (ja) * | 1985-04-19 | 1986-10-28 | Matsushita Electronics Corp | 半導体装置の製造方法 |
-
1987
- 1987-08-20 JP JP62205346A patent/JPS63124446A/ja active Granted
- 1987-09-15 EP EP87113463A patent/EP0266522B1/en not_active Expired - Lifetime
- 1987-09-15 DE DE8787113463T patent/DE3780407T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0583177B2 (en:Method) | 1993-11-25 |
| EP0266522A3 (en) | 1988-10-05 |
| JPS63124446A (ja) | 1988-05-27 |
| DE3780407D1 (de) | 1992-08-20 |
| EP0266522A2 (en) | 1988-05-11 |
| EP0266522B1 (en) | 1992-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3834241C2 (de) | Halbleitereinrichtung und Verfahren zum Herstellen einer Halbleitereinrichtung | |
| DE69425636T2 (de) | Planarisierungstechnik für eine integrierte Schaltung | |
| DE69222586T2 (de) | Mehrlagige Verbindungsstruktur für eine Halbleiter- vorrichtung und Verfahren zu ihrer Herstellung | |
| DE3685906T2 (de) | Hochtemperatur abhebeverfahren ohne zwischenschicht fuer eine strukturierte zwischenverbindungsschicht. | |
| DE102016100766B4 (de) | Strukturierung von durchkontaktierungen durch mehrfachfotolithografie und mehrfachätzung | |
| DE68923305T2 (de) | Elektrische Leitungen für elektronische Bauelemente. | |
| DE69930839T2 (de) | Herstellungsmethode für eine elekttronische anordnung mit organischen schichten | |
| DE69025886T2 (de) | Verfahren zum teilweisen Anfüllen von Kontakten oder Durchführungen verschiedener Tiefe | |
| DE3689371T2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung einschliesslich der Formierung einer vielschichtigen Interkonnektionsschicht. | |
| DE2832740C2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung mit einer Mehrebenenverdrahtung | |
| DE69015564T2 (de) | Vollverdiefte verbindungsstruktur mit titanium/wolfram und selektivem cvd-wolfram. | |
| DE2723944A1 (de) | Anordnung aus einer strukturierten schicht und einem muster festgelegter dicke und verfahren zu ihrer herstellung | |
| DE19626039C2 (de) | Verfahren zum Herstellen einer Metalleitung | |
| DE2636971A1 (de) | Verfahren zum herstellen einer isolierenden schicht mit ebener oberflaeche auf einem substrat | |
| DE69404593T2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung, die einen Halbleiterkörper mit Feldisolierungszonen aus mit Isolierstoff gefüllten Graben enthält | |
| DE69416808T2 (de) | Verfahren zur Herstellung einer mehrschichtigen Halbleitervorrichtung | |
| EP1118122B1 (de) | Integrierte schaltungsanordnung und verfahren zu deren herstellung | |
| CH693158A5 (de) | Verfahren zur Herstellung metallischer Mikrostrukturen. | |
| EP0855088B1 (de) | Verfahren zum erzeugen einer grabenisolation in einem substrat | |
| WO2001015219A2 (de) | Verfahren zur herstellung einer integrierten schaltung mit mindestens einer metallisierungsebene | |
| EP0013728B1 (de) | Verfahren zur Herstellung von elektrischen Verbindungen zwischen Leiterschichten in Halbleiterstrukturen | |
| DE3780407T2 (de) | Verfahren zur uebertragung von polyimidzapfen. | |
| DE3888511T2 (de) | Verfahren zum Herstellen von elektrischen Kontakten in integrierten Schaltungen. | |
| DE69018884T2 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung. | |
| EP0111181B1 (de) | Halbleiterbauelement mit Kontaktloch |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |