DE3685944T2 - Nichtgesaettigte stromhalbleiteranordnung mit zwei strompfaden. - Google Patents

Nichtgesaettigte stromhalbleiteranordnung mit zwei strompfaden.

Info

Publication number
DE3685944T2
DE3685944T2 DE8686308406T DE3685944T DE3685944T2 DE 3685944 T2 DE3685944 T2 DE 3685944T2 DE 8686308406 T DE8686308406 T DE 8686308406T DE 3685944 T DE3685944 T DE 3685944T DE 3685944 T2 DE3685944 T2 DE 3685944T2
Authority
DE
Germany
Prior art keywords
regions
semiconductor
current
potential
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE8686308406T
Other languages
English (en)
Other versions
DE3685944D1 (de
Inventor
Istvan Barsony
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Science and Technology Agency
Original Assignee
Research Development Corp of Japan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Research Development Corp of Japan filed Critical Research Development Corp of Japan
Publication of DE3685944D1 publication Critical patent/DE3685944D1/de
Application granted granted Critical
Publication of DE3685944T2 publication Critical patent/DE3685944T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/7722Field effect transistors using static field induced regions, e.g. SIT, PBT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/098Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being PN junction gate field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

  • Die Erfindung betrifft eine Halbleiteranordnung, die in der Lage ist, das Fließen eines Elektronenstroms und eines Löcherstroms in verschiedenen Richtungen zu ermöglichen.
  • Bisher wurden verschiedene Halbleiteranordnungen vorgeschlagen. Dabei gibt es solche, die eindimensionale Strukturen besitzen, durch die ein Ausgangssignal gemäß einer Übertragungsfunktion f&sub1; (V&sub1;, V&sub2;,...) oder f&sub2; (I&sub1;, I&sub2;,...) geliefert wird, wobei V&sub1;, V&sub2;...Eingangsspannungen und I&sub1;, I&sub2;,... Eingangsströme sind, wie z. B. bipolare Übergangszonen-Transistoren, Feldeffekttransistoren, Thyristoren usw. Es gibt auch Halbleiteranordnungen mit zweidimensionalen Strukturen, bei denen eine Potentialschwelle ψ (V&sub1;, V&sub2;) in Antwort auf Eingangsspannungen (V&sub1;, V&sub2;) ausgebildet und ein Ausgangssignal gemäß einer Übertragungsfunktion f&sub3; (ψ) in Übereinstimmung mit der Potentialschwelle ψ geliefert wird. Hier wird das Wort "zweidimensional" verwendet, um die positive Rolle der Gate- und Drain-Spannungen für die elektrostatische Steuerung einer Potentialschwelle (Sattelpunkt) im Strompfad durch verschiedene Richtungen zu beschreiben.
  • Aus GB-A-2 000 908 ist eine Halbleiteranordnung bekannt, die einen Hauptkörper aus Halbleitermaterial und zwei Paare von Steuer-Halbleiterbereichen besitzt, wobei eines der Paare von einem ersten Leitfähigkeitstyp und das andere von einem zweiten Leitfähigkeitstyp ist, und die eingebauten Potentiale dieser Bereiche in dem Hauptkörper eine Potentialschwelle induzieren.
  • Herkömmliche Halbleiteranordnungen besitzen üblicherweise eine Übertragungsfunktion unabhängig davon, ob sie eine eindimensionale oder eine zweidimensionale Struktur besitzen. Eine Halbleiteranordnung, die nur eine Übertragungsfunktion besitzt, hat ihre speziellen Vor- und Nachteile. Es besteht ein Bedarf für eine neue Halbleiteranordnung, die frei von den Einschränkungen der herkömmlichen Halbleiteranordnungen ist. Beispielsweise besitzen die herkömmlichen Halbleiteranordnungen bestimmte strukturelle Einschränkungen hinsichtlich der Erhöhung der Packungsdichte, und es besteht ein Bedarf für eine neue Anordnung, die eine völlig neue Struktur besitzt, die die Einschränkungen hinsichtlich der Packungsdichte durchbrechen kann.
  • Die vorliegende Erfindung, wie sie in den beigefügten Ansprüchen definiert ist, soll diese Nachteile der dem Stand der Technik entsprechenden Halbleiteranordnungen überwinden. Sie löst das Problem, wie eine Halbleiteranordnung auszubilden ist, die in der Lage ist, zwei verschiedene Ausgangssignale zu erzeugen, die durch zwei Übertragungsfunktionen definiert sind; Dies geschieht dadurch, daß eine Anordnung angegeben wird, bei der zwei gesteuerte Durchgriffs-Strompfade ausgebildet werden, von denen jeder sich durch die Potentialschwelle zwischen einem entsprechenden Paar von Steuerbereichen erstreckt und die Strompfade einen Pfad umschließen, der das Fließen von Majoritätsträgern eines ersten Leitfähigkeitstyps erlaubt, sowie einen Pfad, der das Fließen von Majoritätsträgern eines zweiten Leitfähigkeitstyps erlaubt, wobei der Stromfluß in jedem der Pfade durch die Potentialschwelle gesteuert wird und die Höhe der Schwelle durch Eingangsspannungen steuerbar ist, die an die Halbleiterbereiche angelegt werden.
  • Ausführungsformen der Erfindung werden nun beispielsweise unter Bezugnahme auf die Zeichnung beschrieben; in dieser zeigt:
  • Fig. 1 eine Elektrodenkonfiguration einer Halbleiteranordnung gemäß einer Ausführungsform der vorliegenden Erfindung,
  • Fig. 2A und 2B Energieband-Diagramme in der Halbleiteranordnung aus Fig. 1 längs der in Fig. 1 gezeigten Linien A-A' bzw. B-B',
  • Fig. 3 in schematischer Weise eine Potentialverteilung für Löcher und Elektronen in der Halbleiteranordnung aus Fig. 1,
  • Fig. 4A und 4B Energieband-Diagramme in der Halbleiteranordnung aus Fig. 1, wenn ein Paar von p-Typ- oder n-Typ-Bereichen miteinander verbunden ist,
  • Fig. 5A und 5B Energieband-Diagramme in der Halbleiteranordnung aus Fig. 1, wenn ein p-Typ-Bereich und ein n-Typ-Bereich geerdet sind,
  • Fig. 6A und 6B in perspektivischer Ansicht Halbleiteranordnungen mit Polarkoordinaten-Struktur gemäß Ausführungsformen der vorliegenden Erfindung, wobei Fig. 6A eine Planarstruktur und Fig. 6B eine weggeschnittene Struktur wiedergibt,
  • Fig. 7A und 7B in perspektivischer Ansicht Halbleiteranordnungen mit einer kartesischen Koordinatenstruktur gemäß Ausführungsformen der vorliegenden Erfindung, wobei Fig. 7A eine Planarstruktur und Fig. 7B eine weggeschnittene Struktur zeigt, und
  • Fig. 8A und 8B Diagramme von Strom/Spannungs-(I-V)Kennlinien für eine Halbleiteranordnung aus Fig. 7A.
  • Zunächst wird das Konzept der vorliegenden Erfindung unter Bezugnahme auf eine vereinfachte Struktur der vorliegenden Erfindung beschrieben.
  • Fig. 1 zeigt einen Querschnitt durch eine Halbleiteranordnung in der xy-Ebene. In z-Richtung sind keine Strukturänderungen vorhanden. In einem Halbleiterkörper 10 mit Eigenleitung oder nahezu Eigenleitung i (oder Π oder ν sind ein Paar von n-Typ-Bereichen 11 und 12 und ein Paar von p-Typ-Bereichen 15, 16 so ausgebildet, daß sie eineinander gegenüberliegen. In der Figur ist die Richtung, die die n- Typ-Bereiche 11 und 12 miteinander verbindet, im wesentlichen senkrecht zu der Richtung, die die p-Typ-Bereiche 15 und 16 miteinander verbindet. Es sind zwei mögliche Strompfade gebildet: ein Löcher-Strompfad 15-10-16 und ein Elektronen- Strompfad 11-10-12. Beide Strompfade verwenden den im wesentlichen eigenleitenden Bereich 10 als einen aktiven Bereich, um den Stromfluß zu steuern.
  • Fig. 2A zeigt ein Energieband-Diagramm in der Halbleiteranordnung aus Fig. 1 längs der Linie A-A' in Fig. 1, die auch als x-Achse bezeichnet ist. In der Fig. bezeichnet das Symbol Ec die untere Grenze des Leitungsbandes, Ei das Eigenleitungs- oder Lücken-Mittenniveau, EF das Fermi- Niveau, und EV den oberen Rand des Valenz-Bandes. Es wird angenommen, daß an die Anordnung keine Vorspannung angelegt ist und daß sie sich in einem thermischen Gleichgewichtszustand befindet. Die Nähe des Valenz-Bandes zum Fermi-Niveau an beiden Seiten zeigt an, daß es sich bei diesen Bereichen um p-Typ-Bereiche handelt. Die obere Grenze des Valenz-Bandes, d. h. das EV-Niveau bildet im Mittelteil, der dem Mittelteil des i-Bereiches 10 entspricht, einen nach unten gehenden Höcker. Dieser Höcker stellt eine Potentialschwelle für die positiven Löcher im Valenz- Band dar. Es sei darauf hingewiesen, daß das EV-Niveau weiter erniedrigt wird, wenn es sich von der Linie A-A' entfernt, wie dies in Verbindung mit Fig. 2B beschrieben wird.
  • Fig. 2B zeigt das Energieband-Diagramm in der Anordnung aus Fig. 1 längs der Linie B-B', die auch als y-Achse bezeichnet wird. Die Nähe des Fermi-Niveaus EF zur Untergrenze des Leitfähigkeitsbandes Ec an beiden Seiten zeigt an, daß diese Bereiche vom n-Typ sind. Der nach oben gerichtete Höcker im Ec-Niveau im Mittelteil stellt eine Potentialschwelle für Elektronen dar. In ähnlicher Weise stellt der nach oben gerichtete Höcker im EV-Niveau eine Potentialmulde für positive Löcher dar. Es sei daran erinnert, daß das EV-Niveau in Fig. 2A im Mittelteil einen nach unten gerichteten Höcker besitzt. Somit zeigt der nach oben gerichtete Höcker im EV-Niveau in Fig. 2B, daß das Potentialniveau für Löcher eine Sattelpunkt-Struktur im Mittelteil bildet. In ähnlicher Weise bildet das Potentialniveau für Elektronen eine Sattelpunkt-Struktur im Mittelteil. Mit anderen Worten: Löcher im p-Typ-Bereich 15 können zu dem anderen p-Typ-Bereich 16 über eine Potentialschwelle im i-Typ-Bereich 10 übertragen werden, und Elektronen im n-Typ-Bereich 11 können in den anderen n-Typ-Bereich 12 über eine Potentialschwelle im i-Typ-Bereich 10 übertragen werden. D.h., in dem Halbleiterkörper wird ein Paar von zueinander im wesentlichen senkrechten Strompfaden gebildet.
  • Fig. 3 zeigt die Potentialverteilung in solchen Strompfaden in der Halbleiteranordnung aus Fig. 1. In der Figur wird angenommen, daß die p-Typ-Bereiche 15 und 16 in den Flächen 25 und 26 ausgebildet sind, daß die n-Typ-Bereiche 11 und 12 in den Flächen 21 und 22 vorgesehen sind, und daß die vertikale Richtung in der Figur das Potential für Elektronen darstellt.
  • Jetzt wird angenommen, daß an den p-Typ-Bereich 16 eine negative Vorspannung bezüglich des p-Typ-Bereiches 15 und an den n-Typ-Bereich 11 eine positive Vorspannung bezüglich des n-Typ-Bereiches 12 angelegt ist. Somit haben Löcher im p-Typ-Bereich 15 die Tendenz, sich in den p-Typ-Bereich 16 zu bewegen, und Elektronen im n-Typ-Bereich 12 haben die Tendenz, sich in den n-Typ-Bereich 11 zu bewegen.
  • Die Halbleiteranordnung gemäß dieser Erfindung arbeitet im wesentlichen in der Weise dreidimensional, daß eine einzige Potentialschwellen-Struktur sowohl auf die positiven Löcher als auch auf die Elektronen im Halbleiter einwirkt.
  • Wenn ein Kanal für einen Typ von Ladungsträgern abgeschnürt wird, so wächst ein Durchgriffsstrom im anderen Kanal für den anderen Typ von Ladungsträgern. Somit wird ein Paar von komplementären Informations-Ausgängen geschaffen.
  • Da die Löcher- und Elektronen-Ströme von einer Potentialschwelle gesteuert werden, die von der Bandlücke abhängig ist, hat jeder der beiden Ausgangsströme einen negativen Temperaturkoeffizienten. Jeder der komplementären Kanäle ermöglicht einen Stromfluß ähnlich einem Transistor mit statischer Induktion in Abhängigkeit von den jeweiligen Anschlußspannungen. Der Strom ist nämlich nicht gesättigt und es ergibt sich ein hoher Gegenwirkleitwert (transconductance).
  • Bei den konkreten Anordnungen ergeben sich Abweichungen vom Exponentialgesetz im Hochstrombereich aufgrund des Serien-Widerstands-Effektes. In diesem Zusammenhang sei auf die US-A-3,828,230 und die US-A-4,199,771 verwiesen, deren Inhalt in die vorliegende Beschreibung mit aufgenommen wird.
  • Diese Anordnung kann in der Weise betrieben werden, daß alle pn-Übergänge geerdet oder in Sperrichtung gepolt sind.
  • Es können zwei Strompfade ausgebildet werden; ein p-Kanal, um einen Stromfluß zu ermöglichen, der hauptsächlich von positiven Löchern gebildet wird, und ein n-Kanal, um einen Stromfluß zu ermöglichen, der hauptsächlich von Elektronen gebildet wird. Es kann ein gemeinsamer Schwellenbereich ausgebildet werden, den die beiden Kanäle durchdringen. Jede Polarität von Majoritätsträgern kann die Potentialschwelle durchfließen. Sobald die Ladungsträger die Potentialschwelle überwunden haben, fließen sie in einem Driftfeld.
  • Wie man der Fig. 3 entnimmt, können sich die Ströme in den beiden Kanälen am Sattelpunkt des Potentialprofils senkrecht kreuzen, das durch die Anordnungsparameter und die Vorspannungsbedingungen festgelegt ist. An diesem Kreuzungspunkt (genauer in dem Bereich, in dem sich die beiden Ströme kreuzen) kann ein Plasma mit Löchern und Elektronen erzeugt werden. Dieser Plasmabereich kann jedoch sehr schmal gemacht werden und es ist möglich, elektrische Driftfelder in der Nähe dieses Plasmabereiches auszubilden. Somit kann der Trägertransport vom Hochfeld-Typ und die Trägergeschwindigkeit sehr hoch sein (wobei Grenzen durch die Sättigungsgeschwindigkeit und Zusammenstöße in Abhängigkeit von der Gittertemperatur gegeben werden). Insgesamt kann die Rekombination von Ladungsträgern vernachlässigbar gemacht werden.
  • Die Fig. 4A und 4B, 5A und 5B zeigen Potentialverteilungen in der Anordnung aus Fig. 1. Es wird angenommen, daß die n-Typ-Bereiche 11 und 12 die jeweiligen Potentiale V&sub0; und V&sub2; und die p-Typ-Bereiche 15 und 16 die jeweiligen Potentiale V&sub1; und V&sub3; besitzen.
  • Die Fig. 4A und 4B zeigen die Fälle, in denen entweder ein Paar der n-Typ-Bereiche 11 oder 12 oder der p-Typ-Bereiche 15 und 16 am Massepotential geerdet sind (V&sub0; = V&sub2; = 0 oder V&sub1; = V&sub3; = 0).
  • Fig. 4A zeigt einen Fall, in dem die beiden p-Typ-Bereiche 15 und 16 geerdet sind oder auf dem gleichen Potential liegen (V&sub1; = V&sub3;). Hier fließt zwischen den Bereichen 15 und 16 kein Strom, da sie äquipotential sind. Es wird auch eine eingebaute (built-in) Spannung zwischen den p-Typ-Bereichen 15 und 16 und dem i-Typ-Bereich 10 erzeugt, die in der Weise wirkt, daß sie eine Potentialschwelle für positive Löcher in einem Mittelteil ausbildet. Ein Teil, in dem für positive Löcher eine Potentialschwelle ausgebildet wird, wirkt als Potentialmulde oder -tal für Elektronen. Somit hat auf einer Linie, die die p-Typ-Bereiche 15 und 16 verbindet, der Mittelteil das niederste Potentialniveau für Elektronen. In der Richtung, die die n-Typ-Bereiche 11 und 12 verbindet, hat das Potentialniveau für Elektronen den im unteren Teil von Fig. 4A gezeigten Verlauf. Während der n-Typ-Bereich 12 auf dem Potential V&sub0; gehalten wird, ist an den anderen n-Typ-Bereich 11 eine positivere Spannung V&sub2; angelegt, die so wirkt, daß sie die Höhe ψn der Potentialschwelle für Elektronen erniedrigt. Wenn Elektronen im n-Typ-Bereich 12 eine genügend große Energie gewinnen, um die Potentialschwelle ψn zu überwinden, können sie über die Potentialschwelle zu dem mehr positiv vorgespannten Bereich 11 gelangen. Hier sei daran erinnert, daß das Potentialniveau für Löcher höher wird, wenn es sich von der Mitte in der die Bereiche 15 und 16 verbindenden Richtung entfernt. Dies hat seinen Grund darin, daß die Potentialverteilung eine Sattelpunkt-Struktur bildet. Die Höhe der Potentialschwelle ψn ist durch die Vorspannungen V&sub1;(= V&sub3;) und V&sub2; bezüglich des Referenzpotentials V&sub0; steuerbar. Dies ist ähnlich einem mit statischer Induktion arbeitenden Transistor (SIT), siehe auch US-A-4,284,997, US-A-4,337,473, US-A-4,364,072, US-A-4,199,771, US-A-4,334,235, US-A-4,317,127, US-A-4,198,645, US-A-4,297,718 und US-A-3,828,230, deren Inhalt durch diese Bezugnahme in die vorliegende Beschreibung aufgenommen wird.
  • Fig. 4B zeigt einen Fall, bei dem die beiden n-Typ-Bereiche 11 und 12 auf demselben Potential V&sub0; = V&sub2; gehalten werden und an einen p-Typ-Bereich 16 ein negativeres Potential in Bezug auf den anderen p-Typ-Bereich 15 angelegt wird. Positive Löcher im p-Typ-Bereich 15 können in den anderen p-Typ-Bereich 16 gelangen, wenn sie genügend Energie aufnehmen, um die Potentialschwelle ψp zu überwinden.
  • Bei den in den Fig. 4A und 4B gezeigten Betriebsarten arbeitet die Halbleiteranordnung als n-Kanal- oder p-Kanal- SIT. Wenn die Vorspannungsbedingungen von denen der Fig. 4A in diejenigen der Fig. 4B geändert werden, ändert die Halbleiteranordnung ihre Arbeitsweise von einem n-Kanal-SIT zu der eines p-Kanal-SIT.
  • Fig. 5A und 5B zeigen die Fälle, in denen der eine der p-Typ-Bereiche 15 und 16 und der eine der n-Typ-Bereiche 11 und 12 jeweils geerdet oder auf einer konstanten Vorspannung gehalten wird, während der jeweils andere Bereich in veränderlicher Weise vorgespannt wird.
  • Fig. 5A zeigt einen Fall, in dem die p-Typ-Bereiche 15 und 16 so vorgespannt sind, daß sie als eine Art von Gate- Bereich arbeiten, und die n-Typ-Bereiche 11 und 12 so vorgespannt sind, daß sie als Drain- und Source-Bereich arbeiten. Die Potentialschwellen für die Löcher und die Elektronen im Zentralbereich 10 werden durch die Abmessungen und die Störstellenkonzentrationen der jeweiligen Bereiche und durch die an sie angelegten Vorspannungen bestimmt. Wie im oberen Teil von Fig. 5A gezeigt, können dann, wenn der p-Typ-Bereich 16 in Durchlaßrichtung gepolt, d. h. mehr positiv als der andere p-Typ-Bereich 15 ist, positive Löcher im p-Typ-Bereich 16 in den anderen p-Typ-Bereich 15 fließen. Dann fließt, basierend auf einem SIT-Modell, ein Gate-Gate-Strom zusätzlich zu dem Source-Drain-Strom.
  • Fig. 5B zeigt einen anderen Fall, in dem die beiden p- Typ-Bereiche 15 und 16 als Source und Drain und die n-Typ- Bereiche 11 und 12 als ein Paar von Gate-Bereichen betrachtet werden können, die einen p-Kanal-SIT bilden. Auch hier kann in Abhängigkeit von der Vorspannung V&sub3; des Bereiches 11 und anderen Bedingungen zusätzlich zum Source-Drain-Strom ein Gate-Gate-Strom fließen.
  • Wenn die beiden Gate-Bereiche unterschiedlich vorgespannt werden, verschiebt sich der Sattelpunkt der Potentialverteilung um einen Abstand Δ gegen die Mitte des Kanalbereiches.
  • Allgemein gesprochen können dann, wenn ein Paar von n-Typ- Elektroden und ein Paar von p-Typ-Elektroden vorgesehen werden, die einander bezüglich eines Bereiches gegenüberliegen, der annähernd eigenleitend ist, zwei Arten von Strömen, d. h. ein Elektronenstrom In und ein Löcherstrom Ip zum Fließen gebracht werden.
  • In = f (ψn) (1),
  • Ip = g (ψp) (2),
  • wobei
  • ψn = &sub1; (Vp, Vn, T, Strukturparameter) (3),
  • ψp = &sub2; (Vp, Vn, T, Strukturparameter) (4) gilt und In einen n-Kanal-Strom, Ip einen p-Kanal-Strom, ψn eine Potentialschwelle für Elektronen, ψp eine Potentialschwelle für Löcher, Vp Potentiale der p-Typ-Bereiche, Vn Potentiale der n-Typ-Bereiche und T die absolute Temperatur der Anordnung bezeichnen. Jeder Strom In oder Ip verhält sich analog zu einem Kanalstrom in einem n-Kanal- oder p-Kanal- SIT. Wie zuvor erwähnt, kann ein Unterschied in der Lage der Potentialschwelle mit Sattelform für die Elektronen und die Löcher gefunden werden. Der Scheitelpunkt im Strompfad für die positiven Löcher tritt vorzugsweise an derselben Stelle auf wie der im Strompfad für die Elektronen und verschiebt sich gegen eine Symmetrieachse um einen Abstand Δ im Vergleich zu dem Fall, in dem an die beiden Gate-Bereiche dieselben Potentiale angelegt werden. Wenn die Potentialschwellen für die Löcher und die Elektronen an der gleichen Stelle oder in Nachbarschaft auftreten, sind die beiden Potentialschwellen-Funktionen ψn und ψp weiterhin so korreliert, daß sie durch eine einzige Funktion ψ dargestellt werden.
  • Im folgenden werden nun konkretere Ausführungsformen beschrieben.
  • Wie zuvor beschrieben, ist es vorzuziehen, daß ein Driftfeld für positive Löcher und ein Driftfeld für Elektronen in der Nachbarschaft der Potentialschwelle im wesentlichen einen rechten Winkel bilden.
  • Dies führt zu einer Konfiguration, in der über einen Potentialschwellen-Bereich hinweg zwei p-Typ-Bereiche einander gegenüberliegen und zwei n-Typ-Bereiche einander gegenüberliegen.
  • Zwei Beispiele für eine solche Konfiguration können dadurch erzielt werden, daß man ein System mit Zylinder-Koordinaten und ein System mit orthogonalen Koordinaten verwendet.
  • Die Fig. 6A und 6B zeigen Ausführungsformen, bei denen Zylinder-Koordinaten verwendet werden.
  • In Fig. 6A ist ein Paar von ringförmigen n-Typ-Bereichen 21 und 22 in den einander gegenüberliegenden Oberflächen ausgebildet und diese beiden Bereiche liegen einander bezüglich eines Substratbereiches 20 gegenüber, der nahezu eigenleitend ist. In der oberen Oberfläche sind ein zentraler scheibenförmiger p-Typ-Bereich 25 und ein äußerer ringförmiger p-Typ-Bereich 26 konzentrisch zum ringförmigen n-Typ- Bereich 21 ausgebildet. Die p-Typ-Bereiche 25 und 26 sind tiefer ausgebildet als der n-Typ-Bereich 21. Die p-Typ-Bereiche 25 und 26 sind analog zu p-Typ-Gate-Bereichen und die n-Typ-Bereiche 21 und 22 sind analog zu den Sourceund Drain-Bereichen eines n-Kanal-SIT.
  • Hinsichtlich allgemeiner Kenntnisse einer solchen Struktur wird auf die US-A-4,284,997 verwiesen, deren Inhalt hierdurch in die vorliegende Beschreibung aufgenommen wird.
  • In der Struktur von Fig. 6A sollten die p-Typ-Bereiche 25 und 26 so tief sein, daß sie durch den nahezu eigenleitenden Kanalbereich hindurch aufeinander zu weisen. Es müssen jedoch nicht notwendigerweise alle Teile der p-Typ-Bereiche 25 und 26 ausgebildet werden. Es ist lediglich erforderlich, daß zwei p- Typ-Bereiche in einer Tiefe aufeinander zu weisen, die tiefer ist, als die Tiefe des n-Typ-Bereichs 21.
  • Fig. 6B zeigt eine Ausführungsform, die eine Struktur besitzt, die derjenigen aus Fig. 6A ähnlich ist, bei der aber die p-Typ-Bereiche eine verringerte Masse besitzen. Es sind nämlich ein zentraler und ein äußerer eingelassener Teil 35 und 36 tiefer ausgebildet, als der n-Typ-Bereich 21. Ein Paar von ringförmigen p-Typ-Bereichen 25 und 26 ist an einem unteren Seitenwandteil der zentralen Ausnehmung und an einem unteren inneren Seitenwandteil der äußeren Rille 36 ausgebildet. Die Bodenoberfläche der eingelassenen Teile 35 und 36 ist mit einem isolierenden Material abgedeckt. Auf diesem Isolationsmaterial sind Elektroden abgeschieden und stehen mit den p-Typ-Bereichen 25 und 26 in elektrischer Verbindung. Auch die von den Kontaktflächen verschiedenen Seitenwandteile sind mit Isolatorschichten bedeckt.
  • Die Struktur aus Fig. 6B hat eine verminderte parasitäre Kapazität für die p-Typ-Bereiche 25 und 26. Auch ist es in der Struktur der Fig. 6B einfacher, parasitäre Dioden zu beseitigen.
  • Die Fig. 7A und 7B zeigen Ausführungsformen, bei denen das orthogonale kartesianische Koordinatensystem Verwendung findet. Zwei lineare p-Typ-Bereiche 45 und 46 erstrecken sich parallel in der oberen Oberfläche eines nahezu eigenleitenden Substrates. Ein linearer n-Typ-Bereich 41 ist zwischen den p-Typ-Bereichen 45 und 46 ausgebildet und flacher als diese. Ein weiterer n-Typ-Bereich 42 ist in der anderen Oberfläche so ausgebildet, daß er mit dem n-Typ-Bereich 41 zur Deckung kommt.
  • Ähnlich den Fällen der Fig. 6A und 6B sind nicht notwendigerweise alle Teile der tiefen p-Typ-Bereiche 45 und 46 erforderlich. Fig. 7B zeigt eine Struktur, bei der ausgehend von der oberen Oberfläche Rillen ausgebildet und die p-Typ- Bereiche 45 und 46 nur in den unteren Seitenwandbereichen so ausgebildet sind, daß sie aufeinander zu weisen. Diese Struktur hat ähnliche Vorteile wie die Struktur der Fig. 6B.
  • Es ist für den Fachmann offensichtlich, daß alle Leitfähigkeitstypen der obigen Ausführungsformen umgekehrt werden können, wobei die Polaritäten der angelegten Vorspannungen ebenfalls umgekehrt werden.
  • Bei einer Planarstruktur wie in den Fig. 6A und 7A sind tiefe pn-Übergänge erforderlich, um die Ausbildung eines seitlichen Driftfeldes möglich zu machen. Bei den weggeschnittenen Strukturen gemäß Fig. 6B und 7B erstreckt sich die Oberfläche selbst tief nach unten und daher müssen die pn-Übergänge nicht tief ausgebildet werden und können flach sein.
  • Bei der kreisförmigen Struktur der Fig. 6A und 6B ist der Kanal ringförmig und schließt sich selbst ab. Bei der linearen Struktur der Fig. 7A und 7B ist es nötig, die Anordnung in Längsrichtung zu begrenzen und die Enden des Kanals zu formen. Dies kann durch eine dielektrische Isolation geschehen.
  • Die Strukturen der Fig. 6A und 6B sind in wirksamer Weise in diskreten Anordnungen verwendbar, während diejenigen der Fig. 7A und 7B in effektiver Weise in integrierten Schaltungsanordnungen verwendet werden können.
  • Obwohl die dargestellten Elektrodenanordnungen symmetrisch sind, müssen sie dies nicht notwendigerweise sein.
  • Die Strom/Spannungs-Kennlinien der Struktur aus Fig. 7A unter Verwendung eines (111)-Silizium-Substrates und Ausbildung eines sich in Längsrichtung erstreckenden n-Kanals und eines querverlaufenden p-Kanals mit Rille und Isolator- Isolation sind in den Fig. 8A und 8B dargestellt. Der aktive Bereich ist eine ν-Typ-Epitaxial-Schicht mit ND 5· 10¹²cm&supmin;³. Die Betriebsweise ist diejenige aus Fig. 5. Es werden namlich ein n-Typ-Bereich und ein p-Typ-Bereich geerdet. Der andere n-Typ-Bereich und der andere p-Typ-Bereich werden in Sperrichtung vorgespannt. In den Fig. 8A und 8B stellt die Abszisse die Vorspannungs-Spannung des p-Typ-Bereiches VP oder des n-Typ-Bereiches VN und die Ordinate einen Elektronenstrom In im n-Kanal oder einen Löcherstrom Ip im p-Kanal dar.
  • Man sieht, daß dann, wenn der Strom in einem Kanal wächst der Strom des anderen Kanals abnimmt. Das Verhalten dieser Ströme wird durch die Übertragungsfunktionen f (ψn) und g (ψn) dargestellt.
  • Wie oben beschrieben wurde, kann die Halbleiteranordnung eine kleine Kapazität und einen hohen Gegenwirkleitwert bzw. hohe Steilheit besitzen. Daher ermöglichen die beiden Strompfade der Halbleiteranordnung schnelle Betriebsvorgänge.
  • Das Stromflußdiagramm ist dreidimensional um eine effektive Nutzung des Substratvolumens zu ermöglichen. Auf diese Weise wird ein hohes Maß an Integration mit einer hohen Packungsdichte ermöglicht.
  • Auch können in einer einzigen Anordnungsstruktur Umschalter ausgebildet werden. Beispielsweise ist ein n-Kanal zu einem bestimmten Zeitpunkt leitend während gleichzeitig ein p- Kanal abgeschnürt wird und dann wird zu einem anderen Zeitpunkt der n-Kanal abgeschnürt, während der p-Kanal leitend ist. Durch diese komplementären Schalter wird die Integration von digitalen Logikschaltungen vereinfacht.
  • Auch kann dann, wenn eine Korrelationsfunktion h gebildet wird, die einer Übertragungsfunktion f für einen Typ von Ladungsträgern und einer anderen Übertragungsfunktion g für den anderen Typ von Ladungsträgern entspricht, durch die Verwendung der Korrelationsfunktion h eine analoge Informationsverarbeitung ermöglicht werden.

Claims (7)

1. Halbleiteranordnung mit einem Hauptkörper (10, 20) aus Halbleitermaterial und zwei Paaren von Steuer-Halbleiterbereichen (11, 12; 15, 16; 25, 26; 21, 22; 41, 42; 45, 46), wobei eines der Paare von einem ersten Leitfähigkeitstyp und das andere von einem zweiten Leitfähigkeitstyp ist, und die eingebauten Potentiale dieser Bereiche eine Potentialschwelle im Hauptkörper induzieren, wobei weiterhin zwei gesteuerte Strompfade (e, h) geformt sind, von denen jeder sich durch die Potentialschwelle zwischen einem entsprechenden Paar von Steuerbereichen erstreckt,und die Strompfade einen Pfad (e) umschließen, der das Fließen von Majoritätsträgern eines ersten Leitfähigkeitstyps erlaubt, sowie einem Pfad (h), der das Fließen von Majoritätsträgern eines zweiten Leitfähigkeitstyps erlaubt, und wobei schließlich der Stromfluß in jedem der Pfade durch die Potentialschwelle gesteuert wird und die Höhe der Potentialschwelle durch Eingangsspannungen steuerbar ist, die an die Halbleiterbereiche angelegt werden, dadurch gekennzeichnet, daß die gesteuerten Strompfade Durchgriff-Strompfade sind.
2. Halbleiteranordnung nach Anspruch 1, bei der der Hauptkörper (10, 20) aus einem im wesentlichen eigenleitenden Halbleiter besteht und die Steuer-Halbleiterbereiche aus Material des p- und n-Typs gebildet und so angeordnet sind, daß die beiden Strompfade (e, h) im wesentlichen zueinander senkrecht verlaufen.
3. Halbleiteranordnung nach Anspruch 1 oder 2, bei der jeder der Strompfade ein Driftfeld für sich entlang des Pfades bewegende Ladungsträger umfaßt, wobei diese Driftfelder in der Nachbarschaft der Potentialschwelle im wesentlichen orthogonal angeordnet sind.
4. Halbleiteranordnung nach Anspruch 1, 2 oder 3, bei der der Hauptkörper ein Substrat umfaßt und die Steuer-Halbleiterbereiche ein erstes Paar solcher Bereiche (21, 22; 41, 42) auf gegenüberliegenden Seiten des Substrates umfassen, wodurch sich einer der Pfade zwischen dem ersten Paar quer zur Hauptausdehnung des Substrates erstreckt, sowie ein zweites Paar solcher Bereiche (25, 26; 45, 46), die in dem Substrat so angeordnet sind, daß sich der zweite Strompfad zwischen ihnen im wesentlichen parallel zur Hauptausdehnung des Substrates erstreckt.
5. Halbleiteranordnung nach Anspruch 4, bei der die Bereiche als Ringe (21, 22, 25, 26) ausgebildet sind.
6. Halbleiteranordnung nach Anspruch 4, bei der die Bereiche als im wesentlichen parallele Kanäle (41, 42, 45, 46) ausgebildet sind.
7. Halbleiteranordnung nach einem der vorhergehenden Ansprüche, bei der jeder der Strompfade eine entsprechende Übertragungsfunktion in Abhängigkeit von der Potentialschwelle besitzt, und Änderungen in der Potentialschwelle einen entgegengesetzten Einfluß auf die betreffenden Übertragungsfunktionen haben.
DE8686308406T 1985-11-01 1986-10-29 Nichtgesaettigte stromhalbleiteranordnung mit zwei strompfaden. Expired - Fee Related DE3685944T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60244091A JPS62105478A (ja) 1985-11-01 1985-11-01 半導体装置

Publications (2)

Publication Number Publication Date
DE3685944D1 DE3685944D1 (de) 1992-08-13
DE3685944T2 true DE3685944T2 (de) 1993-03-04

Family

ID=17113607

Family Applications (1)

Application Number Title Priority Date Filing Date
DE8686308406T Expired - Fee Related DE3685944T2 (de) 1985-11-01 1986-10-29 Nichtgesaettigte stromhalbleiteranordnung mit zwei strompfaden.

Country Status (4)

Country Link
US (1) US4920400A (de)
EP (1) EP0225716B1 (de)
JP (1) JPS62105478A (de)
DE (1) DE3685944T2 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2752991B2 (ja) * 1988-07-14 1998-05-18 株式会社東芝 半導体装置
US5103415A (en) * 1989-01-13 1992-04-07 Kabushiki Kaisha Toshiba Computer-simulation technique for numerical analysis of semiconductor devices
US6201267B1 (en) 1999-03-01 2001-03-13 Rensselaer Polytechnic Institute Compact low power complement FETs

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3840888A (en) * 1969-12-30 1974-10-08 Ibm Complementary mosfet device structure
JPS526076B1 (de) * 1971-04-28 1977-02-18
DE2636873A1 (de) * 1976-08-17 1978-02-23 Siemens Ag Halbleiterbauelement mit zwei gekreuzten teildioden und mit transistorartigen eigenschaften
US4284997A (en) * 1977-07-07 1981-08-18 Zaidan Hojin Handotai Kenkyu Shinkokai Static induction transistor and its applied devices

Also Published As

Publication number Publication date
DE3685944D1 (de) 1992-08-13
EP0225716A2 (de) 1987-06-16
EP0225716A3 (en) 1987-10-28
EP0225716B1 (de) 1992-07-08
US4920400A (en) 1990-04-24
JPS62105478A (ja) 1987-05-15
JPH0354870B2 (de) 1991-08-21

Similar Documents

Publication Publication Date Title
DE102008020140B4 (de) Maschenanordnung für Feldeffekttransistoren und Verfahren zu ihrer Herstellung
EP0868750B1 (de) Halbleiteranordnungen zur strombegrenzung
DE69202554T2 (de) Tunneltransistor und dessen Herstellungsverfahren.
DE60132158T2 (de) Hochspannungs-halbleiteranordnung mit einer feldplattenstruktur
DE69124766T2 (de) Elektronenwelleninterferenz-Bauelement und diesbezügliches Verfahren zur Modulation eines Interferenzstromes
DE2852621C4 (de) Isolierschicht-Feldeffekttransistor mit einer Drif tstrecke zwischen Gate-Elektrode und Drain-Zone
DE112013007363T5 (de) Halbleitereinrichtung
EP0037105A2 (de) Feldeffekttransistor
DE2144351A1 (de) Halbleiterbauelement
DE112014001296T5 (de) Leistungshalbleitervorrichtung und entsprechendes Modul
EP1264350B1 (de) Vertikales hochvolt-halbleiterbauelement
DE2300116B2 (de) Hochfrequenz-Feldeffekttransistor mit isolierter Gate-Elektrode für Breitbandbetrieb
DE68904343T2 (de) Bipolarer transistor mit isolierter steuerelektrode.
DE69210328T2 (de) Lateraler, bipolarer Halbleitertransistor mit isolierter Steuerelektrode
DE1094370B (de) Symmetrisch aufgebaute, flaechenhafte Halbleiteranordnung, insbesondere Transistor
DE102018200916A1 (de) Halbleiterschaltelement und Verfahren zum Herstellen desselben
DE1464983C2 (de) in zwei Richtungen schaltbares und steuerbares Halbleiterbauelement
EP0477594A1 (de) Abschaltbarer Thyristor
DE1489038A1 (de) Unipolartransistor
DE2804500C2 (de) Sperrschicht-Feldeffekttransistor
DE102015108568A1 (de) Halbleitervorrichtung mit trenchstrukturen
DE3685944T2 (de) Nichtgesaettigte stromhalbleiteranordnung mit zwei strompfaden.
DE2734997A1 (de) Integrierte halbleiterschaltung
DE102004015921A1 (de) Rückwärts sperrendes Halbleiterbauelement mit Ladungskompensation
DE3114971A1 (de) Dmos-halbleiterbauelement

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: RESEARCH DEVELOPMENT CORP. OF JAPAN, TOKIO/TOKYO,

8339 Ceased/non-payment of the annual fee