DE3671573D1 - Verfahren zum herstellen einer halbleiteranordnung mit gates auf mehreren niveaus. - Google Patents

Verfahren zum herstellen einer halbleiteranordnung mit gates auf mehreren niveaus.

Info

Publication number
DE3671573D1
DE3671573D1 DE8686401299T DE3671573T DE3671573D1 DE 3671573 D1 DE3671573 D1 DE 3671573D1 DE 8686401299 T DE8686401299 T DE 8686401299T DE 3671573 T DE3671573 T DE 3671573T DE 3671573 D1 DE3671573 D1 DE 3671573D1
Authority
DE
Germany
Prior art keywords
gates
producing
multiple levels
semiconductor arrangement
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE8686401299T
Other languages
German (de)
English (en)
Inventor
Pierre Blanchard
Jean-Paul Cortot
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric CGR SA
Original Assignee
Thomson CGR
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CGR filed Critical Thomson CGR
Application granted granted Critical
Publication of DE3671573D1 publication Critical patent/DE3671573D1/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66946—Charge transfer devices
    • H01L29/66954—Charge transfer devices with an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
DE8686401299T 1985-06-18 1986-06-16 Verfahren zum herstellen einer halbleiteranordnung mit gates auf mehreren niveaus. Expired - Fee Related DE3671573D1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR8509242A FR2583573B1 (fr) 1985-06-18 1985-06-18 Procede de realisation d'un dispositif semi-conducteur a plusieurs niveaux de grille.

Publications (1)

Publication Number Publication Date
DE3671573D1 true DE3671573D1 (de) 1990-06-28

Family

ID=9320375

Family Applications (1)

Application Number Title Priority Date Filing Date
DE8686401299T Expired - Fee Related DE3671573D1 (de) 1985-06-18 1986-06-16 Verfahren zum herstellen einer halbleiteranordnung mit gates auf mehreren niveaus.

Country Status (5)

Country Link
US (1) US4724218A (fr)
EP (1) EP0209425B1 (fr)
JP (1) JPS61294867A (fr)
DE (1) DE3671573D1 (fr)
FR (1) FR2583573B1 (fr)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4677737A (en) * 1986-05-23 1987-07-07 Tektronix, Inc. Self aligned zero overlap charge coupled device
US4943539A (en) * 1989-05-09 1990-07-24 Motorola, Inc. Process for making a multilayer metallization structure
FR2679379B1 (fr) * 1991-07-16 1997-04-25 Thomson Composants Militaires Procede de fabrication de circuits integres avec electrodes tres etroites.
FR2679380B1 (fr) * 1991-07-16 1997-11-21 Thomson Composants Militaires Procede de fabrication de circuits integres avec electrodes juxtaposees et circuit integre correspondant.
BE1007768A3 (nl) * 1993-11-10 1995-10-17 Philips Electronics Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting en halfgeleiderinrichting vervaardigd met een dergelijke werkwijze.
KR100259084B1 (ko) * 1997-07-25 2000-06-15 김영환 고체촬상소자및이의제조방법
US6573541B1 (en) 2000-09-29 2003-06-03 International Business Machines Corporation Charge coupled device with channel well
JP2006013460A (ja) * 2004-05-21 2006-01-12 Fuji Film Microdevices Co Ltd 固体撮像素子の製造方法および固体撮像素子

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4055885A (en) * 1973-02-28 1977-11-01 Hitachi, Ltd. Charge transfer semiconductor device with electrodes separated by oxide region therebetween and method for fabricating the same
US3943543A (en) * 1974-07-26 1976-03-09 Texas Instruments Incorporated Three level electrode configuration for three phase charge coupled device
US4035829A (en) * 1975-01-13 1977-07-12 Rca Corporation Semiconductor device and method of electrically isolating circuit components thereon
US4141024A (en) * 1975-09-25 1979-02-20 Sony Corporation Solid state image sensing device
DE2939456A1 (de) * 1979-09-28 1981-04-16 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung von integrierten halbleiterschaltungen, insbesondere ccd-schaltungen, mit selbstjustierten, nichtueberlappenden poly-silizium-elektroden
NL8202777A (nl) * 1982-07-09 1984-02-01 Philips Nv Halfgeleiderinrichting en werkwijze voor het vervaardigen daarvan.
US4577392A (en) * 1984-08-03 1986-03-25 Advanced Micro Devices, Inc. Fabrication technique for integrated circuits

Also Published As

Publication number Publication date
FR2583573A1 (fr) 1986-12-19
EP0209425A1 (fr) 1987-01-21
US4724218A (en) 1988-02-09
EP0209425B1 (fr) 1990-05-23
JPS61294867A (ja) 1986-12-25
FR2583573B1 (fr) 1988-04-08

Similar Documents

Publication Publication Date Title
DE3583472D1 (de) Verfahren zum herstellen einer halbleiteranordnung mit gateelektrode.
DE3686600D1 (de) Verfahren zum herstellen einer harzumhuellten halbleiteranordnung.
DE3583934D1 (de) Verfahren zum herstellen einer halbleiterverbundanordnung.
DE3587231D1 (de) Verfahren zum herstellen einer dmos-halbleiteranordnung.
DE3483579D1 (de) Verfahren zum herstellen einer leiterbahn.
DE3780369D1 (de) Verfahren zum herstellen einer halbleiterstruktur.
DE3586732D1 (de) Verfahren zum herstellen einer dreidimentionaler halbleiteranordung.
DE3686453D1 (de) Verfahren zum herstellen einer duennen halbleiterschicht.
DE3577371D1 (de) Apparat zum herstellen einer halbleiteranordnung.
DE3584757D1 (de) Verfahren zum herstellen einer zwei-wannen-cmos-halbleiterstruktur.
DE3781247D1 (de) Verfahren zum herstellen einer halbleiteranordnung mit mindestens zwei halbleiterchips.
DE3581348D1 (de) Verfahren zum herstellen eines pn-uebergangs mit hoher durchbruchsspannung.
DE3585180D1 (de) Verfahren zum herstellen einer halbleiteranordnung mit leiterschichten.
DE3483280D1 (de) Verfahren zum herstellen einer mehrschicht-halbleiteranordnung.
DE3685970D1 (de) Verfahren zum herstellen eines halbleiterbauelements.
DE3483531D1 (de) Verfahren zum herstellen einer integrierten halbleiterschaltkreisanordnung mit einem misfet.
DE3783405D1 (de) Halbleiteranordnung mit einer duennschicht-verdrahtung und verfahren zum herstellen derselben.
DE3680520D1 (de) Verfahren zum herstellen einer monolithisch integrierten schaltung mit mindestens einem bipolaren planartransistor.
DE3579174D1 (de) Verfahren zum herstellen einer halbleiterspeicherstruktur und halbleiterspeicherstruktur.
DE3671324D1 (de) Verfahren zum herstellen einer halbleiteranordnung.
DE68906034D1 (de) Verfahren zum herstellen einer halbleiteranordnung.
DE3582627D1 (de) Verfahren zum herstellen einer waermeschrumpfenden polypropylenfolie.
DE3574525D1 (de) Verfahren zum herstellen von kontakten auf einer halbleitervorrichtung.
DE3684202D1 (de) Verfahren zum herstellen einer passivierungsschicht.
DE3581565D1 (de) Verfahren zum steuern einer spritzgiessmaschine.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee