DE3644322C2 - - Google Patents

Description

Die Erfindung betrifft einen Bildspeicher nach dem Oberbegriff des Patentanspruchs 1.

In vielen Bereichen der Nachrichtentechnik, beispielsweise in einem aus der DE-PS 33 04 295 bekannten Gerät zur Abgabe eines Video­ signals, werden Bildspeicher eingesetzt, in denen ein digita­ lisiertes Fernsehbild gespeichert wird. Solche Bildspeicher werden vorzugsweise mit dynamischen Speicherbausteinen realisiert. Die Wortbreite eines Bildspeichers reicht hiervon von ein Bit für die Darstellung monochromer Grafik bis zu 24 Bits beim Farbfern­ sehen.

Beim heutigen Stand der Technologie gibt es jedoch Geschwin­ digkeitsprobleme, da die Abtastraten für die Farbfernsehsignale bis zu 13,5 MHz und mehr (HDTV, Computergraphik) betragen.

Um die Geschwindigkeitsprobleme zu lösen, werden Multiplex­ techniken verwendet. Hierbei werden jeweils mehrere Bilddaten­ wörter gleichzeitig eingeschrieben oder ausgelesen; beispiels­ weise die Bilddatenwörter für vier oder acht Bildpunkte gleich­ zeitig. Um die Daten zum Einschreiben aufzubereiten, werden Schieberegistereinheiten verwendet, in die beispielsweise die Datenwörter für vier Bildpunkte nacheinander eingeschoben werden und gleichzeitig parallel an den Ausgängen anliegen müssen. Dies bedeutet einen großen Schaltungsaufwand. Ebenso werden die Bilddatenwörter für mehrere Bildpunkte gleichzeitig aus dem Bildspeicher ausgelesen und müssen nach einer Zwischen­ speicherung wieder über Schieberegister oder über Multiplexer ausgegeben werden. Wird außerdem noch die Möglichkeit eines wahlfreien Zugriffs vorgesehen, so werden noch zusätzliche Demultiplexer und Multiplexer benötigt; außerdem erhöht sich der Aufwand für eine Steuerung beträchtlich nun gewährleistet werden muß.

Aufgabe der Erfindung ist es daher den Schaltungsaufwand für die Ein- und Ausgabeperipherie zu reduzieren.

Diese Aufgabe wird durch die im Patentanspruch 1 angegebenen Merkmale gelöst.

Ein Ausführungsbeispiel der Erfindung wird anhand von Figuren näher erläutert. Es zeigt

Fig. 1 einen bekannten Bildspeicher,

Fig. 2 einen erfindungsgemäßen Bildspeicher und

Fig. 3 ein zugehöriges Zeitdiagramm.

In Fig. 1 ist das Prinzipschaltbild eines herkömmlichen Bild­ speichers dargestellt. Er umfaßt hier vier Speicherblöcke SB 1 bis SB 4, die jeweils aus mehreren Speicherbausteinen zusammen­ gesetzt sein können. Eine erste Schieberegistereinheit SRE 1 ist mit ihren Parallelausgängen mit Paralleleingängen DE 1 bis DE 4 jeweils eines Speicherblocks SB 1 bis SB 4 verbunden. Der ersten Schieberegistereinheit werden die Bilddaten in bitparalleler Form als Datenwörter DW über einen Bilddaten-Eingang E _B zuge­ führt. Die Wortbreite beträgt a Bits. Je nach Ausführungsbei­ spiel schwankt a zwischen 1 und 24 Bits. Diese Speicherstruk­ tur ist an sich dem Fachmann bekannt. An die Datenausgänge DA 1 bis DA 4 der Speicherblöcke ist bei einer firmeninternen An­ wendung eine zweite Schieberegistereinheit SRE 2 eingeschaltet, in die vier Datenwörter gleichzeitig parallel übernommen werden. An den seriellen Ausgang A _S der zweiten Schieberegistereinheit SRE 2 werden die Daten mit einer Wortbreite von a über ein erstes Ausgangsregister RA 1 am Bilddatenausgang A _B ausgegeben. Die Adresse von allen Speicherblöcken werden über einen gemeinsamen Adresseneingang E _A zugeführt. Eine erste Steuerung ST 1 lie­ fert für die erforderlichen Signale zum Einspeichern der Adresse, zum Einschreiben und zum Auslesen.

Ist ein wahlfreier Zugriff zu einer bestimmten nur ein Daten­ wort umfassenden Adresse erforderlich, so ist nochmals eine Demultiplexereinheit DMX erforderlich, über deren Datenwort-Ein­ gang E _C jeweils ein Datenwort in einen Speicherblock eingeschrie­ ben werden kann. Die Ausgänge der Demultiplexereinheit DMX sind hier über Paralleleingänge der ersten Schieberegistereinheit SRE 1 angeschaltet. Um ebenfalls einzelne Datenwörter auslesen zu können, sind an Parallelausgänge DA 1 bis DA 4 der zweiten Schieberegistereinheit SRE 2 die Eingänge einer Multiplexerein­ heit MX angeschaltet, über deren Datenwort-Ausgang A _C jeweils einzelne Datenwörter ausgegeben werden.

Der wahlfreie Zugriff erfordert eine erweiterte erste Schreib- Lese-Steuerung, da die Speicherblöcke individuell angesteuert werden müssen.

Das Einlesen der Datenwörter DW über den Bilddaten-Eingang E _B erfolgt über parallele Schieberegister, deren Anzahl der Wort­ breite a entspricht. In diesem Beispiel werden vier Datenwörter in die Schieberegistereinheit SRE 1 eingeschoben. Anschließend werden sie gleichzeitig unter derselben Adresse in die Speicher­ blöcke SB 1 bis SB 4 übernommen. Im Regelfall werden die Daten in der ersten Schieberegistereinheit SRE 1 aus Laufzeitgründen nochmals zwischengespeichert. In entsprechender Weise werden vier Datenwörter parallel aus den Schieberegisterblöcken SB 1 bis SB 4 gleichzeitig ausgelesen und parallel in die zweite Schieberegistereinheit SRE 2 eingespeichert. Diese besteht wieder aus a parallelgeschalteten Schieberegistern. Die Datenwörter werden dann einzeln an dem seriellen Ausgang A _S der zweiten Schieberegistereinheit abgegeben und gelangen über das erste Ausgangsregister RA 1 an den Bilddatenausgang A _B . Bei vier parallel geschalteten Speicherblöcken wird die Geschwindigkeit im Verhältnis zur Abtastrate der Bilddaten auf ein Viertel reduziert. Wird ein wahlfreier Zugriff zu einem einzelnen Speicherblock nicht gefordert, reicht ein gemeinsamer Steuerbus S 1 für den Bildspeicher aus. Die Anzahl der Steuerleitungen b, des Steuerbusses S 1 der ersten Schreib-Lese-Steuerung sind ab­ hängig von den verwendeten Speicherbausteinen.

Sollen einzelne Datenwörter über den Eingang E _C eingelesen werden, so ist es notwendig, jeden Speicherblock einzeln adressieren zu können. Es sind deshalb individuelle Steuerbusse zu jedem Speicherblock erforderlich.

Der Hauptaufwand bei einem solchen Bildspeicher liegt, da bereits Speicherbausteine mit großer Kapazität erhältlich sind, in der Ein- und Ausgabeperipherie. Diese besteht hauptsächlich aus den Schieberegistereinheiten SRE 1 und SRE 2, die aus einzel­ nen ein Bit breiten Schieberegistern zusammengestellt werden müssen. Aber auch bei Integration ist der Aufwand für die Schieberegistereinheiten erheblich.

In Fig. 2 ist der erfindungsgemäße Bildspeicher dargestellt. Er enthält ebenfalls vier Speicherblöcke SB 1 bis SB 4 und eine zweite Schreib-Lese-Steuerung ST 2, deren Steuerbusse S 1 bis S 4 jeweils mit den Steuereingängen eines Speicherblocks verbunden sind. Die Dateneingänge DE 1 bis DE 4 - genauer deren gleichwer­ tige Anschlußpunkte - aller Speicherblöcke sind zusammenge­ schaltet und über eine erste Three-State-Anpassungsschaltung TR 1 mit dem Bilddateneingang E _B verbunden sowie über eine zweite Three-State-Anpassungsschaltung TR 2 mit dem Datenwort- Eingang E _C verbunden. Die Datenausgänge DA 1 bis DA 4 sind, da die Speicherbausteine ebenfalls Three-State-Ausgänge aufweisen, ebenfalls zusammengeschaltet und über ein zweites Ausgangsre­ gister RA 2 mit dem Bilddaten-Ausgang A _B bzw. über ein drittes Ausgangsregister RA 3 mit dem Datenwort-Ausgang A _C verbunden. Die Speicheradressen und Adressen-Übernahmesignale werden den einzelnen Speicherblöcken vom Adresseneingang E _A über eine Adressen-Steuereinheit ASE zugeführt, die jedoch nur einen oder wenige Verzögerungsbausteine enthält und in einigen Fällen sogar entfallen kann.

Komplizierter geworden ist die zweite Schreib-Lese-Steuerung ST 2. Wie anhand des Zeitdiagrammes in Fig. 3 näher erläutert werden soll, ist es in jedem Falle erforderlich, bei der Übernahme von Daten jeden Speicherblock individuell zu adressieren. Die Erfindung beruht auf der Erkenntnis, daß auf eine gleichzei­ tige parallele Eingabe und parallele Ausgabe mehrerer Daten­ wörter verzichtet werden kann, wenn die Verarbeitungsgeschwin­ digkeit für den einzelnen Speicherbaustein gleich bleibt. Dies bedingt, daß jeder Baustein ebenfalls nur - in diesem Beispiel mit einer Taktrate adressiert wird, die einem Viertel der ur­ sprünglichen Abtastrate entspricht. Bei den verwendeten dyna­ mischen Speicherbausteinen wird der Speicherzyklus hauptsäch­ lich oder ganz durch Adressenzyklus bestimmt. Die Dateneingabe und Datenausgabe erfolgt diesem gegenüber in relativ kurzer Zeit. Daher ist es auch möglich, eine gemeinsame Adressenein­ gabe für mehrere oder sogar alle Speicherblöcke vorzusehen und dann zeitlich versetzt Datenwörten einzuschreiben oder auszu­ lesen. Als Speicherbaustein kann beispielsweise der TMS 44 64 der Fa. Texas Instruments verwendet werden. Die Erfindung ist jedoch nicht auf diesen Speicherbaustein begrenzt; die angege­ benen Zeitdiagramme sind daher auch nur prinzipiell zu verste­ hen. Bei der Verwendung anderer Speicherbausteine oder bei einer größeren Anzahl von Speicherblöcken sind die Diagramme den Anforderungen entsprechend abzuändern.

In Fig. 3 des Zeitdiagramms ist in der ersten Zeile die einzu­ gebende Adresse AD dargestellt. Sie besteht aus einer Reihen­ adresse R und einer Spaltenadresse C, die nacheinander an dieselben Anschlußpunkte der Speicherbausteine angelegt werden. Die Adressen werden mit Adressen-Übernahme-Signalen, einem Reihen-Adressen-Signal RAS bzw. mit einem Spalten-Adressen-Si­ gnal CAS, in die Speicherbausteine übernommen. Innerhalb eines Adressenzyklus AZ können nacheinander vier Datenwörter DW 1 bis DW 4, die am Bilddateneingang E _B anliegen, mit zeitlich gegeneinander verschobenen Schreibsignalen W 1 bis W 4 in jeweils einen der Speicherblöcke SB 1 bis SB 4 eingeschrieben werden. Ebenso können vier Datenwörter nacheinander aus den Speicher­ blöcken mit vier phasenverschobenen Lesesignalen R 1 bis R 4 ausge­ lesen werden. Da jeweils nur von einem Speicherblock Datenwörter DW _A ausgegeben werden und die anderen Ausgänge der Speicherblöcke hochohmig sind, können die Ausgänge der Speicherblöcke zusammen­ geschaltet werden. Zur Entkopplung werden die Eingangsdaten über die Trennstufen TR 1 bzw. TR 2 eingegeben und die ausge­ lesenen Daten über Ausgangsregister RA 2 bzw. RA 3 von den Spei­ cherblöcken entkoppelt.

Ein am Datenwort-Eingang E _C anliegendes Datenwort wird zwar auch gleichzeitig den Dateneingängen aller Speicherblöcke zugeführt; es wird jedoch nur jeweils in einen Speicherblock übernommen, da jeder Speicherblock über einen separaten Steuerbus S 1 bis S 4 ansteuerbar ist.

Natürlich kann auch ein kombinierter Schreib-Lese-Zyklus rea­ lisiert werden. Sollte der Abstand zwischen den Reihen-Adres­ sen-Signalen, Spalten-Adressen-Signalen und den Schreib- sowie Lesesignalen nicht ausreichend sein, so ist es möglich, jedem Speicherblock oder jeweils mehreren Speicherblöcken die Adresse und die Adressensignale phasenverschoben zuzuführen. Im vorlie­ genden Beispiel könnte beispielsweise den Speicherblöcken SB 2 und SB 3 die Adresse AD sowie die Adressensignale RAS und CAS zugeführt werden, während den Speicherblöcken SB 1 und SB 4 um einen halben Adressenzyklus versetzte Signale AD*, RAS*, CAS* zugeführt werden. Zeitkritische Überschneidungen von Signalen der Adressen-Steuereinheit und der Schreib-Lese-Steuerung werden so vermieden.

Der erfindungsgemäße Bildspeicher gestattet es also, die in­ terne Verarbeitungsgeschwindigkeit wie im Parallelbetrieb her­ abzusetzen, er benötigt jedoch außer einer aufwendigeren Steue­ rung keinen zusätzlichen peripheren Aufwand zur Dateneingabe und Datenausgabe.

Claims (4)

1. Bildspeicher für hohe Ein- und Ausgabegeschwindigkeit mit mehreren jeweils ein Datenwort (DW) breiten Speicherblöcken (SB 1 bis SB 4), denen dieselbe Adresse (AD) zugeführt wird, dadurch gekennzeichnet,
daß die Dateneingänge (DE 1 bis DE 4) der Speicherblöcke (SB 1 bis SB 4) zusammengeschaltet sind,
daß die Datenausgänge (DA 1 bis DA 4) der Speicherblöcke zusam­ mengeschaltet sind und
daß den Speicherblöcken (SB 1 bis SB 4) während eines Adressenzyklusses (AZ) jeweils gegeneinander gleichmäßig phasenverschobene Schreibsignale (W 1 bis W 4) und/ oder Lesesignale (R 1 bis R 4) zugeführt werden.

2. Bildspeicher nach Anspruch 1, dadurch gekennzeichnet, daß mindestens einem Speicherblock die Adresse (AD*) und zuge­ hörige Adressen-Übernahme-Signale (RAS*, CAS*) verzögert zugeführt werden.

3. Bildspeicher nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, daß verschiedene Datenquellen über Three-State-Anpassungs­ schaltungen (TR 1, TR 2) an die Dateneingänge (DE 1 bis DE 4) der Speicherblöcke (SB 1 bis SB 4) angeschaltet sind.

4. Bildspeicher nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Datenausgänge (DA 1 bis DA 4) der Speicherblöcke über Ausgangsregister (RA 2, RA 3) entkoppelt sind.