DE3587710T2

DE3587710T2 - Teilbandkodierungsverfahren und Einrichtung.

Info

Publication number: DE3587710T2
Application number: DE85112940T
Authority: DE
Inventors: Satish Kappagantula; Iii Eugene Harold Peterson; Craig Francis Szczutkowski; Richard Louis Zinser
Original assignee: Ericsson GE Mobile Communications Inc
Current assignee: Ericsson Inc
Priority date: 1984-10-17
Filing date: 1985-10-11
Publication date: 1994-04-28
Anticipated expiration: 2005-10-12
Also published as: EP0178608A3; KR860003717A; KR940004461B1; JP2571761B2; EP0178608A2; HK54594A; JPS6198035A; EP0178608B1; DE3587710D1

Description

Teilband-Codierer verschiedener Typen und auch viele Arten von Codier/Decodier-Algorithmen für quantisierte Digitalsignale sind aus dem Stand der Technik bestens bekannt. Z.B ist der Stand der Technik für den Aufbau von Teilband-Codierern für einen Rayleigh-Fading-Kanal, einschließlich der Diskussion der adaptiven Puls-Code-Modulation (APCM) und der block-kompandierten Puls-Code-Modulation (BCPCM), in "A Robust 9.6 Kb/s Subband Coder Design for the Rayleigh Fading Channel" (Ein robuster 9,6 kb/s Teilband-Codierer-Aufbau für den Rayleigh- Fading-Kanal) von Zinser, Silverstein und Anderson in Proceedings of the IEEE International Conference on Communications, Mai 1984, Vol. 3, Seiten 1163-1168, diskutiert. Eine Sammlung von Publikationen des Stands der Technik, die für die Teilband-Codierer-Konstruktion relevant sind, ist in diesem Aufsatz vorhanden und wird nachfolgend (Punkte 1-10) zusammen mit zusätzlichen, möglicherweise relevanten Veröffentlichungen des Stands der Technik (11-15) wiedergegeben:
1. Crochiere, R.E., Webber, S.A. und Flanagan, J.L., "Digital Coding of Speech in Subbands" (Digitale Codierung von Sprache in Teilbändern), Bell Systems Tech. J., 55 (Oktober 1976), 1069-1085.
2. Crochiere, R.E., "On the Design of Subband Coders for Low- Bit-Rate Speech Communication" (Zur Auslegung von Teilband-Codierern für Sprachkommunikation mit niedriger Bit-Rate), Bell Systems Tech. J., 56 (Mai-Juni 1977), 747-770.
3. Crochiere, R.E., "Digital Signal Processor: Subband Coding" (Digitalsignal-Prozessor: Teilband-Codierung), Bell Systems Tech. J., 60 (September 1981), 1633-1653.
4. Esteban, D. und Galand, C., "Application of Quadrature Mirror Filter to Split Band Voice Coding Schemes" (Anwendung von Quadratur-Spiegel-Filtern auf Sprach-Codier-Einrichtungen mit aufgeteiltem Band), Proc. 1977 Int. Conf. on Acoustics, Speech and Signal Processing, Hartford, CT (Mai 1977), 191-195.
5. Cummiskey, P., Jayant, N.S. und Flanagan, J.L., "Adaptive Quantization in Differential PCM Coding of Speech" (Adaptive Quantisierung bei Differenz-PCM-Codierung von Sprache), Bell Syst. Tech. J., 52 (September 1973), 1105-1118.
6. Goodman, D.J. und Wilkinson, R.M., "A Robust Adaptive Quantizer" (Robuster, adaptiver Quantisierer), IEEE Trans. Communications, COM-23 (November 1975), 1362-1365.
7. Croisier, A., "Progress in PCM and Delta Modulation: Block Companded Coding of Speech Signals" (Fortschritt in PCM- und Delta-Modulation: block-kompandierte Codierung von Sprachsignalen), 1974 Int. Zurich Seminar, Proceedings.
8. Jonston, J.D., "A Filter Family Designed for Use in Quadrature Mirror Filter Banks" (Filterfamilie, ausgelegt zur Verwendung in Quadratur-Spiegel-Filter-Bänken), Proceedings 1980 Int. Conf. on Acoustics Speech and Signal Processing, Denver, CO (April 1977), 291-294.
9. Max, J., "Quantizing for Minimum Distortion" (Quantisierung für minimale Verzerrung), IRE Trans. Information Theory, IT-6 (März 1960), 7-12.
10. Jakes, W.C., "Microwave Mobile Communications" (Mikrowellen-Mobil-Kommunikationen), J. Wiley and Sons, New York (1974).
11. Boddie, J.R., et al, "Adaptive Differential Pulse-Code-Modulation Coding" (Adaptive Differenz-Puls-Code-Modulation-Codierung), The Bell System Technical Journal, Vol. 60, Nr. 7, September 1981, Seiten 1547-1561.
12. Crochiere, R.E., et al, "A 9.6 Kb/s DSP Speech Coder" (9,6 kb/s DSP-Sprach-Codierer), The Bell System Technical Journal, Vol. 61, Nr. 9, November 1982, Seiten 2263-2288.
13. Smith, M.J.T., et al, "A Procedure for Designing Exact Reconstruction Filter Banks For Tree-Structured Subband Coders" (Verfahren zum Aufbauen von Filter-Bänken mit genauer Rekonstruktion für baumstrukturierte Teilband-Codierer), Proceedings of the IEEE International Conference on Acoustics, Speech and Signal Processing, März 1984, Vol. 2, Seiten 27.1.1-27.1.4.
14. Barnwell, T.P., et al, "A Real Time Speech Subband Coder Using The TMS32010" (Echtzeit-Sprach-Teilband-Codierer unter Verwendung des TSM32010), . . .
15. Fjallbrant, T., et al, "A Speech Signal ATC-system With Short Primary Blocklength and Microprocessor-based Implementation" (Sprachsignal-ATC-System mit kurzer primärer Blocklänge und mikroprozessor-basierender Implementation), . . ., Seiten 357-363.
Bei Echtzeit-Teilband-Vocoder-Anwendungen, wie bei jenen, die in dem oben angegebenen Stand der Technik allgemein beschrieben werden, gibt es zumindest zwei populäre Techniken zum Quantisieren und Codieren: (a) die adaptive Puls-Code- Modulation (APCM) oder die nahe verwandte adaptive Differenz- Puls-Code-Modulation (ADPCM) und (b) die block-compandierte Puls-Code-Modulation (BCPCM). Diese beiden populären Teilband- Codiertechniken werden in Detail in dem oben zitierten Aufsatz von Zinser et al diskutiert, der einen Teilband-Codierer, der den relativ hochkomplexen BCPCM-Codier/Decodier-Algorithmus verwendet, und einen Teilband-Codierer, der den relativ niederkomplexen APCM-Codier/Decodier-Algorithmus verwendet, beschreibt und vergleicht. Dieser Vergleich zeigt, daß ein APCM-Teilband-Codierer eine geringere, subjektive Qualität und eine geringere Kanalfehler-Toleranz als ein BCPCM-Teilband- Codierer ergibt. Es ist zu würdigen, daß der weniger komplexe APCM-Algorithmus weniger Speicher dafür braucht, implementiert zu werden (z. B. in einem digitalen Signalprozessor), als der komplexere BCPCM-Algorithmus benötigt.
Im Ergebnis könnte man schließen, daß es vorzuziehen ist, einen BCPCM-Teilband-Codierer zu verwenden. Man hat jedoch entdeckt, daß die größeren Speichererfordernisse für BCPCM- Algorithmen die verfügbare RAM-Kapazität einiger verfügbarer, digitaler, signalverarbeitender DSP-ICs (IC = integrierter Schaltung) überschreiten (z. B. den NEC 7720 IC, der nur 128 · 16 Bits an RAM hat).
Nichtsdestoweniger haben wir in Übereinstimmung mit der vorliegenden Erfindung herausgefunden, daß es möglich ist, Hybrid-Teilband-APCM/BCPCM-Algorithmen zu verwenden, um den erforderlichen Digitalspeicher zu minimieren, während dennoch 1 dB oder mehr Verbesserung im gesamten Signal-zu-Rausch-Verhältnis (und möglicherweise eine bessere subjektive Sprachqualität) im Vergleich zu einem herkömmlichen Teilband-Codierer mit nur APCM gewonnen wird.
Obwohl in der Vergangenheit unterschiedliche Codier/Decodier- Algorithmen manchmal kaskadiert worden sind (vergleiche z. B. Crochiere et al "A 9.6-Kb/s DSP-Speech Coder" der einen harmonischen Skalier-Algorithmus im Zeitbereich vor einem Teilband- Codier-Algorithmus verwendet, der ADPCM in jedem Teilband verwendet, wird davon ausgegangen, daß unterschiedliche Codier/Decodier-Algorithmen in den verschiedenen Teilbändern eines Teilband-Codierers in Übereinstimmung mit der Erfindung eine neue Technik darstellen. Innerhalb des Kontexts einer Digitalsignal-Prozessor(DSP)-IC-Implementation, die eine begrenzte Digital-Speicher-Kapazität hat, ist herausgefunden worden, daß diese neuen Hybrid-Teilband-Codiertechniken signifikante Vorteile liefern.
Z.B. wird bei der vorliegenden, bevorzugten beispielhaften Ausführungsform eine Audiosignal-Bandbreite von 180 bis 2900 Hz in vier Oktaven aufgeteilt. Unter der Voraussetzung, daß vielleicht nur eines dieser Oktav-Teilbänder mit dem komplexeren BCPCM-Algorithmus gehandhabt wird, haben wird das höchste Hochton-Band (z. B. 1450 bis 2900 Hz) als das bevorzugte Teilband für BCPCM-Codierung ausgewählt. In der beispielhaften Ausführungsform muß, damit eine Gesamtausgangsrate von 9244 Bits pro Sekunde erreicht wird, dieses höchste Teilband mit nicht mehr als 1-1/3 Bits pro Abtastung codiert werden.
Dementsprechend implementiert bei der exemplarischen Ausführungsform der Echtzeit-Digitalsignal-Prozessor BCPCM durch Codieren eines 16-Abtastwerte-Blocks mit sechzehn Vorzeichen- Bits und fünf Bits an Verstärkungswert-Daten. Dies resultiert in einer Ausgangsrate von 21/16 oder 1,3125 Bit pro Abtastwert. Des weiteren erfordert eine solche Technik nur zwei Wörter an Computerspeicher in einer 16-Bit-Architektur, nämlich einen 16-Bit-FIFO-Puffer für die Vorzeichen-Bits und einen 16-Bit-Puffer, in dem der Verstärkungs-Wert akkumuliert wird.
Wir haben herausgefunden, daß, wenn ein solcher Hyrid- Teilband-Codierer auf typische Sprachsignale angewendet wird, daß Hybrid-Schema ein um 1 dB besseres Signal-zu-Rausch- Verhältnis (z. B. 4 dB gegenüber 3 dB und möglicherweise sogar noch mehr) im Vergleich zu einem ähnlichen Teilband-Codierer mit nur APCM (z. B. einem Codierer, der 1-1/3 Bits pro Abtastung für das höchste Hochton-Teilband verwendet) erreicht.
Teilband-Codierer, die nicht symmetrische Quadratur-Spiegel- Filter(QMF)-Filter-Bäume verwenden, sind auch im Stand der Technik gut bekannt. Ein solcher QMF-Filter-Baum, der zum Auftrennen digitalisierter Sprachsignale in vier Oktav-Bänder verwendet wird (und ein inverser QMF-Baum zum Kombinieren dieser Bänder zurück in ein einziges Band im Empfänger), wird z. B. im Zusammenhang mit einer Teilband-Codier/Decodier- Technik in dem oben zitierten Aufsatz von Zinser usw. diskutiert.
Wie es im Stand der Technik gut bekannt ist, sind nicht-symmetrische QMF-Filter-Bäume für eine wirksame Aufteilung eines digitalisierten Eingangssignals in Teilband-Kanäle von Digitalsignalen gut geeignet, die unterschiedliche Frequenz- Teilbänder von Signalkomponenten wiedergeben. Ein solcher QMF- Filter-Baum ist insbesondere dann vorteilhaft, wenn programmierte Digitalsignal-Prozessoren dazu verwendet werden, um physikalisch die Signalverarbeitungs-Algorithmen zu implementieren.
Es ist auch gut bekannt, daß wegen der nicht-symmetrischen Baumstruktur einer solchen QMF-Filter-Bank die verschiedenen Bänder jeweils unterschiedliche Anzahlen von Filterelementen aufweisen, wodurch verursacht wird, daß in den unterschiedlichen Teilband-Kanälen unterschiedliche Filterungs-Verarbeitungszeiten auftreten. Es ist bekannte Praxis, eine kompensierende Zeitverzögerung in den verschiedenen Teilband-Kanälen aufzunehmen, damit die Digitalsignale, die die unterschiedlichen Frequenzkomponenten wiedergeben, in ungefähr Zeitsynchronismus durch das System wandern. Eine Formel zum Berechnen des erforderlichen Werts der Zeitverzögerungs-Kompensation in jedem Kanal wird ausdrücklich in dem oben genannten Aufsatz von Zinser et al angegeben.
Bei bekannten Verarbeitungen von teilband-codierten Signalen ist diese Zeitverzögerungskompensation jedoch herkömmlicherweise als ein Teil von oder unmittelbar benachbart zu der QMF- Filterungsfunktion selbst bewirkt worden. Somit kann, wenn er nahe mit dem QMF-Filter-Baum verbunden ist, der Digitalspeicher, der für die Zeitverzögerungskompensation erforderlich ist, aufgrund der beteiligten relativ hohen Bitraten ziemlich groß sein.
Wir haben jedoch nun herausgefunden, daß man die erforderliche Zeitverzögerungskompensation mit bandbreiten-komprimierten, codierten Digitalsignalen in den Teilband-Kanälen erfolgreich durchführen kann, wodurch der erforderliche Speicher zum Implementieren einer solchen Zeitverzögerungs-Kompensation reduziert werden kann.
Z.B. wird auf der Sender-Seite die Zeitverzögerungs-Kompensation nicht eingeführt, bevor nicht eine digitale Bandbreiten- Kompression durch einen geeigneten Codier-Algorithmus (z. B. eine adaptive Puls-Code-Modulation, eine adaptive Differenz- Puls-Code-Modulation, eine block-kompandierte Puls-Code- Modulation usw.) stattgefunden hat. Auf der Empfänger-Seite kann eine ähnliche, erforderliche Zeitverzögerungs-Kompensation, die mit dem Invers-QMF-Filter-Baum verbunden ist, vor dem Decodierschritt bewirkt werden. (Wenn gewünscht, kann die gesamte, erwünschte Teilband-Verzögerung für jeden gegebenen Kanal insgesamt auf der Sender-Seite oder insgesamt auf der Empfänger-Seite oder aufgeteilt zwischen beiden in irgendeiner Art und Weise bewirkt werden).
In der beispielhaften Ausführungsform gibt es ein ungefähres 4,7 : 1 Verhältnis zwischen der Anzahl der Bits pro Sekunde, die vor der Codierung und nach der Codierung durch das System laufen. Dementsprechend kann die Durchführung der erforderlichen Zeitverzögerungs-Kompensation an Punkten in dem System, wo die Signale auf minimale Bitraten komprimiert werden, den Digitalspeicher, der für das Implementieren solcher Zeitverzögerungen erforderlich ist, erheblich minimieren. In der beispielhaften Ausführungsform beträgt der herkömmlich erforderliche RAM (zum Implementieren der Verzögerungskompensation gemäß der Berechnung in dem Aufsatz von Zinser et al) 49 Sechzehn-Bit-Wörter, wohingegen bei Verwendung unserer Erfindung nur 5 Sechzehn- Bit-Wörter an RAM erforderlich sind.
Die vorliegende Erfindung enthält eine Technik für eine wirksame Implementation einer Verzögerungs-Entzerrung in einem Teilband-Codierer/Decodierer (z. B. einem Vielband-Daten- Kompressions-Wellenform-Codierer/Decodierer). Sie erlaubt eine effiziente Implementation (bezüglich minimaler Digital-Speicher-Erfordernisse) der Sprach-Bandbreiten-Kompressions-Algorithmen. Sie kann natürlich auch dazu verwendet werden, allgemeinere Wellenform-Codierer/Decodierer-Algorithmen zu implementieren, wenn Digitalsignale bandbreiten-komprimiert sind, so daß die Übertragung einer geringeren Anzahl von Bit pro Sekunde an einigen Punkten in dem System erforderlich ist.
Eine besonders wirksame Realisierung der Verzögerungsentzerrung wird für Filterelemente bereitgestellt (oder bezüglich dieser Sache für irgendwelche anderen Elemente), um das verarbeitete Signal innerhalb der diskreten Teilbänder zurück in den Zeitsynchronismus mit Bezug zueinander zu bringen, bevor sie gemultiplext werden und über einen gemeinsamen Kommunikationskanal übertragen werden und/oder zumindest bevor sie decodiert und in einen Zeitsynchronismus (d. h. "in Phase") rekombiniert werden. Da einige, gegenwärtig verfügbare DSPs (Digitalsignal-Prozessoren) nur eine begrenzte Digital- Speicher-Kapazität auf dem Chip haben, gestattet es die effizientere Zeitverzögerungskompensations-Technik der vorliegenden Erfindung, daß alle erforderlichen Signalverarbeitungsfunktionen auf einem einzigen DSP-IC-Chip implementiert werden können.
Das Empfangen und Senden digitaler Steuer- und Nachrichten-Datensignale über Funk-Kommunikationskanäle ist auch bereits im Stand der Technik gut bekannt. Z.B. kann auf das gemeinsam übertragene US-Patent Nr. 4,027,243-Stackhouse et al verwiesen werden, das eine Form eines digitalen Nachrichtengenerators für einen digital gesteuerten Funksender und -empfänger in einem Funkkommunikationssystem beschreibt. Vorkehrungen sind zum Erlangen einer Bit-Synchronisation und auch einer Wort- Synchronisation (die die vielfache Übertragung von Adreß- Informationen in komplementärer und nicht-komplementärer Form enthalten) in jeweils einer stetigen Abfolge von digitalen Befehlsnachrichten getroffen, die zwischen Funkstations- Einrichtungen übertragen werden. Eine Modemschaltung, die in der Lage dazu ist, ein 2 aus 3 ausgewähltes Barker-Code- Synchronisations(Sync)wort für die Rahmen-Synchronisation zu detektieren, ist in dem System von Stackhouse et al enthalten.
Eine kryptographische Codierung digitalisierter Sprachsignale ist auch im Stand der Technik gut bekannt. Der Datenverschlüsselungsstandard (DES), der in der vorliegend bevorzugten, beispielhaften Ausführungsform dieser Erfindung verwendet wird, ist selbst gut bekannt und vollständiger in Detail in den folgenden, gedruckten Veröffentlichungen beschrieben:
"Federal Information Processing Standards", Veröffentlichung No. 46, Data Encryption Standard (Datenverschlüsselungsstandard) Department of Commerce, NTIS, 5285 Port Royal Road, Springfield, Virginia 22161;
"Federal Standard 1027 GSA, Telecommunications, General Security Requirements For Equipment Using DES (Allgemeine Sicherheitserfordernisse für Einrichtungen mit DES)" erhältlich von NTIS oder dem U.S. Government Printing Office; and
"Federal Information Processing Standards, Veröffentlichung No. 81, DES Modes of Operation (DES-Betriebsmodi)" (der "Ausgangsrückkoppel-Modus" wird in der gegenwärtig bevorzugten Ausführungsform der Erfindung verwendet), auch erhältlich vom NTIS oder dem U.S. Government Printing Office.
Typischerweise werden wie beim DES codierte, digitale Sprachsignale in Blöcken oder "Rahmen" festgelegter Länge zusammen mit einem fortschreitend sich ändernden Verschlüsselungs-"Vektor" übertragen, der, wenn er mit geeigneten geheimen "Schlüssel"-Digitaldaten kombiniert wird, dazu verwendet werden kann, digitalisierte Sprachdaten (oder irgendeine andere Art von Digitaldaten) zu codieren oder zu decodieren.
Es ist auch bekannt, eine automatische, selektive Signalisierung innerhalb von Funk-Kommunikations-Netzwerken von verschiedenen Typen bereitzustellen. Manchmal wird ein getrennter "Steuer"-Kanal zum Erreichen der erwünschten, selektiven Signalisierungsfunktionen (z. B. der Auswahl von verfügbaren Kommunikationskanälen, der Auswahl von erwünschten Untersätzen von Nachrichten-Empfängern innerhalb des Systems) verwendet.
Aus verschiedenen Gründen wird jedoch davon ausgegangen, daß in den bekannten Sprach-Geheim-Systemen, die digitalisierte und kryptographisch codierte Sprachdatensignale verwenden, ein echt automatisches, selektives Signalisierungsvermögen früher nicht verfügbar war. Nichtsdestoweniger ist es in vielen Funk- Kommunikationsumgebungen sehr erwünscht, ein solches selektives Signalisierungsvermögen zu haben. Z.B. wäre es sehr nützlich, einen oder viele Repeater selektiv zu adressieren, die in dem Bereich eines gegebenen Transceivers sind, der eine solche verschlüsselte, digitale Sprachnachricht erzeugt oder empfängt und weiterleitet.
Es wird auch angenommen, daß es sehr erwünscht ist, einen späten Eingangsempfang und/oder eine Synchronisationswiederherstellung (sowohl Wort- als auch kryptographische Synchronisationswiederherstellung) im Zusammenhang mit einem digitalen Funkkommunikationssystem für geheime Sprachdaten zu ermöglichen, das ein echtes, selektives Signalisierungsvermögen aufweist.
Wie in Stackhouse et al erläutert wird, ist ein Funkfrequenz- Kommunikationskanal relativ rauschbehaftet und manchmal eine unzuverlässige Umgebung. Impulsrauschen, Vielweg-Interferenz und Signal-Fading sind typisch für die zu erwartenden Probleme, die erfolgreich überwunden werden müssen.
Die vorliegende Erfindung verwendet ein einzigartiges Format von Steuer-Digitalsignalen und von Digitalsignalen mit codierter Sprache, das die oben dargelegten, erwünschten Eigenschaften insbesondere in Zusammenhang mit einem Funkfrequenz-Kommunikationskanal bereitstellt. Es folgt natürlich auch, daß das gleiche, einzigartige Format auch vorteilhaft für irgendeinen anderen, weniger komplizierten Typ von Kommunikationskanal ist, wie z. B. herkömmliche Telefonkanäle oder Drahtleitungen (die vielleicht auch hinzugefügte, herkömmliche Modems an jedem Ende des Kanals verwenden).
Die EP-A-0111612 offenbart einen Signal-Codierer, der eine Filtereinrichtung zum Trennen eines Eingangssignals in eine Vielzahl von Teilbändern, eine Einrichtung zum Codieren jedes Teilband-Signals mit sowohl einem rückwärts-adaptiven Codier- Algorithmus als auch mit einem vorwärts-adaptiven Codier- Algorithmus und eine Einrichtung zum Auswählen für jedes Teilband eines der zwei codierten Signale zur Übertragung aufweist.
Gemäß einem ersten Aspekt der vorliegenden Erfindung, wird ein elektrischer Hybrid-Teilband-Signalprozessor bereitgestellt, der aufweist:
eine Filtereinrichtung, die einen Eingang zum Annehmen elektrischer Digitalsignale hat, welche ein Band mit Frequenzkomponenten repräsentieren und vier Oktav-Teilband- Ausgänge zur Verfügung stellt, die ein Gesamt-Frequenzband von ungefähr 180 bis 2900 Hertz abdecken;
eine erste, digitale Codier-Einrichtung zum Empfangen der drei niedrigsten Frequenz-Oktav-Digital-Teilband-Signale von den Ausgängen und zum Codieren jedes so empfangenen Teilbands in Übereinstimmung mit einem APCM oder ADPCM-Codier- Algorithmus, um erste, codierte Digitalsignale zu erzeugen;
eine zweite, digitale Codierer-Einrichtung zum Empfangen der höchsten Oktav-Digital-Teilband-Signale von einem anderen der Ausgänge und zum Codieren der so empfangenen Teilband- Signale in Übereinstimmung mit einem BCPCM-Codier-Algorithmus, um zweite, codierte Digitalsignale zu erzeugen; und
eine Multiplexer-Einrichtung zum Kombinieren der ersten und zweiten, codierten Digitalsignale in eine gemeinsame Folge von Digitalsignalen zur Übertragung über einen Digitalsignal- Kommunikationskanal.
Gemäß einem zweiten Aspekt der vorliegenden Erfindung wird ein elektrisches Hybrid-Teilband-Signal-Verarbeitungs-Verfahren bereitgestellt, das aufweist:
Annehmen elektrischer Digitalsignale, die ein Band von Frequenzkomponenten wiedergeben, und Erzeugen von vier Oktav- Teilband-Ausgängen, die ein Gesamt-Frequenzband von ungefähr 180 bis 2900 Hz abdecken;
Empfangen der niedrigsten Frequenz-Oktav-Teilband- Digitalsignale von den Ausgängen und Codieren der so empfangenen Teilband-Signale in Übereinstimmung mit einem APCM- oder ADPCM-Codier-Algorithmus, um erste, codierte Digitalsignale zu erzeugen;
Empfangen der höchsten Oktav-Teilband-Digitalsignale von einem anderen der Ausgänge und Codieren der so empfangenen Teilband-Signale in Übereinstimmung mit einem BCPCM-Codier- Algorithmus, um zweite, codierte Digitalsignale zu erzeugen; und
Kombinieren der ersten und zweiten Digitalsignale in eine gemeinsame Folge von Digitalsignalen zum Übertragen über einen Digitalsignal-Kommunikationskanal.
Diese und auch weitere Vorteile, Aufgaben und Eigenschaften der Erfindung werden durch ein sorgfältiges Studieren der nachfolgenden detaillierten Beschreibung der vorliegenden, bevorzugten, exemplarischen Ausführungsform dieser Erfindung in Verbindung mit den beiliegenden Zeichnungen verdeutlicht, von denen:
Fig. 1 ein schematisches Blockdiagramm der Hardware und der Gesamt-Hardware-Architektur ist, die zum Implementieren dieser Erfindung verwendet werden kann;
Fig. 2 ein Funktions-Blockdiagramm eines exemplarischen Hybrid-Teilband-Codierers in Übereinstimmung mit dieser Erfindung von dem Typ ist, der durch die Digitalsignal-Verarbeitung oder die "Sprach-Codier- Schaltungen", die in Fig. 1 gezeigt werden, implementiert werden kann;
Fig. 3 ein Funktions-Blockdiagramm eines exemplarischen ADPCM-Codierer/Decodierers des Typs ist, der in der Fig. 2 dargestellt wird und der auch durch eine geeignete Programmierung eines Digitalsignal- Prozessors (DSP), wie er in der Fig. 1 gezeigt wird, implementiert werden kann;
Fig. 4 ein Funktionsblock-Diagramm eines exemplarischen BCPCM-Codierer/Decodierers des Typs ist, der allgemein in der Fig. 2 gezeigt wird und der auch durch eine geeignete Programmierung der Digitalsignal-Prozessor-(DSP)-Schaltungen der Fig. 1 implementiert werden kann;
Fig. 5 ein allgemeines, funktionelles Flußdiagramm einer Übertragungsoperation in der exemplarischen Ausführungsform ist;
Fig. 6 ein Flußdiagramm einer exemplarischen Empfangsoperation in der exemplarischen Ausführungsform ist;
Fig. 7 ein Kurvenverlauf ist, der die nicht überlappenden Teilbänder darstellt, welche in der bevorzugten, exemplarischen Ausführungsform verwendet werden, um die Verzerrung zu minimieren, die ansonsten durch die relativ groben Quantisierungsschritte verursacht werden würde, welche notwendigerweise in dem ADPCM/BCPCM-Hybrid-Teilband-Codier/Decodierer der exemplarischen Ausführungsform verwendet werden;
Fig. 8 ein Funktions-Blockdiagramm eines typischen Zeitverzögerungs-Kompensations-Vorgangs gemäß dem Stand der Technik ist;
Fig. 9 ein Funktions-Blockdiagramm eines Zeitverzögerungs- Kompensations-Vorgangs in einem Teilband-Sender- Codierer in Übereinstimmung mit der vorliegenden Erfindung ist;
Fig. 10 ein Funktions-Blockdiagramm eines Zeitverzögerungs- Kompensations-Vorgangs für einen Teilband-Empfänger-Decodierer in Übereinstimmung mit der vorliegenden Erfindung ist;
Fig. 11 eine schematische/graphische Darstellung eines exemplarisch bevorzugten Formats oder einer Zeitfolge des gesendeten und/oder empfangenen Stroms von Digitalsignalen in der exemplarischen Ausführungsform der Fig. 1 ist; und die
Fig. 12-14 vereinfachte, allgemeine Fluß-Blockdiagramme der exemplarischen Computerprogramme sind, die in den Steuerprogramm-Speicher-Einrichtungen der exemplarischen System-Ausführungsform nach Fig. 1 für die Zwecke der Synchronisations-Aufrechterhaltung, der -Erfassung und des Späteingangs verkörpert sind.
Die Sende/Empfangs-Einrichtung der Fig. 1 enthält den gewöhnlichen Funk-Frequenz-Sender 10 und den Funk-Frequenz-Empfänger 12 (oder einen anderen Kommunikationskanal-Sender und -Empfänger wie z. B. die Sendeleitungen und die Empfangsleitungen eines herkömmlichen Drahtleitungsmodems). Wie in der Fig. 1 angegeben wird, kann die Sende/Empfangs-Einrichtung in Kommunikation mit einem oder mehreren Repeatern oder anderen Sende/Empfangs-Einrichtungen oder Basis-Station(en) über eine Funk-Frequenz oder über andere Kommunikationskanal-Formen sein. Die Freigegeben/Geheim-Schalter S1, S2 (die typischerweise als herkömmliche festkörperzustands-gesteuerte MUX- Schalter realisiert sind, die dazu verwendet werden, analoge Signale unter der Steuerung von digitalen Schaltsignalen zu schalten) können vorgesehen werden, so daß die Sende/Empfangs- Einrichtung in einem herkömmlichen "freigegebenen" Modus oder alternativerweise in dem kryptographischen oder "geheimen" Modus arbeiten kann. Wenn die Schalter z. B. in dem "freigegebenen" Modus sind, wie in der Fig. 1 gezeigt wird, wird das Audio-Eingangssignal, das von einem Mikrophon kommt und das gesendet werden soll, einfach direkt mit dem Sender 10 verbunden, während der Ausgang des Empfängers 12 direkt mit der gewöhnlichen Empfänger-Audio-Ausgangs-Schaltung verbunden ist.
Wenn die Schalter S1, S2 jedoch in die "geheime" Modus- Position bewegt werden, dann wird der mikroprozessorgesteuerte Rest der Schaltung nach Fig. 1 in Betrieb zwischen die gewöhnlichen Empfänger-Audio-Eingangs/Ausgangs-Schaltungen und die gewöhnlichen Funk-Frequenz-Sender/Empfänger-Schaltungen 10, 12 geschaltet. Insbesondere nimmt die mikroprozessorgesteuerte Schaltung herkömmliche Audioeingangssignale (z. B. von einem Mikrophon oder einem Audioverstärker oder ähnlichem) entgegen und wandelt diese in einen Strom von kryptographisch codierten Digitalsignalen um, die am Schalter S1 dem Modulator oder Sender 10 eingegeben werden. Auf der Empfangsseite kommt ein Strom von Digitalsignalen über den Detektor-Ausgang des Empfängers 12 an und wird schließlich decodiert und in analoge Audiosignale am unteren Kontakt des Schalters S2 umgewandelt, bevor sie den gewöhnlichen Empfänger-Audio-Ausgangsschaltungen (z. B. Audioverstärkern, Lautsprechern usw.) zugeführt werden.
In der bevorzugten Ausführungsform ist der Detektor-Ausgang des Empfängers 12 ständig mit den "Geheimen", digitalen Decodier-Schaltungen (wie in der Fig. 1 gezeigt wird) verbunden, so daß das empfangene Signal ständig überwacht werden kann. Wenn ein Schalter von "freigegebenen" auf "geheimen" Modus unerwarterterweise am Sender betätigt wird (z. B. am Anfang oder in der Mitte einer laufenden Nachricht), dann beginnt die "geheime" Schaltung des Empfängers automatisch mit dem erforderlichen Decodiererprozeß und schaltet decodierte Audiosignale zu dem Empfänger-Audio-Ausgangs-Schaltungen automatisch durch. Diese Anordnung ermöglicht es der Empfangs-Einrichtung, sich automatisch in den "geheimen" Modus zu schalten, wann immer ankommende Digitalsignale erfolgreich decodiert werden und tatsächlich wird dies in der bevorzugten Ausführungsform beabsichtigt.
Die Gesamtarchitektur der Mikroprozessor-Steuer-Schaltungen, die in der Fig. 1 gezeigt werden, ist allgemein bekannt. Insbesondere ist das Herz des Systems ein Steuer-Mikroprozessor 14 (z. B. ein Intel 8031 IC-Chip). Die Kommunikation mit dem Rest der Digital-Schaltungen findet über den gewöhnlichen Datenbus 16 und über den Steuerbus 18 statt. Der gewöhnliche Drücke-Um-Zu-Sprechen(PTT)-Schalter 20 kann als eine Leitung in dem Steuerbus 18 betrachtet werden, wenn gewünscht. Ein manueller Schalter für freigegebenen/geheimen Modus, der zum Auswählen des Modus der gesendeten Sprache verwendet wird, kann auch eine Leitung im Steuerbus 18 sein, wenn gewünscht. Wie gewürdigt werden sollte, gibt es keine Notwendigkeit für einen manuellen Empfangs-Schalter für freigegebenen/geheimen Modus, wenn ein automatisches Empfangs-Modus-Schalten, wie oben erläutert, durchgeführt wird. Das System kann ein bekanntes Codec 22 (z. B. einen Intel 2916 IC-Chip) und bekannte Sprachcodier-Schaltungen 24 in der Form eines geeignet programmierten Digitalsignal-Prozessors (DSP) (z. B. einen NEC 7720 IC-Chip) zum Umwandeln von Audiosignalen von digitaler in analoger Form oder von analoger in digitaler Form in Übereinstimmung mit bekannten Sprach-Digitalisierungs- und -Verarbeitungsalgorithmen enthalten.
In der bevorzugten, exemplarischen Ausführungsform ist das Audio-Frequenz-Band von 180 bis 2900 Hz in vier Oktaven aufgeteilt, wobei das höchste Frequenzband 1450-2900 Hz einer block-kompandierten Puls-Code-Modulation (BCPCM) unterzogen wird und wobei die drei niedrigeren Teilbänder bekannten Digital-Bandbreiten-Kompressionstechniken mit adaptiver Puls- Code-Modulation (APCM) unterzogen werden. Dies plus eine neue Zeitverzögerungskompensationstechnik erlauben, daß die Sprachcodierung unter Verwendung eines einzigen DSP-Chips 24 durchgeführt werden kann.
Der Datenverschlüsselungs-Standard wird über bekannte DES- Schaltungen 26 (z. B. einen MC 6859 IC-Chip) und einen herkömmlichen DES-Schlüssel-Speicher 28 (z. B. 64 Byte an RAM) implementiert. Geeignete, bekannte ROM-Schaltungen 30 (z. B. 4 kByte) sind auch vorgesehen, um physikalisch die Programm- Steuerstruktur zu verkörpern, die zu der vorliegenden Erfindung gehört, wie in der Fig. 1 gezeigt wird.
Die Sende/Empfangs-Schnittstellen-Schaltungen 32 werden manchmal als "Modem"-Schaltungen bezeichnet und können auch einen herkömmlichen Aufbau haben. Sie enthalten bevorzugterweise Bit-Wiederherstellungsschaltungen des Typs, der in dem gemeinsam übertragenen US-Patent Nr. 4,382,298 - Evans beschrieben wird. Obwohl bekannte Takt-Wiederherstellungs- und Aufwärts/Abwärts-Zählerschaltungen bei dieser Erfindung verwendet werden können, wird es gegenwärtig bevorzugt, die Takt-Wiederherstellungs-Schaltungen, die in der mitanhängigen, gemeinsam übertragenen Evans-Anmeldung Seriennummer 527,471, eingereicht am 29. August 1983, beschrieben werden und die Aufwärts/Abwärts-Zähler-Schaltungen, die in der mitanhängigen, gemeinsamen übertragenen Evans-Anmeldung Seriennummer 527,470, eingereicht am 29. August 1983, beschrieben werden, zu verwenden. Es wird Bezug auch auf das gemeinsam übertragene US-Patent Nr. 4,027,243 - Stackhouse et al für digitale Sende/- Empfangs-Modem-Schnittstellen-Schaltungen genommen, die für die Verwendung mit Funkfrequenz-Sendern und -Empfängern wie dem Sender 10 und dem Empfänger 12 und für einen festverdrahteten Barker-Code-Synchronisationswort-Detektor geeignet sind. In der bevorzugt, exemplarischen Ausführungsform kann die Schnittstelle 32 in einen "Synchronisations-Suche"-Modus gesetzt werden, worauf solch ein Barker-Code-Synchronisationswort-Detektor aktiviert wird, der darauffolgend immer dann ein Prioritäts-Interrupt-Signal an den Steuer-Mikroprozessor 14 ausgibt, wenn ein Synchronisationswort detektiert wird.
Ein herkömmlicher Gauß-Minimum-Umtast(GMSK)-Filter 34 (z. B. ein Bessel-Tiefpaß-Filter vierter Ordnung mit ungefähr 7 kHz Grenzfrequenz, gemessen an den 3dB-Punkten) wird bevorzugterweise verwendet, um den Strom von digitalen Ausgangssignalen zu verarbeiten, bevor sie zu dem Modulator des Senders 10 durchgelassen werden, wie von Fachleuten gewürdigt werden sollte.
Das Ausgangssignal des Empfängers 12 (z. B. von einem FM- Diskriminator) wird bevorzugterweise auch durch eine herkömmliche Begrenzerschaltung 36 geschickt, um Gleichspannungseffekte zu eliminieren, die ansonsten in dem Ausgangssignal des Empfänger-Diskriminators vorhanden sein würden. Der Begrenzer 36 kann z. B. einen einfachen Vergleicher verwenden, um das momentan, ankommende Signal vom Empfänger 12 mit einem laufenden, gemittelten Wert über ein gewisses, vorheriges, relativ kurzes Intervall zu vergleichen, wie es von Fachleuten gewürdigt werden sollte.
Die Sende/Empfangs-Schnittstelle 32 kann z. B. auf der Sendeseite ein herkömmliches Parallel-zu-Seriell-Schieberegister zum Erzeugen eines seriellen Stroms von digitalen Binärsignalen aufweisen, die gesendet werden sollen. Auf der Empfangsseite kann die Sende/Empfangs-Schnittstelle 32 typischerweise einen digitalen Phasenregelkreis zum Erreichen einer Bitsynchronisation und einen festverdrahteten Korrelator zum Erkennen eines vorgegebenen Barker-Codes verwenden, der zum Erreichen einer Wortsynchronisation verwendet werden kann.
Das Datenformat, das in der bevorzugten Ausführungsform verwendet werden kann, wird nachfolgend dargelegt. Ähnlich wird die Zeitverzögerungskompensation, die in Verbindung mit den QMF-Bänken verwendet wird, bevorzugterweise nach dem Codierschritt (während des Sendens) und vor dem Decodier- Schritt (während des Empfangs) eingefügt. Dies minimiert den Speicher, der für das Implementieren solcher Zeitverzögerungen erforderlich ist, und ist somit zum Ermöglichen der Implementation nützlich, die nur einen einzigen DSP mit begrenzter Speicherkapazität verwendet.
Für Fachleute ist es verständlich, daß moderne DSP-Schaltungen nun verfügbar sind, die in geeigneterweise programmiert (z. B. mikrocodiert) werden können, um gewünschte Filterungs- und Zeitverzögerungs-Funktionen und auch um Codier/Decodier-Algorithmen (z. B. ADPCM/BCPCM), Multiplex-, Demultiplex- usw. Funktionen zu implementieren. Tatsächlich wird in der gegenwärtig bevorzugten, exemplarischen Ausführungsform ein NEC 7720 Digitalsignal-Prozessor (DSP) 24 in Fig. 1 derart programmiert. Um jedoch die funktionelle Bedeutung der verschiedenen Digitalsignal-Verarbeitungsschritte besser zu verstehen und somit ihre Implementation durch eine geeignete Programmierung zu erleichtern, ist es üblich, funktionale Blockdiagramme zu verwenden, die in den Fig. 2 bis 4 und 8 bis 10 dargestellt sind. Wenn einmal die notwendigen Funktionen somit in funktioneller Blockdiagrammform definiert worden sind, werden Fachleute leicht verstehen, wie ein geeigneter Digitalsignal-Prozessor (DSP) zu programmieren ist, um diese Funktionen zu implementieren, die innerhalb jedes gegebenen Blocks übliche und gut bekannte Digitalsignal- Verarbeitungsfunktionen sind.
Die Verwendung eines Hybrid-Teilband-Codier/Decodier-Algorithmus ist der Hauptgrund dafür, warum die Sprachcodierung, wenn es gewünscht wird, auf einem einzigen DSP-IC-Chip mit begrenzter Speicherkapazität (z. B. dem NEC 7720) ausgeführt werden kann. Zudem, um weiterhin die Verwendung von Speicher einzusparen, implementiert die gegenwärtig bevorzugte, exemplarische Ausführungsform die notwendige Zeitverzögerungskompensation nach dem Codierschritt (in der Sender-Funktion) und vor der Decodier-Funktion (in der Empfänger-Funktion). Durch Ausführen der erforderlichen Zeitverzögerungskompensation zwischen den Codierer/Decodierer-Funktionen, wo die Signale am stärksten komprimiert sind (z. B. dort, wo die geringste Anzahl von Bits pro Sekunde durchläuft), wird der Speicher, der zur Implementierung der Zeitverzögerungskompensation erforderlich ist, minimiert, wie nunmehr gewürdigt werden sollte.
Es gibt natürlich weitere Digitalsignal-Prozessoren, die weniger strenge Speichereinschränkungen haben, die alternativerweise verwendet werden können, um die vorliegende Erfindung der Hybrid-Teilband-Codierung/Decodierung praktisch auszuführen. Sie kann z. B. implementiert werden, in dem ein Main-Frame-Prozessor als System-Signal-Prozessor verwendet wird. Und viele DSP-Chips könnten auch dazu verwendet werden, daß Hybrid-Teilband-Codieren der vorliegenden Erfindung zu erreichen. In Situationen, wo Speichereinschränkungen weniger kritisch sind, wo aber vielleicht eine gewisse Anzahl äquivalenter Einschränkungen existiert (z. B. ein Kommunikationskanal mit begrenzter Bandbreite), kann somit die Verwendung der Hybrid-Teilband-Codier/Decodier-Techniken in Übereinstimmung mit der vorliegenden Erfindung dazu verwendet werden, ein erheblich verbessertes Signal-zu-Rausch-Verhältnis und/oder weitere Vorteile zu erhalten.
In dem funktionellen Blockdiagramm der Fig. 2 ist das Eingangssignal bei 100 bereits eine digitalisierte Version eines Eingang-Analog-Audio-Signals. Z.B. kann es eine serielle Bitfolge sein, die vom Codec 22 in der Fig. 1 in ein Eingangs- Puffer-Register des DSP 24 der Fig. 1 geladen wird. Das Signal, das am Eingang 100 vorliegt, gibt typischerweise ein eingegebenes, elektrisches Signal wieder, das ein Frequenzband von Komponenten (z. B. von ungefähr 180-2900 Hz) hat.
Gut bekannte Quadratur-Spiegel-Filter-(QMF)-Bänke (z. B. die herkömmliche nicht-symmetrische Baumstruktur, die die Berechnungserfordernisse für Echtzeit-Anwendungen, wie die vorliegende, vereinfacht) werden in der QMF-Bank 102, wie in der Figur 2 gezeigt, mit vier Bändern verwendet. Die QMF-Filter trennen das Eingangssignal in mehrere Kanäle von Digitalsignalen auf, die Audio-Signal-Komponenten in unterschiedlichen Teilbändern des Frequenzbereichs wiedergeben. Wie z. B. in der Fig. 2 dargestellt wird, geben die Bänder 1 bis 4 eine vieroktavige Aufteilung der 180-2900 Hz Eingangsbandbreite wieder.
Typischerweise wird eine gut bekannte QMF-Baumstruktur mit he und ho Filterpaaren verwendet, die in einer nicht-symmetrischen Baumstruktur verwendet werden, um das ankommende Digitalsignal in oktavmäßig aufgeteilte Bänder zu unterteilen. Jedes Filterpaar weist im wesentlichen eine abgezweigte, digitale Verzögerungsleitung auf. Das erste Filterpaar kann z. B. das höchste Frequenzband 4 und ein Eingangssignal für ein zweites Filterpaar bereitstellen. Das Ausgangssignal des zweiten Filterpaars stellt dann das Band 3 und ein Eingangssignal für ein drittes Filterpaar zur Verfügung, das wiederum das Band 2 bereitstellt und ein Eingangssignal für ein noch weiteres, viertes Paar von Filtern erzeugt, das schließlich das Ausgangssignal des Bands 1 erzeugt (das zweite Ausgangssignal des vierten Filterpaares wird einfach nicht verwendet).
Wie somit bemerkt wird, haben die Bänder 2, 3 und 4 weniger Filterelemente, die in ihrem Signalweg enthalten sind, und deshalb muß eine geeignete Zeitverzögerung in jedem solchen Band hinzugefügt werden, um die Zeitsynchronisation in der Fortpflanzung der entsprechenden Signalkomponenten in den unterschiedlichen Bändern durch das System hindurch aufrechtzuerhalten. Wie es gewürdigt werden wird, kann die notwendige Zeitverzögerungskompensation entweder auf der Sendeseite oder auf der Empfangsseite oder wie gewünscht aufgeteilt zwischen sowohl der Sendeseite als auch der Empfangsseite ausgeführt werden. Wenn z. B. vier, verwendete QMF-Filterpaare 32-, 16-, 16-, 16-Punktfilter sind, würde für die Bänder 4, 3 und 2 die entsprechende Zeitverzögerungskompensation 49, 21 bzw. 7 Filterverarbeitungszeiten betragen. Der genaue Wert der erforderlichen Zeitverzögerungskompensation hängt von der Anzahl von Punkten ab, die in jedem Filterpaar verwendet werden. Wenn z. B. 32-, 16-, 12-, 8-Punkt-Filterpaare verwendet werden, dann würden die erforderlichen Zeitverzögerungseinheiten 28, 11 bzw. 3 für die Bänder 4, 3 bzw. 2 sein. Die allgemeinen Überlegungen und eine Formel zum Berechnen einer solchen Zeitverzögerungskompensation werden in dem verwandten Aufsatz von Zinser et al dargelegt, auf den oben hingewiesen wurde.
Obwohl eine solche Zeitverzögerungskompensation herkömmlich unmittelbar nach der QMF-Filterung durchgeführt wird, und es erwünscht ist, die digitalen Digitalspeicher-Erfordernisse im Digitalsignal-Prozessor 24 maximal einzusparen, wird diese Zeitverzögerungskompensation nach den weiteren Bandbreiten- Kompressions-ADPCM/BCPCM-Codierschritten ausgeführt.
Wie auch in der Fig. 2 gezeigt wird, wird das Ausgangssignal im Band 1 der QMF-Filter-Bank 102 zu einem bekannten 3-Bit AD- PCM-Codierer 104 durchgelassen. Das Ausgangssignal des zweiten Bandes wird durch einen bekannten 2-Bit-ADPCM-Codierer 106 verarbeitet. Das Ausgangssignal des dritten Band von dem QMF- Filter 102 wird durch einen bekannten 2-Bit-ADPCM-Codierer 108 verarbeitet. Das Ausgangssignal des vierten Bandes von dem QMF-Filter 102 verläuft jedoch zu einem BCPCM-Codierer 110, wodurch ein Teilband-Codierer von einem hybriden ADPCM/BCPCM- Typ erzeugt wird. Wie weiter unten vollständig erläutert werden wird, ist die APCM nur ein Spezialfall der ADPCM und dementsprechend kann eine dieser Techniken in den Codierern 104, 106 und 108 verwendet werden.
Die Multiplexer-Funktion 112, die in Fig. 2 dargestellt ist, nimmt die seriellen Bit-Folgen, die von den Codierern 104, 106, 108 und 110 kommen, und wandelt sie in eine einzelne, serielle Ausgangs-Bit folge für die Übertragung entlang einem digitalen Kommunikationskanal um. Typischerweise ist die Multiplexerfunktion 112 in dem DSP 24 durch eine einfache Pufferung der seriellen Ausgangssignale von den Codier- Prozessen 104 bis 110 und dann durch ihr Packen in einer vorgegebenen Reihenfolge für die Ausgabe als eine einzelne, serielle Bitfolge implementiert.
Obwohl in der Fig. 2 nicht dargestellt, läuft, wenn eine Verschlüsselung der gesendeten Bitfolge erwünscht ist, die serielle Bitfolge von der Multiplexerfunktion 112 aus zu den DES- Schaltungen 26 zum Codieren in Übereinstimmung mit dem DES- Verschlüsselungs-Algorithmus, nach dem die sich ergebenden, codierten Datenbytes gepuffert werden und zusammengepackt werden und dann von bit-paralleler Form in die bit-serielle Form umgewandelt werden, bevor sie durch den Filter 34 zum Sender-Modulator ausgegeben werden. Diese vollständige Gesamt- Sendeoperation vom Mikrofon zum Modulator ist funktionell in der Fig. 5 dargestellt.
Ob mit DES verschlüsselt oder nicht, der Empfängerteil, der in der Fig. 2 gezeigt wird, wird möglicherweise der Empfänger einer seriellen Bitfolge sein, die ähnlich zu jener, ursprünglich von der Multiplexerfunktion 112 erzeugten sein kann. Wie z. B. in der Fig. 6 dargestellt ist, durchläuft die ankommende, bit-serielle Folge vom Empfänger-Diskriminator typischerweise den Begrenzer 36 und wird dann von der bitseriellen Form in die bit-parallele Form umgewandelt, bevor sie gepuffert wird, entpackt wird und auf herkömmliche Weise durch die DES-Schaltungen 26 verarbeitet wird, um die ankommenden Daten zu entschlüsseln und eine entschlüsselte, serielle Bitfolge zu erzeugen, die zu Puffern und zu Entpacken ist (d. h., gedemultiplext, wie durch die Funktion 114 in Fig. 2 angezeigt wird), um eine geeignete, bit-serielle Folge für jedes der Bänder 1 bis 4, die decodiert werden sollen, zu erzeugen.
Die Bänder 1 bis 3 werden natürlich in Übereinstimmung mit einem herkömmlichen ADPCM-Codier-Algorithmus decodiert, wohingegen das Band 4 mit einem herkömmlichen BCPCM-Decodier- Algorithmus, wie in Fig. 2 gezeigt wird, decodiert wird.
Die sich ergebenden vier Folgen aus bit-seriellen, decodierten Signalen für die Bänder 1 bis 4 durchlaufen dann eine herkömmliche 4-Band-QMF-Invers-Filter-Bank 116, wo sie in einer einzelnen, bit-seriellen Ausgangsfolge zusammengefaßt werden. Schließlich, wie in Fig. 6 gezeigt wird, durchläuft das bitserielle Ausgangssignal des Teilband-Codierers einen herkömmlichen Digital/Analog-Wandler (z. B. das Codec 22), um ein Audio-Analog-Signal zu erzeugen, das für die Verarbeitung durch herkömmliche Empfänger-Audio-Ausgangsschaltungen geeignet ist.
Obwohl die ADPCM- und BCPCM-Codier/Decodier-Funktionen herkömmlich sind und an und für sich selbst gut bekannt sind (wie ihre einfache Implementation auf programmierbaren Digitalsignal-Prozessoren), sind diese Funktionen nochmal für eine einfache Bezugnahme in den Fig. 3 und 4 dargestellt.
Z.B. zeigt die Fig. 3 ein typisches Funktionsdiagramm eines ADPCM-Codierer/Decodieres. Wenn das digitale Ausgangssignal des Quantisierer/Codierers 300 an den äußeren Niveaus seines vorgegebenen Bereichs ist, dann stellt die Schrittgrößen-Adaptation-Logik 302 diese Tatsache fest und setzt die Schrittgröße herauf, die von dem Quantisierer 300 verwendet wird. Andererseits, wenn festgestellt wird, daß der Quantisierer 300 nur in den inneren Niveaus des gegenwärtigen Bereichs ausgibt, dann wird die Schrittgröße reduziert. Wenn nur der Quantisierer 300 und die Schrittgrößen-Adaptations-Logik 302 verwendet werden, dann ist die Einrichtung tatsächlich ein APCM-Codierer. Die Hinzufügung des Decodierers 304 und des Rests der 1-Abzweigungs-Prädiktor-Schleife, die in Fig. 3 (die die Summationsknoten enthält) gezeigt wird, macht aus dem Codierer einen adaptiven Differenz-PCM-Codierer. Wie gewürdigt werden sollte, wird, wenn der Verstärkungsfaktor b gleich Null gemacht wird, aus dem ADPCM-Codierer wieder ein APCM-Codierer. Die Terme APCM und ADPCM werden so, wie sie in der vorliegenden Erfindung verwendet werden, als synonym betrachtet.
Die Schrittgrößen-Adaptations-Logik 302' im Empfänger der Fig. 3 verwendet im wesentlichen die gleiche Logik, die auf den laufenden Bitfolgen-Werten basiert, wie es auch die Logik 302 im Sender tut. Da jedoch Übertragungs-Fehler, die in dem Kanal auftreten, eine inkorrekte Adaptation im Empfänger verursachen können, wird ein exponentieller Ausschwingfaktor bevorzugterweise sowohl in der Senderlogik 302 als auch in der Empfängerlogik 302' verwendet, damit solche Fehler gedämpft werden. Mehr Einzelheiten bezüglich des exponentiellen Ausschwingmerkmals können durch das Lesen des relevanten, oben zitierten Aufsatzes von Zinser et al. gefunden werden. Kurz gesagt kann die Adaptations-Gleichung, die von der Logik 302 und 302' verwendet wird, die nachfolgende Form haben:
d(n) = 0,98[d(n-1)] + m[(n)] (Gleichung 1)
wobei d(n) der Schrittgrößen-Tabellen-Zeiger ist
I(n) das Quantisierer-Niveau ist
m[I(n)] die Aktualisierung des Schrittgrößen-Zeigers als eine Funktion des Niveaus ist.
Die Variable d(n) ist typischerweise darauf beschränkt zwischen den Werten 1 und 64 zu sein. Die Schrittgröße [D(n)] zum Zeitpunkt n wird gefunden, indem der ganzzahlige Wert von d(n) als ein Index für eine Suchtabelle (look up table) verwendet wird. Die Suchtabelle enthält 64 exponentiell beabstandete Schrittgrößen, die den gewünschten Dynamikbereich des Systems überspannen.
Eine typische m[I(n)]-Tabelle für einen 3-Bit-Quantizierer ist: Tabelle 1 - Zahlen Null-Niveau + Zahlen
(weitere Informationen bezüglich dieser Technik können in Boddie, Dokument 11, gefunden werden).
Noch einmal, wenn die inverse Prädiktorschleife einfach weggelassen wird, bleibt der APCM-Decodierer übrig. Wenn sie verbleibt, hat man einen ADPCM-Decodierer, wie es für Fachleute ersichtlich ist.
Ein typisches Funktionsblockdiagramm für einen BCPCM-Codierer/Decodierer wird in der Fig. 4 dargelegt. Hier werden die Abtastwerte des vierten Bandes von dem QMF-Filter bei 400 quantisiert, um eine einfache, serielle Bitfolge zu erzeugen, wobei jedes Bit in der Folge entweder einen nach Plus- oder einen nach Minus-Vorzeichen gerichteten Schritt wiedergibt. Die Größe des Schrittes, die für jeden Block von 16 Abtastwerten verwendet wird, wird durch Berechnen des mittleren Absolutwertes dieser 16 Abtastwerte über die Funktionen 404A und 404B abgeleitet. Der FIFO-Puffer 402 hält die sechzehn Abtastwerte während des Verstärkungs-Berechnungs- Vorganges fest. Er stellt sicher, daß die codierten Abtastwerte und die Verstärkung synchron am Empfänger empfangen werden. Dieses Pufferregister kann auch als ein Teil des Zeitverzögerungs-Kompensations-Puffers für das Band 4 verwendet werden. Das Ergebnis der Verstärkungs-Berechnung wird dann bei 406 quantisiert (z. B. unter Verwendung von 4 oder 5 Bits oder so ähnlich) und wird dann bei 408 gemultiplext, um eine bit-serielle Folge zur Ausgabe zu dem Rahmen- Multiplexer 112, der in Fig. 2 gezeigt wird, zu erzeugen.
Nach dem Hindurchlaufen durch den Kanal und den Demultiplexer 114 werden die Signale des vierten Bandes bei 410 gedemultiplext in eine Folge aus seriellen Vorzeichen-Bits bei 412 und in ein quantisiertes Verstärkungssignal mit vielen Bits bei 414 gedemultiplext, das bei 416 decodiert wird, um die gewünschte Schrittweite innerhalb der Decodierfunktion 418 zu setzen. Wie in der Fig. 4 gezeigt wird, werden Inkremente, die die decodierte Schrittgröße verwenden, hintereinanderfolgend addiert und/oder subtrahiert wenn hintereinanderfolgende Vorzeichen-Bits bei 118 decodiert werden, um ein Ausgangssignal für die Empfänger-QMF-Invers-Filter-Bank 116, wie in Fig. 2 gezeigt wird, zu erzeugen.
Wie es von Fachleuten zu würdigen ist, sollte die effektive Abtastung für jedes Band gleich der Nyquist-Frequenz für die höchste Frequenzkomponente innerhalb dieses Bandes sein. Die sich ergebenden Datenraten sind nicht nur eine Funktion der Abtastrate sondern auch eine Funktion der Bit-Anzahl, die verwendet wird, um jeden Abtastwert des Sprachsignals wiederzugeben. Wenn z. B. eine Gesamt-Abtastrate mit ungefähr 5800 Hz verwendet wird, zeigt die nachfolgende Tabelle 2 eine mögliche exemplarische Anordnung zum Erreichen einer Gesamt-Datenrate von 9600 Bits pro Sekunde über den Kommunikationskanal. Die Bandbreiten-Kompression, die bei jedem hintereinanderfolgenden Punkt in dem Funktionsdiagramm der Fig. 2 erreicht wird, zeigt den Typ der Gesamt-Bandbreiten-Kompression, die erreicht werden kann, wenn eine Hybrid-Teilband-Codierung verwendet wird. Tabelle 2 Band (Hz) Abtastrate Bits/Abtastwert Bits/Sekunde Total SBC Rahmen-Synchronisation plus Kopf Datenfrate
Wie es zu würdigen ist, werden Synchronisationssignale und möglicherweise weitere "Verwaltungs"-Informationen typischerweise auch in den übertragenen, seriellen Strom gemultiplext und Toleranzen sind somit in Tabelle 2 dafür vorgesehen.
Da relativ grobe Quantisierungsschritte in dieser exemplarischen Ausführungsform verwendet werden, wird bevorzugt angenommen, daß die Teilbänder sich tatsächlich nicht überlappen. Dementsprechend liegt der Übergang zwischen den Teilbändern tatsächlich in einer Senke der Gesamtfrequenz- Antwortcharakteristik des Gesamtsystems. Wie in der Fig. 7 gezeigt wird, kann der Übergang zwischen den Teilbändern innerhalb der Gesamtfrequenz-Antwort des Systems an Punkten auftreten, die eine Anzahl von Dezibels unterhalb der Spitze des Bandpaß-Niveaus im Band ist.
Wie oben angemerkt wurde, ist eine Anzahl von Teilband-Codierer/Decodierer-Implementationen, die programmierte Digitalsignal-Prozessoren verwenden, bereits im Stand der Technik diskutiert worden. Jene, die einen nicht-symmetrische QMF- Baumstruktur haben, treten jedoch immer mit der Erzeugung einer Zeitverzögerungskompensation direkt zeitbenachbart zu den QMF-Funktionen auf, wie in der Fig. 8 dargestellt wird. Hier ist ein zeitabgetastetes Eingangssignal bei 800 in mehrere Teilband-Digitalsignale in Bändern 1, 2, 3 und 4 aufgeteilt, wobei die Digitalsignale in jedem Band ein bestimmtes Frequenz-Band des ursprünglichen Signal s wiedergeben. Somit wird das Frequenzspektrum der ursprünglichen Eingangswellenform (z. B. ein analoges Audiosignal, das einem Codec eingegeben wird, das einen digitalisierten, seriellen Bitstrom am Eingang 800 auslöst) in vier Teilbänder unterteilt, indem vier herkömmliche Quadratatur-Spiegel- Filterpaare 802, 804, 806 und 808 verwendet werden. Eine vereinfachte Darstellung der QMF-Filtepaar-Funktionen ist in der Fig. 8 gegeben, da sie bereits gut aus dem Stand der Technik bekannt sind.
In Übereinstimmung mit Techniken des Stands der Technik wird jeder Teilband-Kanal von Digitalsignalen codiert, indem eine Technik verwendet wird, die eine Bandbreiten-Reduktion erzeugt, z. B. adaptive Differenz-Puls-Code-Modulation (ADPCM) oder einfach adaptive Puls-Code-Modulation (APCM) oder blockkompandierte Puls-Code-Modulation (BCPCM) usw. Digitale Codierer 1 bis 4 für Bandbreiten-Kompression werden in der Fig. 8 dargestellt, wie sie die jeweiligen Teilband-Kanäle 1 bis 4 verarbeiten, bevor die komprimierten Digitalsignale gemultiplext (z. B. gepuffert und in eine gegebene Sequenz gepackt) werden, um eine bit-serielle Folge von Digitalsignalen zu erzeugen, die diskrete Zeitsegmente der Original- Wellenform wiedergeben. Wie schematisch in der Fig. 8 gezeigt wird, werden geeignete Synchronisations-Bits und weitere Kopf- Bits oder "Verwaltungs (Overhead)"-Bit typischerweise auch in den Ausgangskanal gemultiplext und über den Ausgangskanal übertragen.
Auf der Fig. 8 sind typische repräsentative Bitraten überlagert, die an unterschiedlichen Punkten an der Schaltung auftreten können. Z.B. kann es am Eingang 800 eine Bitrate in der Größenordnung von 46.400 Bits pro Sekunde geben, während die kombinierten QMF-Filter-Ausgangssignale in allen vier Teilbändern ungefähr 43.500 Bits pro Sekunde gleichen können. Es wird darauf aufmerksam gemacht, daß eine beträchtliche 4,7 : 1-Reduktion in der Bitrate nach den Codierern auftritt, wo vier Teilband-Kanäle nunmehr insgesamt 9244 Bits pro Sekunde aufweisen. Wenn einmal zusätzliche Synchronisations- und Kopf- Bits und ähnliche hinzugefügt sind, kann der Ausgangskanal typischerweise 9600 Bits pro Sekunde aufweisen.
In jedem Fall, sollte bemerkt werden, daß, wenn eine Zeitverzögerungskompensation vor einer Bandbreiten-Kompression bewirkt wird, erheblich mehr Bits über die gewünschte Zeitverzögerung gespeichert werden müssen, um diese gewünschte Zeitverzögerungskompensation in den verschiedenen Teilbändern zu erreichen.
Andererseits, wenn eine Zeitverzögerungskompensation nach der digitalen Bandbreiten-Kompression durch die Codierer 2 bis 4 erzeugt wird (keine Zeitverzögerungskompensation wird tatsächlich im Teilband 1 benötigt, da es bereits mehr als die anderen Teilbänder aufgrund der zusätzlichen Filterfunktionen verzögert ist), wie es in der Fig. 9 dargestellt ist, dann brauchen nur erheblich weniger Bits für die erforderlichen Zeitverzögerungen gespeichert werden. Insbesondere kann in der beispielhaften Ausführungsform eine Verbesserung von ungefähr 10,4 : 1 bezüglich den Speichererfordernissen erreicht werden, indem eine Zeitverzögerungskompensation mit dem digitalen bandbreiten-komprimierten-Informations-Fluß und nicht auf andere Weise (wie es herkömmlich war und wie es in der Fig. 8 dargestellt ist) durchgeführt wird. Wenn man z. B. die Zinser et al Formel zum Berechnen der erforderlichen Teilband- Verzögerungen verwendet, dann würde die herkömmliche Praxis in der exemplarischen Ausführungsform typischerweise die Verwendung von 33+13+3 = 49 16-Bit-Wörter an RAM auf dem DSP- IC-Chip erfordern. Die vorliegende Erfindung benötigt jedoch nur [33(21/16)+13(2)+3(2)]/16 = 4,7 16-Bit-Wörter an RAM, um die gleichen, benötigten Zeitverzögerungen zu realisieren. Das ist eine äußert bedeutsame 10,4 zu 1 Reduktion von DSP- Verzögerungsspeichererfordernissen auf dem Chip, die dann vorteilhafterweise für andere benötigte DSP-Funktionen verwendet werden können.
Für eine geeignete Rekonstruktion des Ursprungssignals am Empfänger (siehe Funktionsdiagramm der Fig. 10), ist es unabdingbar, daß die verschiedenen Teilband-Signale an ihren jeweiligen Decodierern 1 bis 4 in geeigneter Zeitsynchronisation mit Bezug zueinander ankommen.
In einer einfachen, elementaren Implementation der Teilband- Codierung können einfache Bandpaß-Filter der gleichen Ordnung (z. B. führt jeder die gleiche Anzahl von Verzögerungsstufen ein) in symmetrischer Art derart verwendet werden, daß alle Teilband-Signale in Zeitsynchronismus verbleiben. Diese Implementation ist jedoch für eine Echtzeit-Signalverarbeitung schwerfällig und ineffizient. Eine sehr viel effizientere Lösung verwendet effiziente Vielphasen-Strukturen zum Implementieren von band-aufteilenden Quadratur-Spiegel-Filter-Bäumen, wie in den Fig. 8 bis 10 gezeigt wird. Hier wird die Bandaufteilungsfunktion und auch eine Dezimierung (mittels abwechselndem Abtasten der Filtereingänge zwischen den he, ho Abschnitten) gleichzeitig erhalten. Die Implementation ist von der Berechnung her effizienter, aber solange keine Kompensationszeitverzögerungen in die verschiedenen Teilband-Kanäle eingeführt sind, die eine geringere Anzahl von Filterschritten haben, sind die Signale in den verschiedenen Teilbändern nicht zeitsynchron. Die Anzahl der erforderlichen Verzögerungsstufen hängt von der Ordnung der Filter ab, aber typischerweise können fünfzig oder mehr Verzögerungsstufen für eine Codierer- Implementation für vier Teilbänder erforderlich sein. Wenn eine Zeitverzögerungskompensation, wie in der Art des Stands der Technik nach der Fig. 8, an einem Punkt erreicht wird, wo die Signale noch nicht in einem größeren Umfang bandbreiten komprimiert sind, muß eine relativ große Anzahl von Bits für die erforderlichen Zeitverzögerungen (z. B. 50 · 16 = 800 für eine 16-Bit-Architektur) gespeichert werden.
Wenn diese Erfindung, wie in der Fig. 9 dargestellt, verwendet wird, wird jedoch der Digitalspeicher, der für die Implementierung der Zeitverzögerungskompensation erforderlich ist, deutlich reduziert. Dies wird erreicht, indem die Zeitverzögerungskompensation nur durchgeführt wird, nachdem eine signifikante, digitale Bandbreiten-Kompression bereits aufgetreten ist, wodurch die Daten effizienter in die diskreten Wortlängen des Digitalspeichers gepackt werden können, der in dem DSP (oder einer anderen spezialisierten Hardware, wenn gewünscht) verfügbar ist. Die Codierer 1 bis 4 erzeugen eine Bandbreiten-Reduktion mittels einer einfachen Verminderung der Anzahl von Bits, die dazu verwendet werden, jeden Abtastwert des ursprünglichen Eingangssignals wiederzugeben. Diese reduzierten Anzahlen von Bits können dann in den RAM-Speicher auf herkömmliche DSP-ICs geschoben werden und somit dicht gepackt werden, um große Einsparungen an Speicher zu bewirken, der für die Verzögerungs-Entzerrung erforderlich ist.
Obwohl die erforderliche Zeitverzögerungskompensation vollständig während der Sender-Funktionen ausgeführt werden kann, wie in der Fig. 9 dargestellt wird, kann sie auch oder alternativerweise vollständig oder teilweise während der Implementation der Empfänger-Funktionen ausgeführt werden, wie in der Fig. 10 gezeigt ist. Wie in der Fig. 10 gezeigt wird, wird z. B. die Zeitverzögerungskompensation wieder an einen Punkt in den Signalverarbeitungsfunktionen erreicht, wo geringere Anzahlen von Bits gespeichert werden müssen, um die gewünschte Zeitverzögerungskompensation zu bewirken. Insbesondere wird die Zeitverzögerungskompensation irgendwo zwischen den Codierern 1 bis 4 des Senders, der in Fig. 9 gezeigt wird, und den Decodierern 1 bis 4 des Empfängers, der in Fig. 10 gezeigt wird, bewirkt.
Es ist zu würdigen, daß der rekonstruierte, digitale Ausgangs- Signalstrom entweder in einem bit-seriellen oder bit-parallelen (d. h. Byte)-Format sein kann, wie es für den Eingang zum Codec 22 erforderlich sein kann.
Die bevorzugte Zeitsequenz von Digitalsignalen, die vom Sender 10 gesendet werden, oder über den Empfänger 12 empfangen werden, ist schematisch in der Fig. 11 dargestellt. Dieses Format oder die Zeitsequenz von Digitalsignalen wird zur Übertragung unter Programmsteuerung des Mikroprozessors 14 erzeugt, und im Empfangsmodus ist der Steuer-Mikroprozessor 14 auch programmiert (z. B. über den ROM 30), so daß er geeigneterweise die gleiche Zeitsequenz oder das gleiche Format von Digitalsignalen detektiert und decodiert. Dieses einzigartige Format erlaubt eine anfängliche und fortlaufende Rahmensynchronisation, Repeater-Adressierung, kryptographische Synchronisation und selektive Signalisierung. Alle vier Typen von Informationen werden wiederholt in einem relativ langen Vorspann-Abschnitt zum Dämpfungsschutz (z. B. dem gewöhnlichen Rayleigh-Fading, das man in Funkfrequenz-Kommunikationskanälen erwarten kann), und zusätzlich werden alle vier Typen von Informationen wiederholt in regelmäßigen Intervallen innerhalb des verschlüsselten Sprachdaten-Stroms gesendet. Ein Dämpfungsschutz des Vorspanns durch vielfache Wiederholungen und/oder andere Techniken stellt eine sehr hohe Wahrscheinlichkeit an korrekter Anfangssynchronisation und Adressierungsfunktion bereit. Das Wiederholen aller vier Typen von Informationen innerhalb des Sprachdatenstroms erlaubt einen späten Eingang (im Fall, daß der Vorspann verloren geht oder ohne Erfolg decodiert wird) und/oder erlaubt die Wiederherstellung der Synchronisation (in dem Fall, das eine Synchronisation, die anfänglich von dem Vorspann aus erfaßt wurde, nachfolgend verloren ging, bevor das Ende der gegebenen Nachricht auftritt).
Wenn die Sender/Empfänger-Einrichtung der Fig. 1 im "geheimen" Modus ist und der PTT-Schalter aktiviert ist, wird der Vorspann-Teil des Formats, das in Fig. 11 gezeigt wird, zuerst gesendet, um eine Bit-Synchronisation, eine Wort- oder Rahmen-Synchronisation, eine kryptographische Synchronisation und eine Adressierung einzurichten (z. B. Repeater und/oder eine weitere selektive Signalisierung). Ein Fading-Schutz vor tiefem Fading (z. B. bis zu 45 ms) wird bevorzugterweise durch vielfache Wiederholungen einer Synchronisationssequenz und auch des Intialisierungsvektors (IV) und von selektiven Signalisierungssignalen (SS) erzeugt.
Die anfängliche "Punktgebungs (dotting)"-Sequenz ist nur ein abwechselndes 1,0 Muster von Digitalsignalen (z. B. 10101010 . . . ) und wird für eine "Sender-Aufwachzeit" (z. B. 25 ms) fortgesetzt. Während dieser anfänglichen "Punktgebungs"-Zeit können die Empfängerschaltungen schnell eine Bitsynchronisation erhalten. Z.B. können herkömmliche festverdrahtete Bitsynchronisationsschaltungen in der Sende/Empfangs-Schnittstelle 32, wie zuvor beschrieben wurde, verwendet werden, um automatisch eine Bitsynchronisation mit dem ankommenden, seriellen Strom von Digitalsignalen zu erhalten und in Bitsynchronisation zu verbleiben. Von Fachleuten ist es zu würdigen, daß logische 1en und 0en miteinander durch diese gesamte Diskussion ausgetauscht werden können, da sie sich nur auf zwei binäre Niveaus beziehen, und nicht auf eine festgelegte Spannungspolarität oder eine Amplitude.
Die Synchronisationssequenz tritt als nächstes für eine Zeitdauer auf, die gleich der Summe ist aus: (a) der maximal erwarteten Dämpfungsdauer, (b) der Bitdauer, die erforderlich ist um eine 99%ige Synchronisationerfassung sicherzustellen, und (c) der typischen Zeit, die für das Einschalten des Repeaters auftritt. Die exemplarische Synchronisationssequenz enthält zwölf Wiederholungen von 48-Bit-Synchronisationsgruppen, wobei jede der Gruppen ein 16-Bit-Synchronisationswort S (einen 11-Bit-Barker-Code, wie z. B. 11100010010, und fünf Bits zum Auffüllen oder für Punktgebung) eine 8-Bit "Außenadresse" (OA), die einmal in komplementärer Form wiederholt wird, (die alternativerweise weitere interne Datenkonfigurationen, wie z. B. eine 5-Bit-Repeater-Adresse, die zweimal wiederholt wird plus einen Auffüller aufweisen kann) um ein zweites 16-Bit-Feld zu vervollständigen, und eine 5-Bit-Synchronisationsnummer (SN), die dreimal wiederholt wird (wobei die zweite Wiederholung in der komplementären Form ist) plus ein letztes Bit eines Codes ungerader Parität, um das dritte 16-Bit-Feld in einer gegebenen 48-Bit-Gruppe zu vervollständigen. Bei 9600 Baud werden ungefähr 60 ms ((48x12)/9600) benötigt, um alle 576 Bits der Synchronisationssequenz im Vorspann der Fig. 11 zu übertragen.
Sobald ein korrektes Synchronisationswort S codiert wird, können die nachfolgenden OA- und SN-Felder erkannt werden, indem gefordert wird, daß alle Vektoren innerhalb jedes Feldes (2 in dem OA-Feld und 3 in dem SM-Feld) übereinstimmen (d. h. unter Berücksichtigung der komplementären Form von benachbarten, wiederholten Vektoren), um eine geeignete Rahmensynchronisation sicherzustellen, und/oder daß ein ausreichend fehlerfreier Empfang vorliegt. (Später Eingang wird von dem Vorspann-Eingang durch das Format des OA-Felds unterschieden.) Die geeignete Synchronisationsnummer SN wird rekonstruiert, indem zwei der drei bezüglich der Bit-Vektor-Felder ausgewählt werden. Die Synchronisationsnummerdaten SN helfen nicht nur die gegenwärtige oder momentane Position innerhalb der Synchronisationssequenz einzurichten, sie helfen auch sicherzustellen, daß die richtige Grenze zwischen der Synchronisationssequenz und der nachfolgenden IV- und SS- Signalsequenz, wie in Fig. 11 gezeigt wird, identifiziert wird.
Die IV- und SS-Felder folgen der Synchronisationssequenz im Vorspann der Fig. 11 nach. Die zweite Steuerdatensequenz enthält ein 64-Bit-Sicherheitsband (GB), einen 64-Bit- Initialisierungsvektor (IV) und eine 16-Bit-Selektiv- Signalisierungsadresse (SS), die neunmal in der gesamten IV- und SS-Sequenz von 1296 Bits wiederholt wird, die in der Fig. 11 dargestellt ist. Das 64-Bit-Sicherheitsband GB stellt einen Dämpfungsschutz zur Verfügung während das 64-Bit-IV-Feld dazu verwendet wird, eine kryptographische Synchronisations in Übereinstimmung mit dem herkömmlichen DES einzurichten. Das 16-Bit-Selektiv-Signalisierungsfeld SS stellt ein Gruppen- und Einzel-Selektiv-Signalisierungsvermögen innerhalb eines Funkkommunikationsnetzwerks zur Verfügung.
Die IV- und SS-Sequenz besteht für eine Zeitdauer, die gleich der Summe ist aus: (a) der Zeit, die zum Senden des Initialisierungsvektors IV erforderlich ist, (b) der Zeit, die für eine selektive Signalisierungsübertragung SS erforderlich ist, und (c) dem Grad des Dämpfungsschutzes, der für die SS/IV- Steuerdatenfelder erwünscht ist. In der beispielhaften Ausführungsform werden ungefähr 45 ms an Dämpfungsbereich in der IV- und SS-Sequenz von 1296 Bits zur Verfügung gestellt.
Der Selektiv-Signalisierungsvektor SS kann für ein selektive s Abrufen von Individuen oder Gruppen verwendet werden, die den gleichen kryptographischen DES-Schlüssel verwenden. Dementsprechend wird ein echtes, selektives Signalisierungsvermögen innerhalb eines kryptographischen Kommunikationsnetzwerkes bereitgestellt. Das 16-Bit-SS-Feld kann z. B. eine Benutzergruppe mit individuellen Adressen wiedergeben, so daß Benutzer mit dem gleichen kryptographischen Schlüssel nichtsdestoweniger die Möglichkeit haben, ihre Anrufe auf Untereinheiten oder auf individuelle Sende/Empfangs-Einrichtungen innerhalb ihres speziellen Netzwerkes weiter aufzuteilen. Z.B. kann das SS- Feld auch verschlüsselt sein, um eine selektive Signalisierung innerhalb einer Gruppe von Benutzern zu erleichtern, die den gleichen DES-Schlüssel haben, während keine Informationen an einen Benutzer mit einem unterschiedlichen Schlüssel (oder einem "Türhorcher") geliefert werden.
Das Sicherheitsband GB kann für eine zusätzliche Nachricht oder für zusätzliche Signalisierungsmöglichkeiten, wenn gewünscht verwendet werden, aber in der vorliegenden, beispielhaften Ausführungsform wird es nur mit einem Punktgebungs-Muster aufgefüllt. 64-Bit der Punktgebung wurden ausgewählt, um einen Dämpfungsbereich von ungefähr 45 ms zu erzeugen.
Der DES-Initialisierungsvektor IV enthält herkömmlicherweise 64 Bit und ist ein pseudozufällig erzeugter Initialisierungsvektor, der von dem herkömmlichen DES-Verschlüsselungs- Algorithmus verwendet wird, um die Zifferstromerzeugung zu initialisieren.
Ein "fünf aus neun" Auswahl wird zum Analysieren der 9 mal wiederholten IV/SS-Datensequenz verwendet. Z.B. wird am Empfänger jedes der neun sequentiellen GB/IV/SS-Datenfelder Bit um Bit auf zumindest einer Fünf-aus-Neun-Basis ausgewählt. Die ausgewählten Ergebnisse werden gespeichert, damit sie als korrekte IV/SS-Vektoren für kryptographische Synchronisation und selektive Signalisierungszwecke verwendet werden können.
Das Vorspann-Format der Fig. 11 wird dafür ausgewählt, eine 99%ige Wahrscheinlichkeit des korrekten Empfangs in einem Funkfrequenzkommunikationskanal zu erzeugen, der bis zu 3% Bitfehlerrate (BER) erfährt. Bei dieser Analyse wird das Fading als ein separater Prozeß behandelt und wird behandelt, indem redundante Daten (oder "offen"-gelassen, indem alle 1en oder 0en oder irgendein beliebiges Muster oder einfach gepunktete Sicherheitsbänder verwendet werden) zusammen mit wiederholten, kritischen Synchronisationsdaten, wie in Fig. 11 gezeigt wird, verschachtelt werden. Z.B. ist das Format der Fig. 11 dafür ausgelegt, gegen Verluste zu schützen, auch wenn bis zu 45 ms von Fading auf dem Funkfrequenz-Kommunikationskanal auftreten kann. Die Wahrscheinlichkeit für einen korrekten Empfang für die erforderlichen Funktionen ist dann das Produkt aus der Wahrscheinlichkeit der einzelnen Felder.
Somit, wenn Pch die Wahrscheinlichkeit für den Empfang eines korrekten Vorspanns ist, dann ist
Pch = (Pcs * Pcoa * Pcsn) * Pcss * Pciv [Gleichung 2]
wobei,
Pcs die Wahrscheinlichkeit eines korrekten Synchronisations-S- Empfangs ist;
Pcoa die Wahrscheinlichkeit eines korrekten OA Empfangs ist;
Pcsn die Wahrscheinlichkeit für einen korrekten Synchronisations-Nummer-SN-Empfang ist;
Pcss die Wahrscheinlichkeit für den Empfang einer korrekten Selektiv-Signalisierungs-SS-Adresse ist; und
Pciv die Wahrscheinlichkeit für den korrekten Empfang eines Initialisierungsvektors IV ist.
Unter der Voraussetzung einer 3%igen BER und dem Format nach Fig. 11:
(a) für einen Repeater-Empfänger oder einen beweglichen Empfänger;
Pcs * Pcoa * Pcsn = 0,98964 [Gleichung 3]
(b) für einen beweglichen Empfänger (der Repeater braucht nicht IV und SS);
Pcss * Pciv = 0,99978 [Gleichung 4]
(c) für den Repeater ist die Wahrscheinlichkeit für eine korrekte Erfassung gleich
Pcra = 0,98964 [Gleichung 5]
(d) für einen mobilen Empfänger ist die Wahrscheinlichkeit für einen korrekten Empfang des Vorspanns gleich
Pcma = 0,98964 * 0,99978 [Gleichung 6]
Pcma = 0,98845 [Gleichung 7]
Das Format der Fig. 11 stellt typischerweise zur Verfügung: - eine anfängliche Eintrittszeit von ungefähr 250 ms, - einen Wiedereintritt (im Fall eines vorübergehenden Synchronisationsverlustes) - ein Spät-Eingangs-Vermögen - eine Wahrscheinlichkeit für eine korrekte Detektion des Kopfes > 99% bei einer Kanal-BER von 3% - Schutz gegen Dämpfungen von bis zu 50 ms Dauer - Falschrate geringer als ungefähr einmal pro Woche.
Der Ausgangs-Rückkoppelmodus des Betriebs des DES-Algorithmus erfordert, daß ein 64-Bit-Vektor in jeder Rahmenperiode gesendet wird. Der Vektor ist unterschiedlich für jede Übertragung wodurch einer aus 264 möglichen Vektoren gebildet wird. Der Vektor wird als Initialisierungsvektor oder IV bezeichnet.
Die rekonstruierten SS- und IV-Vektoren sind das Ergebnis des Auswählens von zumindest fünf aus neun der verfügbaren Gruppe von 9 Vektoren, wie zuvor beschrieben wurde. Das Verfahren zum Auswählen von zumindest fünf aus neun aus dem ankommenden Datenstrom hat den Effekt der Verbesserung der effektiven Bitfehlerrate (BER) des Kanals. Für eine gegebene Kanalfehlerrate Pe kann die Wahrscheinlichkeit des korrekten Empfangs, wobei die Wahrscheinlichkeit des korrekten Empfangs von IV und SS Pciv * Pcss ist, wie nachfolgend berechnet werden:
[Gleichung 8]
Für Pe = 0,03 (3% BER) ergibt sich Pciv * Pcss zu 0,99978 oder 99,98% Wahrscheinlichkeit für richtigen Empfang.
Ein korrekter Synchronisations-S-Empfang (11-Bit-Barker-Code) wird sichergestellt, indem die 11 Bits des Barker-Codes mit einer 5-Bit-Auffüllung kontinuierlich über eine begrenzte Zeitdauer wiederholt werden. Diese Zeit wurde als die Summe aus der (erwarteten) Dämpfungsdauer im schlimmsten Fall und aus der Zeit gewählt, die benötigt wird, um das Synchronisations-Muster zu wiederholen, so daß die Wahrscheinlichkeit eines korrekten Empfangs mindestens 99% bei einer 3%igen BER ist.
Die Wahrscheinlichkeit, das 27 Bit bei einer 3%igen BER korrekt sind, ist einfach (1-0,03)²&sup7; oder 0,439, d. h., daß die Wahrscheinlichkeit dafür, daß die Synchronisation beeinträchtigt ist (1-0,439) oder 0,561 beträgt. Somit beträgt die Wahrscheinlichkeit dafür, daß die Synchronisation (Sync) n mal in einer Reihe beeinträchtigt ist (0,561)n oder die Wahrscheinlichkeit einer korrekten Synchronisation unter diesen Bedingungen beträgt 1-(0,561)n. Es ist erforderlich, daß diese bei der exemplarischen Ausführungsform zumindest 0,99 ist. Der Wert n, der die obenstehende Gleichung erfüllt, ist mindestens 8 (12 wird in der exemplarischen Ausführungsform verwendet und ist damit mehr als ausreichend). Die Wahrscheinlichkeit einer korrekten Synchronisation S und von OA beträgt 0,99902.
Die Wahrscheinlichkeit eines korrekten Empfangs des Vorspanns beträgt unter diesen Bedingungen
Pch = Pcs * Pcsiv = 0,99902 * 0,99 * 0,99978 = 0,9899 = 0,99.
Dem Vorspann, der in Fig. 11 gezeigt wird, folgen hintereinanderfolgende Datenrahmen nach, von denen jeder einen Kopf-Abschnitt mit 112 Bit und 2040 Bit von verschlüsselten Sprachdaten enthält. Der Kopf enthält eine einzige Wiederholung des Synchronisations-Worts S, der Außen-Adresse OA, des Initialisierungsvektors IV und der selektiven Signalisierungsadresse SS. Weder ist eine Synchronisations-Zähl-Nummer SN noch sind vielfache Wiederholungen bei dem Versuch vorgesehen, die gesamte Datenrahmenlänge so klein wie möglich zu halten (z. B. in der Größenordnung von 225 ms) und/oder die erforderliche Datenverarbeitungs-Verwaltung auf ein Minimum zu halten, wobei es während der Zeit notwendig ist, auch die ankommenden, verschlüsselten Sprachdaten zu decodieren und sonstig zu verarbeiten.
Nichtsdestoweniger werden durch Einfügen eines solches Kopfes in jeden Datenrahmen genug Informationen regelmäßig zur Verfügung gestellt, um einen späten Eingang in eine fortlaufende Nachricht oder Konversation hinein zu erlauben und/oder um einen verlorenen Rahmen oder eine kryptographische Synchronisation wieder einzurichten (z. B. wie es bei einem vorübergehenden Signalverlust oder vielfachen Übertragungsbedingungen oder ähnlichem auf einem typischen Funkfrequenz-Kommunikationskanal auftreten). Eine Synchronisations-Aufrechter haltungs-Steuerfunktion in dem Empfänger kann somit den fortlaufend empfangenen Daten-Rahmen-Kopf überwachen. Sie kann einen gewissen Betrag an "freiem Lenken" erlauben, auch wenn ein schlechter Kopf manchmal detektiert wird, da der kritische kryptographische Initialisierungsvektor IV aus einem zuvor empfangenen (korrekten) IV vorhergesagt werden kann. Wenn einmal die kryptographische Synchronisation vollständig verloren gegangen ist, erfordert die bevorzugte, exemplarische Ausführungsform, daß zwei gültig empfangene IVs (in hintereinanderfolgenden Datenrahmen) detektiert werden, bevor eine geeignete kryptographische Synchronisation erfolgen kann.
Wie es auch in der Fig. 11 gezeigt wird, wird ein Nachrichten-Ende(EOM)-Signal am Ende der Nachrichtenübertragung (z. B. bei Freigeben des PTT-Schalters 20) übertragen. Das EOM-Signal wird für ungefähr 50 ms in der exemplarischen Ausführungsform fortgesetzt, um relativ lange Dämpfungen in dem empfangenen Signal zu erlauben, während noch sichergestellt wird, daß das EOM in geeigneterweise decodiert werden kann.
In dem Format der Fig. 11 sollte das Synchronisationswort S bevorzugterweise den anderen zugeordneten Felder (z. B. OA, IV, SS) vorhergehen, um eine Rahmen-Synchronisations-Erfassung zu ermöglichen, bevor die anderen Felder detektiert werden müssen. Die genaue Reihenfolge der verbleibenden OA/IV/SS- Felder ist jedoch im wesentlichen eine Sache der Auswahl.
Fachleute sollten dazu im Stande sein, sich leicht Übertragungs-Steuerprogramme für den Mikroprozessor 14 auszudenken, die zum Zusammenbauen und Senden von Datenströmen in Übereinstimmung mit den Zeitsequenzen, die in Fig. 11 dargestellt sind, erforderlich sind. Da die Empfangs-Verarbeitungs-Steuerung doch in gewisser Weise stärker beteiligt ist, wird eine exemplarische Ausführungsform geeigneter Computer-Programm-Subroutinen in den Fig. 12 bis 14 wiedergegeben, um das Mikroprozessor-Steuersystem der Fig. 1 dazu zu veranlassen, die Zeitsequenz aus Digitalsignalen, die in Fig. 11 dargestellt sind, in geeigneterweise zu empfangen und zu decodieren.
Die Empfangs-Steuerfunktionen, die durch das Digitalsignal- Format der Fig. 11 erforderlich sind, können in zwei Hauptfunktions-Computerprogramm-Subroutinen aufgeteilt werden: (a) eine Synchronisations-Erfassung-Subroutine, wie in der Fig. 12 gezeigt, und (b) eine Synchronisations-Aufrechterhaltungs-Subroutine wie in der Fig. 13 gezeigt. Eine Subroutine niedrigen Niveaus für "späten Eingang", die in Fig. 14 gezeigt wird, wird in Verbindung mit den weiteren Programmen der Fig. 12 und 13 verwendet, um einen erfolgreichen späten Eingang in eine fortlaufende Konversation zu erlauben.
Ein wiederholter, festverdrahteter Test wird für das Vorhandensein eines 11-Bit-Barker-Code-Synchronisationsworts S in der Sende/Empfangs-Schnittstelle 32 gemacht, unabhängig von dem Geheim/Freigegebenen-Modus zustand, womit ein automatischer Empfang von entweder DES-codierter, digitaler Sprachübertragung oder normaler analoger Sprachübertragung ermöglicht wird. Immer wenn decodierte Sprache vorhanden ist, schaltet der Steuer-Mikroprozessor 14 selbst 52 in einen "geheimen" Empfangsmodus. Ein geeigneter visueller oder anderer Indikator dieses automatisch abgelittenen "geheimen" Modus kann auch durch den Steuer-Mikroprozessor aktiviert werden. (Wenn gewünscht, kann der Sendeabschnitt der Schalter S1, S2 auch automatisch in den "geheimen" Modus in Bereitschaft für irgendeine Rückübertragung geschaltet werden.) Es wird daran erinnert, daß die Sende/Empfangs-Schnittstelle 32 der Fig. 1 bevorzugterweise festverdrahtet ist, um automatisch das geeignete Barker-Code-Wort zu erkennen und um ein geeignetes Prioritäts-Interrupt-Signal für den Mikroprozessor 14 zu erzeugen, das dann abrupt die Steuerung zum Eintrittspunkt 1200 der Synchronisations-Erfassungs-Subroutine umschaltet.
Alternativerweise kann die Sende/Empfangs-Schnittstelle 32 ein einfaches Vielfach-Bit-Register bereitstellen, durch das der ankommende Bitstrom hindurchläuft und das periodisch vom Mikroprozessor 14 am Block 1202 abgetastet wird. Wenn das geeignete Barcode-Wort noch nicht empfangen wurde, dann kann der ankommende Bitstrom um ein oder mehrere Bit in dem Schnittstellenpuffer bei 204 fortschreiten und ein weiterer Test für einen geeigneten Barker-Code bei 1202 kann durchgeführt werden. In der bevorzugten, exemplarischen Ausführungsform sollte der Test bei 1202 immer einfach bestätigen, daß ein geeignetes Barker-Code-Synchronisations- Wort vorhanden ist, da dies die Bedingung ist, auf die hin die Steuerung zum Eintritts-Punkt 1200 übergeht. Wenn nicht, wird die Schnittstelle 32 in ihren Synchronisations-Suchmodus gesetzt und die Steuerung des Mikroprozessors 14 wird zu einem Programm höheren Niveaus zurückgegeben, bis der nächste Prioritäts-Interrupt von der Schnittstelle 32 erzeugt wird, der anzeigt, daß ein weiteres, geeignetes Synchronisations- Wort S detektiert worden ist. Es sollte gewürdigt werden, daß die Schnittstelle 32 bevorzugterweise verdrahtet ist, um eine Erzeugung irgendeines nachfolgenden Prioritäts-Interrupts zu hemmen, bis sie wiederum in einen Synchronisations-Suchmodus gesetzt wird. Ansonsten würde ein Prioritäts-Interrupt immer erzeugt werden, wenn ein ankommendes S-Wort auftritt. Es sollte auch darin erinnert werden, daß eine Bitsynchronisation typischerweise durch eine herkömmlich festgelegte Hardware in der Sende/Empfangs-Schnittstelle 32 durchgeführt wird.
Wenn ein korrektes Barker-Code-Synchronisations-Wort S bei 1202 detektiert worden ist, geht die Steuerung zu 1206 über, wo eine Überprüfung nach einer geeigneten Außen-Adresse OA durchgeführt wird. In anderen Worten, ist die OA für die bestimmte Sende/Empfangs-Einrichtung? Wenn nicht, dann geht die Steuerung zurück zum Warteschleifenblock 1208, wo der Mikroprozessor 14 nun auf das nächste Synchronisationswort S wartet, das wieder bei 1202 getestet wird.
Wenn sowohl ein gültiges Synchronisationswort S und eine gültige Außenadresse OA bei den Blöcken 1202 und 1206 detektiert werden, dann wird ein Test bei 1210 durchgeführt, um zu bestimmen, ob die S- und OA-Daten, die gerade empfangen wurden, von dem Vorspann gemäß Fig. 11 kommen oder von einem Datenrahmen-Kopf, der in letzteren Fall anzeigen würde, daß ein später Eingang bezüglich einer fortlaufenden Nachricht beabsichtigt ist. Wie zuvor erläutert wurde, enthält das OA- Feld zwei 8-Bit-Vektoren. In dem Vorspann ist der zweite Vektor das logische Komplement des ersten Vektors. In dem Datenrahmen-Kopf ist jedoch der zweite Vektor nur eine einfache Wiederholung des ersten Vektors.
Dementsprechend kann ein Test beim Block 1210 gemacht werden, um zu sehen, ob der zweite Vektor in dem gerade empfangenen OA-Feld invertiert ist. Wenn er es ist, dann wird ein Ausgang zu der Subroutine für späten Eingang gemäß Fig. 14, wie gezeigt, durchgeführt. Wenn nicht, dann wird eine normale Synchronisationerfassung von dem Vorspann angezeigt und die Steuerung schreitet zum Block 1212 fort, wo ein Test durchgeführt wird, um zu bestimmen, ob die Synchronisationsnummer SN eine gültige Nummer (z. B. nehme die drei 5-Bit- Vektoren und die Bitüberprüfung des Codes ungerader Parität mit Bezug zueinander heraus und, wenn so, ist die angezeigte Synchronisations-Nummer kleiner oder gleich 12?). Wenn die Synchronisationsnummer SN nicht gültig ist, dann wird der Ausgang über die Warteschleife 1214 zurück zum Block 1202 genommen, um auf das nächste, gültige Barker-Code-Synchronisationswort S zu warten.
Wenn jedoch eine gültige Synchronisationsnummer SN bei 1212 detektiert wird, dann schreitet die Steuerung zum Block 1216 fort, wo die Datenfeldgrenzen innerhalb des Vorspanns nun eingerichtet werden (z. B. da man nun weiß, welches der zwölf wiederholten S/OA/SN-Felder gerade erfolgreich detektiert worden ist und wo es in dem Schnittstellenpuffer-Register angeordnet ist). Die neun wiederholten GB/IV/SS-Felder in der IV und der SS Sequenz des Vorspanns werden dann empfangen und eine Auswahl unter den neun Wiederholungen der IV- und SS-Datenfelder wird durchgeführt. In der exemplarischen Ausführungsform wird eine einfache Mehrheits-Auswahl (z. B. zumindest 5 aus 9) auf einer Bit-um-Bit-Basis durchgeführt, um die letztendlichen IV- und SS-Feldwerte für eine spätere Verwendung durch den Mikroprozessor 14 zu bestimmen.
Nachdem das gewählte SS-Feld verfügbar ist, schreitet die Steuerung als nächstes zum Block 1218 fort, wo das SS-Feld getestet wird, um sicherzustellen, daß es für diese bestimmte Sende/Empfangs-Einrichtung korrekt ist. Wenn nicht, dann wird der Ausgang über den Block 1220 genommen, wo das empfangende Modem in der Schnittstelle 32 wiederum in den Synchronisations-Such-Modus gesetzt wird, in dem eine Suche nach dem nächsten korrekten Barker-Code-Wort durchgeführt wird.
Schließlich, wenn die gesamte Synchronisations-Erfassungs-Subroutine der Fig. 12 erfolgreich abgeschlossen worden ist, dann wird der Ausgang vom Block 1218 genommen, um eine tatsächliche Decodierung der Datenrahmen zu beginnen, die nachfolgen, um die Empfänger-Audio-Ausgangsschaltungen anzutreiben. Da jedoch der erste Abschnitt jedes Datenrahmens in der exemplarischen Ausführungsform ein Kopf-Abschnitt ist, der die S/OA/IV/SS-Felder wiederholt, kann ein Ausgang von der Subroutine nach Fig. 13, wenn es erwünscht ist, einfach zu der Synchronisations-Aufrechterhaltungs-Subroutine nach Fig. 12 gemacht werden, wo die Steuerung des Mikroprozessors 14 normalerweise irgendwie während des fortlaufenden Empfangs einer Folge von Datenrahmen verbleibt.
Auf den Eintritt in die Synchronisations-Aufrechterhaltungs- Subroutine der Fig. 13 beim Block 1300 hin schreitet die Steuerung im Block 1302 fort, wo die IV- und SS-Felder von dem gegenwärtig empfangenen Datenrahmen-Kopf in ein Pufferregister hinein gelesen werden und der gerade empfangene kryptographische Spezialisierungsvektor IV wird mit dem vorhergesagten, nächsten IV verglichen. Wie es von Fachleuten als Vorteil geschätzt werden wird, erlaubt es der herkömmliche DES-Algorithmus, den nächsten IV auf der Basis des vorhergehenden IV vorherzusagen. Für den allerersten Datenrahmen sollte der IV im Kopf der gleiche sein, wie der IV, der bereits von dem Vorspann empfangen wurde, und daraufhin ausgewählt wird. Somit, um den ersten Datenrahmen unterzubringen, kann eine anfängliche Verwaltungsoperation durchgeführt werden (z. B. zurück in die Synchronisations-Erfassungs-Subroutine, um den vorhergesagten nächsten IV anfänglich zu setzen, so daß er gleich dem daraufhin ausgewählten Vorspann-IV ist).
Zusätzlich kann der Block 1302 einen Test für das Nachrichtenende-Zeichen EOM enthalten, da dies ein bequemer Platz sein würde, eine solche Detektion zu machen. Wenn detektiert, kann die Schnittstelle 32 wiederum in den Synchronisations-Submodus gesetzt werden und die Steuerung des Mikroprozessors 14 kann zu Programmen höheren Niveaus zurückgegeben werden.
Der tatsächliche Vergleich des gegenwärtig empfangenen IV mit dem vorhergesagten nächsten IV wird beim Block 1304 in der Figur 13 dargestellt. Wenn die zwei nicht Übereinstimmen, dann wird ein IV-Verlust angezeigt und die Steuerung wird zum Block 1306 zurückgegeben, wo ein Test gemacht wird, um zu sehen, ob ein Zeichen für späten Eingang zuvor gesetzt worden ist (durch die Subroutine für späten Eingang gemäß Fig. 14, die weiter unten diskutiert wird). Wenn das Zeichen für späten Eingang gesetzt war, dann wird der Ausgang zum Block 208 genommen, wo der gegenwärtig, empfangene IV verwendet wird, um einen vorhergesagten, nächsten IV abzuleiten und die Steuerung wird zum Block 1302 zurückgegeben.
Andererseits, wenn das Zeichen für späten Eingang nicht gesetzt war, dann schreitet die Steuerung vom Block 1306 zum Block 1310 zurück, wo ein "Verlust von IV"-Zähler inkrementiert wird. Der Zähler-Inhalt wird dann bei 1312 getestet, um zu sehen, ob er kleiner oder gleich einem gewünschten Maximum ist. In der exemplarischen Ausführungsform kann das Maximum auf einen Wert bis zu 10 gesetzt sein. Wenn der "Verlust von IV"-Zähler noch nicht den maximal erlaubten Inhalt überschritten hat, dann wird der Ausgang zum Block 1314 genommen, wo das gegenwärtig empfangene, verschlüsselte Sprachdaten-Feld decodiert wird, indem herkömmliche DES- Algorithmen verwendet werden. Die decodierten Ergebnisse werden dann herkömmlicherweise auch zum Codec 22 übergeben, der die analogen Empfänger-Audio-Ausgangsschaltungen antreibt, wie nun von Fachleuten gewürdigt werden sollte, und die Steuerung wird zum Block 1302 der Synchronisations-Aufrechterhaltungs-Subroutine zum Verarbeiten des nächsten Datenrahmens der ankommenden Nachricht zurückgegeben.
Wenn der "Verlust von IV"-Zähler den maximal zulässigen Wert überschreitet, was beim Block 1312 getestet wird, dann zeigt dies einen Verlust von Synchronisation an, und im Ergebnis wird die Schnittstelle 32 wieder in ihren Synchronisations- Suchmodus gesetzt und die Steuerung wird zu Programmen höheren Niveaus zurückgegeben, wie durch den Block 1316 angezeigt wird.
Unter normalen Umständen, wenn sich beim Test beim Block 1304 kein IV-Verlust ergibt, dann wird die Steuerung zum Block 1318 weitergegeben, wo ein Test bezüglich des Zeichens für späten Eingang gemacht wird. Wenn das Spät-Eingangs-Zeichen nicht gesetzt worden ist, dann schreitet die Steuerung zum Block 1320 weiter, wo der "Verlust von IV"-Zähler gelöscht wird (auch im Fall, daß er zuvor auf einen gewissen Inhalt akkumuliert worden ist), und die Steuerung schreitet zum Block 1314 fort, wo das verschlüsselte Sprachdatenfeld decodiert wird, usw., wie zuvor beschrieben wurde. Andererseits, wenn das Späteingangs-Zeichen gesetzt war, wie im Block 1318 getestet wurde, dann wird das Spät-Eingangs-Zeichen beim Block 1322 zurückgesetzt, um eine gute Spät-Eingangs-Synchronisationserfassung anzuzeigen. Wie nun gewürdigt werden sollte, schreitet die Steuerung des Mikroprozessors 14 während normaler Nachrichtenempfangszeiten wiederholt durch die Schleife, die die Blöcke 1302, 1304, 1318, 1320 und 1314 umfaßt.
Wenn ein Ausgang zu der Spät-Eintritts-Subroutine vom Block 1310 aus gemäß Fig. 12 gemacht wird, dann wird die Steuerung zum Block 1400 nach Fig. 14 zurückgegeben, wo die IV/SS- Felder decodiert werden und von dem gegenwärtig, empfangenen Datenrahmen-Kopf aus gespeichert werden. Ein Test wird bei 1402 gemacht, um zu sehen, ob das SS-Feld für diese bestimmte Sende/Empfangs-Einrichtung korrekt ist. Wenn nicht, wird die Schnittstelle 32 wieder in ihren Synchronisations-Modus gesetzt und die Steuerung wird zu Programmen höheren Niveaus zurückgegeben, wie beim Block 1404 angezeigt wird.
Andererseits, wenn das SS-Feld als korrekt beim Block 1402 detektiert wird, dann wird das Spät-Eingangs-Zeichen beim Block 1406 gesetzt und der nächste Initialisierungsvektor IV wird dann iterativ beim Block 1408 in Übereinstimmung mit herkömmlichen DES-Algorithmen und einer Warteschleife vorhergesagt, die bis zur nächsten Datenrahmenzeit beibehalten wird, woraufhin eine Rückkehr zu dem Eintritt der Synchronisations- Aufrechterhaltungs-Subroutine in Fig. 13 durchgeführt wird.
Um den Steueralgorithmus, der durch die Flußdiagramme nach den Fig. 12 bis 14 wiedergegeben wird, zusammenzufassen, beruht die anfängliche Synchronisationserfassung auf der Erfassung eines 11-Bit-Barker-Codes, um eine Wortsynchronisation einzurichten. Die festverdrahteten Schnittstellenschaltungen 32 detektieren das Barker-Code-Wort und lösen einen Prioritäts-Interrupt des Mikroprozessors 14 aus, woraufhin die Steuerung zu der Synchronisations-Erfassungs-Subroutine gemäß Fig. 12 fortschreitet. Das Repeater-Adreß-Feld oder das Außen-Adreß-Feld OA und die anderen, nachfolgenden Felder werden dann nachfolgend erfaßt und vorübergehend in einem geeigneten Pufferspeicher festgehalten. Die Informationen, die derart in dem Puffer festgehalten werden, haben eine einzigartige Charakteristik, die sie dafür identifizieren, daß sie von dem Vorspann oder dem Kopf eines regulären Datenrahmens kommen. In der beispielhaften Ausführungsform wird eine solche Unterscheidung bereitgestellt, indem veranlaßt wird, daß der zweite oder der wiederholte Vektor in dem Außenadressen-OA- Feld in dem Vorspann invertiert ist, aber in dem Kopf eines regulären Datenfelds nicht invertiert ist. Somit kann ein Test beim Block 1210 der Fig. 12 gemacht werden, um zu bestimmen, ob die ankommenden S- und OA-Felder von einem Vorspann oder von dem Kopf eines Datenrahmens stammen.
Wenn eine Synchronisation-Erfassung während des Vorspanns (wie es normalerweise ausgeführt werden sollte) gemacht wird, wird das nächste, auftretende 16-Bit-Feld in 3-Bit-Felder und ein einzelnes Bit-Feld mit ungerader Parität gruppiert. In der beispielhaften Ausführungsform wird der zweite 5-Bit-Vektor invertiert, aber ansonsten sollten die drei 5-Bit-Vektoren übereinstimmen, wenn sie korrekt empfangen werden, und der Wert des 5-Bit-Vektors identifiziert, welches der zwölf wiederholten Synchronisationspackete (d. h. S/OA/SN) gerade erfolgreich empfangen worden ist. Dies erlaubt es, daß die korrekte Grenze zwischen der 576-Bit-Synchronisationssequenz und der 1296-Bit-IV-SS-Sequenz des Vorspanns eingerichtet wird. Wenn einmal diese Grenze eingerichtet worden ist, dann kann der neunwegige, redundante GB/IV/SS-Datenstrom in geeigneterweise in einen Rahmen gefaßt werden, empfangen werden und ein Mehrheits-Auswahl-Verfahren kann durchgeführt werden, um einen Grad von Fehlerkorrektur in dem resultierenden, anfänglich empfangenen IV- und SS-Datenfeldern bereitzustellen. Die fehlerkorrigierte SS-Adresse wird dann nach einer geeigneten Identifikation überprüft, und wenn sie korrekt ist, dann kann der fehlerkorrigierte IV für eine DES- Entschlüsselung des verschlüsselten Sprachdatenfeldes verwendet werden.
Andererseits, wenn eine erfolgreiche Synchronisations- Erfassung während des Empfangs eines Vorspanns für eine Nachricht nicht durchgeführt werden kann, dann wird eine "Spät-Eingangs"-Situation angezeigt. Dies kann z. B. auch auftreten, da der Empfänger in gewisserweise "spät" beim Erfassen der Synchronisation war, entweder durch Verfehlen des gesamten Vorspanns oder durch vorübergehendes Verlieren eines ausreichenden Hochfrequenz-Signals aufgrund einer langandauerenden Dämpfungssituation in einem Hochfrequenz-Kommunikationskanal. In einem solchen Fall sind die Felder, die dem OA des Datenrahmen-Kopfes folgen, die IV- und SS-Felder. Wenn das SS-Feld korrekt ausgetestet wird (d. h., daß angezeigt wird, daß die Nachricht tatsächlich für diesen bestimmten Empfänger beabsichtigt ist), dann wird das Spät-Eingangs- Zeichen gesetzt und die ankommenden IV-Daten von dem Datenrahmen-Kopf werden gespeichert. Der erste empfangene IV von dem Datenrahmen-Kopf wird nicht unmittelbar für die Sprachdaten- Verschlüsselung verwendet sondern wird vielmehr nur zum Vorhersagen des IV für den nächsten Rahmen verwendet. Somit wird ein Warten auf den nächsten Rahmen durchgeführt, wobei ein Eintritt in die Synchronisations-Aufrechterhaltungs- Subroutine den IV bereitstellt, der von dem nächsten Datenrahmen empfangen wird.
Wenn das Spät-Eingangs-Zeichen gesetzt ist, und die vorhergesagten und gegenwärtig, empfangenen IVs nicht Übereinstimmen, dann wird der gegenwärtige IV nur als der "Keim" für den nächsten, vorhergesagten IV verwendet, der in der Synchronisations-Aufrechterhaltungs-Subroutine verwendet werden soll, während damit fortgefahren wird, den Audioausgang zu hemmen. Dementsprechend sind im Fall eines Spät-Eingangs zwei hintereinanderfolgende korrekt empfangene IVs erforderlich, bevor zugelassen wird, daß ein Audioausgangssignal auftritt.
Während der Synchronisations-Aufrechterhaltung (für jeden Typ der Synchronisation-Erfassung) wird der gerade empfangene, ankommende IV-Strom mit dem vorhergesagten, neuen IV verglichen, der intern in Übereinstimmung mit dem DES-Algorithmus erzeugt wurde. Wenn das Spät-Eingangs-Zeichen gesetzt war und ein erfolgreicher bzw. guter IV-Vergleich gemacht wird, dann wird der Synchronisationsverlust-Zähler gelöscht und der korrekte IV kann verwendet werden, um einen DES-Entschlüsselungsvektor (z. B. unter Verwendung des DES-Schlüssels vom Speicher 28) in Übereinstimmung mit den herkömmlichen DES-Algorithmen zu erzeugen.
Während des Gleichgewichtszustands fährt der Empfänger damit fort, den verschlüsselten Sprachstrom zu entschlüsseln. Des weiteren, während des Gleichgewichtszustands-Betriebs der vorhergesagte IV nicht geeigneterweise mit dem gegenwärtig empfangenen IV übereinstimmt, wird ein Synchronisationsverlust-Zähler inkrementiert, und wenn der Wert ein Maximum überschreitet (z. B. von 10), wird angenommen, daß der Empfänger aus der Synchronisation geraten ist, und Versuche werden dann gemacht, den Empfänger mit den ankommenden Datenstrom wieder zu resynchronisieren.
Dementsprechend kann bei der exemplarischen Ausführungsform, wenn einmal ein Gleichgewichts-Zustandsbetrieb erreicht worden ist, kann der Empfänger für ungefähr zehn Datenrahmen (z. B. für ungefähr 2,25 sec) "entlanglaufen (coast)", bevor eine Synchronisation als vollständig verloren betrachtet wird.

Claims

1. Elektrischer Hybrid-Teilband-Signalprozessor, der aufweist:

eine Filtereinrichtung (102), die einen Eingang zum Annehmen elektrischer Digitalsignale hat, welche ein Band mit Frequenzkomponenten repräsentieren, und vier Oktav- Teilband-Ausgänge zur Verfügung stellt, die ein Gesamtfrequenzband von ungefähr 180 bis 2900 Hz abdecken; eine erste, digitale Kodierer-Einrichtung (104, 106, 108) zum Empfangen der drei niedrigsten Frequenz-Oktav- Digital-Teilband-Signale von den Ausgängen und zum Kodieren jedes so empfangenen Teilbands in Übereinstimmung mit einem APCM- oder ADPCM-Kodieralgorithmus, um erste, kodierte Digitalsignale zu erzeugen;

eine zweite, digitale Kodierer-Einrichtung (110) zum Empfangen der höchsten Oktav-Digital-Teilband-Signale von einem anderen der Ausgänge und zum Kodieren der so empfangenen Teilbandsignale in Übereinstimmung mit einem BCPCM-Kodieralgorithmus, um zweite, kodierte Digitalsignale zu erzeugen; und

eine Multiplexer-Einrichtung (112) zum Kombinieren der ersten und zweiten, kodierten Digitalsignale in eine gemeinsame Folge von Digitalsignalen zur Übertragung über einen Digitalsignal-Kommunikationskanal.

2. Elektrischer Hybrid-Teilband-Signalprozessor wie in Anspruch 1, wobei der höchste Oktav-Teilband-Ausgang BCPCM-kodiert wird, indem ein 1-Bit-BCPCM-Quantisierer verwendet wird.

3. Elektrischer Hybrid-Teilband-Signalprozessor wie in Anspruch 1 oder 2, der weiterhin aufweist:

eine Demultiplexer-Einrichtung (114) zum Trennen einer ankommenden bit-seriellen Folge von Digitalsignalen in mehrere Teilband-Kanäle, in denen ankommende Digitalsignale kodiert sind, die Signalkomponenten innerhalb unterschiedlicher Frequenz-Teilbänder repräsentieren;

eine erste, digitale Dekodierer-Einrichtung zum Empfangen der kodierten, ankommenden Digitalsignale in zumindest einem der Teilband-Kanäle und zum Erzeugen dekodierter, ankommender Digitalsignale von diesem in Übereinstimmung mit einem APCM- oder einem ADPCM-Dekodieralgorithmus;

eine zweite, digitale Dekodierer-Einrichtung zum Empfangen der kodierten, ankommenden Digitalsignale in zumindest einem weiteren der Teilband-Kanäle und zum Erzeugen dekodierter, ankommender Digitalsignale von diesem in Übereinstimmung mit einem BCPCM-Dekodieralgorithmus;

eine Inversfilter-Einrichtung (116) zum Annehmen der dekodierten, ankommenden Digitalsignale von jedem Teilband-Kanal und zum Erzeugen einer dekodierten Folge von Digitalsignalen.

4. Elektrischer Hybrid-Teilband-Signalprozessor wie in Anspruch 3, wobei die Inversfilter-Einrichtung (116) vier Oktav-Teilbänder, die ein Gesamtfrequenzband von ungefähr 180 bis 2900 Hz abdecken, kombiniert und wobei das höchste Frequenz-Teilband BCPCM-dekodiert wird, während die drei niedrigsten Frequenz-Teilbänder APCM- oder ADPCM-dekodiert werden.

5. Kryptographische Digitalsignal-Sende/Empfangs-Einrichtung, die einen elektrischen Hybrid-Teilband-Signalprozessor wie in Anspruch 1, 2 oder 3 enthält, wobei die Sende/Empfangs-Einrichtung weiterhin aufweist:

eine Zeitverzögerungseinrichtung (D2, D3, D4), die in zumindest einem der Teilbänder arbeitet, um die Digitalsignale in einem kodierten, bit-komprimierten Digitalformat derart zeitlich zu verzögern, daß eine Zeitverzögerung erzeugt wird, während die Digitalspeicher- Anforderungen zum Bewirken einer solchen Zeitverzögerung reduziert sind; und

eine Steuereinrichtung (14) zum Formatieren der digitalen Daten, die über den digitalen Kommunikationskanal übertragen werden, um Signale für eine kryptographische Synchronisation und eine Rahmensynchronisation wiederholend während einer laufenden Übertragung zu enthalten, wobei die Synchronisationssignale einen späten Eingangs-Empfang der übertragenen, digitalen Daten erleichtern.

6. Sende/Empfangs-Einrichtung wie in Anspruch 5, wobei:

die Filtereinrichtung (102) eine QMF-Filtereinrichtung zum Separieren eines digitalisierten Eingangssignals in mehrere Teilbänder von Digitalsignalen aufweist, die jeweils unterschiedliche Zeitverzögerungen haben und entsprechende Teilbänder von Signal-Frequenzkomponenten wiedergeben;

die Kodierer-Einrichtung (104, 106, 108, 110) die Digitalsignale in jedem Teilband in eine digital komprimierte Form getrennt kodiert, um komprimierte, kodierte Digitalsignale in jedem der Teilbänder zu erzeugen;

die Zeitverzögerungs-Einrichtung (D2, D3, D4) die komprimierten, kodierten Digitalsignale in zumindest einem der Teilbänder für eine vorgegebene Zeitdauer zeitlich verzögert, um im wesentlichen zeitsynchrone Digitalsignale an einem vorgegebenen Punkt in jedem der Teilbänder zu erzeugen; und

die Multiplexer-Einrichtung (112) die im wesentlichen zeitsynchronen Digitalsignale in einen Ausgangsstrom kodierter, komprimierter Digitalsignale kombiniert.

7. Sende/Empfangs-Einrichtung wie in Anspruch 5, die weiterhin enthält:

eine Sender- und Empfängereinrichtung zum Senden und/oder Empfangen einer Folge von Digitalsignalen; und wobei

die Steuereinrichtung (14) mit der Sender- und Empfängereinrichtung verbunden ist und ein Digitaldaten- Mikroprozessorsystem enthält, das derart programmiert ist, um die nachfolgenden Funktionen durchzuführen:

(a) eine Anfangs-Synchronisations-Erfassung, wobei die empfangenen Digitalsignale nach einem anfänglichen Einleitungsabschnitt abgetastet werden, aus dem Rahmensynchronisations-, Adressierungs-Synchronisationssignale und kryptographische Synchronisationssignale herausgezogen werden,

(b) eine laufende Synchronisationsaufrechterhaltung, wobei die empfangenen Digitalsignale nach Datenrahmen abgetastet werden, die dem Einleitungsabschnitt nachfolgen und aus denen zumindest die Rahmensynchronisationssignal und die Signale für kryptographische Synchronisation wiederholt herausgezogen werden, um eine Aufrechterhaltung dieser Synchronisation während des gesamten Dekodierens einer verschlüsselten Nachricht aufrechtzuerhalten, die viele solche Datenrahmen aufweist, und

(c) einen späten Eingang, wobei im Fall, daß eine Rahmensynchronisation und/oder eine kryptographische Synchronisation verloren gehen oder von der Einleitung nicht bereitgestellt werden, diese Datenrahmen abgetastet werden und aus ihnen Synchronisations-, Adressierungs-Synchronisationssignale und kryptographische Synchronisationssignale dennoch herausgezogen werden, und die Steuerung zu der laufenden Synchronisationsaufrechterhaltungsfunktion derart zurückgegeben wird, daß der verbleibende Abschnitt eines in geeigneter Weise adressierten, verschlüsselten Nachrichtendatenstroms dennoch erfolgreich dekodiert wird.

8. Sende/Empfangs-Einrichtung wie in Anspruch 7, wobei die Steuereinrichtung programmiert ist, die Digitalsignale zu verarbeiten, die im wesentlichen in der nachfolgenden Zeitfolge auftreten:

(A) ein Einleitungsabschnitt hat:

(1) ein abwechselndes 1,0 Datenmuster,

(2) 12 wiederholte Sätze von

(i) einem 16-Bit-Synchronisationswort, das einen Mehrfach-Bit-Barker-Code enthält,

(ii) einem 16-Bit-Außen-Adreßwort, das eine Mehrfach- Bit-Adresse enthält, die zumindest einmal wiederholt ist,

(iii) einem 16-Bit-Synchronisationsnummerncode, der einen Mehrfach-Bit-Nummerncode (der identifiziert, welche der zwölf Wiederholungen beteiligt ist) enthält, der zumindest einmal in komplementärer Form wiederholt ist und zumindest auch 1 Bit eines Paritäts-Codes enthält,

(3) 9 wiederholte Sätze von

(i) einem 64-Bit-Sicherheitsband,

(ii) einem kryptographischen Initialisierungsvektor mit 64 Bit,

(iii) einem selektiven Signalisierungscode mit 16 Bit, der den(die) beabsichtigten Nachrichtenempfänger identifiziert,

(B) hintereinanderfolgende Datenrahmen, die jeweils enthalten

(1) einen Kopfabschnitt mit 112 Bit, der aufweist

(i) ein 16-Bit-Synchronisationswort, das einen Mehrfach-Bit-Barker-Code enthält,

(ii) ein 16-Bit-Außen-Adreßwort, das eine Mehrfach- Bit-Adresse enthält, die zumindest einmal wiederholt ist,

(iii) einen selektiven Signalisierungscode mit 16 Bit, der den(die) beabsichtigten Nachrichtenempfänger identifiziert,

(iv) einen kryptographischen Initialisierungsvektor mit 64 Bit,

(v) zumindest eines der Bit-Felder in dem Kopfabschnitt ist gegenüber dem jeweiligen entsprechenden Feld in der Einleitung unterscheidbar, um die Detektion einer Spät-Eingangs-Bedingung zu erlauben,

(2) eine Folge von kryptographisch kodierten, digitalen Daten mit 2040 Bit, und

(C) ein Nachrichtenende-Wort, das das Ende einer gegebenen Nachricht kennzeichnet.

9. Sende/Empfangs-Einrichtung wie in Anspruch 5, die enthält:

eine Empfängereinrichtung (12) zum Erzeugen einer Folge von empfangenen Digitalsignalen;

eine Sendereinrichtung (10) zum Senden einer Folge von erzeugten Digitalsignalen; und

wobei sowohl die empfangenen als auch die erzeugten Digitalsignale formatiert sind, um zu enthalten

(a) einen anfänglichen Einleitungsabschnitt, der Timing-Synchronisationssignale und kryptographische Synchronisationssignale enthält, und

(b) eine nachfolgende Folge von Rahmen aus verschlüsselten Daten, die auch eingebettete Timing-Synchronisationssignale und eingebettete kryptographische Synchronisationssignale enthalten;

wobei die Steuereinrichtung (14) automatisch die eingebetteten Synchronisationssignale innerhalb der empfangenen Digitalsignale detektiert und überwacht, das genaue Timing und kryptographische Synchronisationsdaten aufrechterhält und das genaue Timing und die kryptographische Synchronisation auch nach dem Auftreten des Einleitungsabschnitts im Fall eines verspäteten Signalempfangs oder eines vorübergehenden Verlustes genauer Synchronisationsdaten während des Verlaufs einer gegebenen, empfangenen Nachricht einrichtet.

10. Sende/Empfangs-Einrichtung wie in Anspruch 9, wobei die Steuereinrichtung Digitalsignale verarbeitet, die Adreßsignale, welche den erwünschten Nachrichtenempfänger identifizieren, sowohl im anfänglichen Einleitungsabschnitt als auch eingebettet in die Rahmen der verschlüsselten Daten enthalten, wobei die Steuereinrichtung auch dafür ausgelegt ist, automatisch die eingebetteten Adreßsignale zu detektieren und zu überwachen, um einen verspäteten, korrekt adressierten Empfang einer Nachricht auch nach dem Auftreten des Einleitungsabschnitts im Fall verspäteten Signalempfangs oder eines vorübergehenden Verlusts genauer Adreßdaten während des Verlaufs einer gegebenen, empfangenen Nachricht zu ermöglichen.

11. Elektrisches Hybrid-Teilband-Signal-Verarbeitungsverfahren, das aufweist:

Annehmen digitaler, elektrischer Signale, die ein Band von Frequenzkomponenten wiedergeben, und Erzeugen von vier Oktav-Teilband-Ausgängen, die ein Gesamtfrequenzband von ungefähr 180 bis 2900 Hz abdecken;

Empfangen der drei niedrigsten Frequenz-Oktav-Teilband-Digitalsignale von den Ausgängen und Kodieren der so empfangenen Teilband-Signale in Übereinstimmung mit einem APCM- oder ADPCM-Kodieralgorithmus, um erste, kodierte Digitalsignale zu erzeugen;

Empfangen der höchsten Oktav-Teilband-Digitalsignale von einem anderen der Ausgänge und Kodieren der so empfangenen Teilbandsignale in Übereinstimmung mit einem BCPCM-Kodieralgorithmus, um zweite, kodierte Digitalsignale zu erzeugen; und

Kombinieren der ersten und zweiten, kodierten Digitalsignale in eine gemeinsame Folge von Digitalsignalen zum Übertragen über einen Digitalsignal-Kommunikationskanal.

12. Elektrisches Hybrid-Teilband-Signal-Verarbeitungsverfahren wie in Anspruch 11, wobei das höchste Frequenz-Teilband BCPCM-kodiert wird, indem ein 1-Bit- BCPCM-Quantisierer verwendet wird.

13. Elektrisches Hybrid-Teilband-Signal-Verarbeitungsverfahren wie in Anspruch 11 oder 12, das weiterhin aufweist:

Trennen einer ankommenden Folge von Digitalsignalen in mehrere Teilband-Kanäle, in denen kodierte, ankommende Digitalsignale vorhanden sind, die Signalkomponenten innerhalb unterschiedlicher Frequenz-Teilbänder wiedergeben;

Empfangen der kodierten, ankommenden Digitalsignale in zumindest einem der Teilband-Kanäle und Erzeugen dekodierter, ankommender Digitalsignale von ihm in Übereinstimmung mit einem APCM- oder ADPCM-Dekodieralgorithmus;

Empfangen der kodierten, ankommenden Digitalsignale in zumindest einem anderen der Teilband-Kanäle und Erzeugen dekodierter, ankommender Digitalsignale von ihm in Übereinstimmung mit einem BCPCM-Dekodieralgorithmus; und

Annehmen der dekodierten, ankommenden Digitalsignale von jedem Teilband-Kanal und Erzeugen einer dekodierten Folge von Digitalsignalen.

14. Elektrisches Hybrid-Teilband-Signal-Verarbeitungsverfahren wie in Anspruch 13, wobei der Annahmeschritt vier Oktav-Teilbänder kombiniert, die ein Gesamtfrequenzband von ungefähr 180 bis 2900 Hz abdecken, und wobei das höchste Frequenz-Teilband BCPCM-dekodiert wird, während die drei niedrigsten Frequenz-Teilbänder APCM- oder ADPCM-dekodiert werden.

15. Verfahren zum Senden und Empfangen digitalisierter und kryptographisch verschlüsselter Datensignale über einen gemeinsamen Kommunikationskanal, wobei das Verfahren elektrische Hybrid-Teilband-Signal-Verarbeitungsschritte wie in Anspruch 11, Anspruch 12 oder Anspruch 13 enthält, wobei das Verfahren weiterhin aufweist:

Verarbeiten empfangener, hybrid-teilband-kodierter Digitalsignale in einem Audio-Ausgang und Erzeugen digitaler Signale von lokal eingegebenen Audiosignalen, wobei sowohl die empfangenen als auch die erzeugten Digitalsignale formatiert sind, damit sie enthalten:

einen anfänglichen Einleitungs-Abschnitt, der Timing- Synchronisationssignale und kryptographische Synchronisationssignale enthält, und

eine nachfolgende Sequenz von Rahmen von verschlüsselten Daten, die auch eingebettete Timing-Synchronisationssignale und eingebettete kryptographische Synchronisationssignale enthalten; und

automatisches Detektieren und Überwachen der eingebetteten Synchronisationssignale innerhalb der empfangenen Digitalsignale, um ein genaues Timing und kryptographische Synchronisationsdaten aufrechtzuerhalten und ein genaues Timing und eine kryptographische Synchronisation auch nach dem Auftreten des Einleitungsabschnitts im Fall eines verspäteten Signalempfangs oder eines vorübergehenden Verlusts von genauen Synchronisationsdaten während des Verlaufs einer gegebenen, empfangenen Nachricht einzurichten.

16. Verfahren wie in Anspruch 15, wobei die Digitalsignale Adreßsignale, die den gewünschten Nachrichtenempfänger identifizieren, sowohl im anfänglichen Einleitungs- Abschnitt als auch eingebettet in den Rahmen der verschlüsselten Daten enthalten und

automatisches Detektieren und Überwachen der eingebetteten Adreßsignale, damit ein verspäteter, korrekt adressierter Empfang einer Nachricht auch nach dem Auftreten des Einleitungs-Abschnitts im Fall eines verspäteten Signalempfangs oder eines vorübergehenden Verlusts genauer Adreßdaten während des Verlaufs einer gegebenen, empfangenen Nachricht ermöglicht wird.

17. Verfahren wie in Anspruch 15, das weiterhin den Schritt des Zeitverzögerns der digitalen Teilband-Signale in zumindest einem der Teilbänder enthält, um die Digitalspeicher-Anforderungen zum Bewirken einer solchen Zeitverzögerung zu reduzieren.

18. Verfahren wie in Anspruch 17, wobei der zeitverzögernde Schritt den Schritt der Zeitverzögerungs-Kompensierung der Teilband-Digitalsignale enthält, um eine Zeitsynchronisation der Digitalsignale in den vielen Teilbändern einzurichten.