DE3530257C2 - - Google Patents
Info
- Publication number
- DE3530257C2 DE3530257C2 DE19853530257 DE3530257A DE3530257C2 DE 3530257 C2 DE3530257 C2 DE 3530257C2 DE 19853530257 DE19853530257 DE 19853530257 DE 3530257 A DE3530257 A DE 3530257A DE 3530257 C2 DE3530257 C2 DE 3530257C2
- Authority
- DE
- Germany
- Prior art keywords
- test
- cells
- ram
- read
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/10—Test algorithms, e.g. memory scan [MScan] algorithms; Test patterns, e.g. checkerboard patterns
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
Die Erfindung bezieht sich auf ein Verfahren zur Prüfung eines
Schreib-Lese-Speichers in Pausen eines Arbeitsablaufs zwischen
einem Grundsystem und dem Schreib-Lese-Speicher mit einer
Schrittfolge, bei der alle n Zellen des Schreib-Lese-Speichers
während hinreichend langer Pausen im Arbeitsablauf nacheinander
in n/m Prüfschritten geprüft werden, bei der bei jedem Prüf
schritt aus den gerade zu prüfenden m Zellen des Schreib-Lese-
Speichers das zu diesem Zeitpunkt in diesem gespeicherte m-bit-
Codewort ausgelesen, in eine Prüfeinrichtung übernommen und dort
gespeichert wird, bei der in der Prüfeinrichtung ein m-bit-
Prüfmuster erzeugt, gespeichert und in die zu prüfenden m Zellen
des Schreib-Lese-Speichers eingeschrieben wird, bei der das
m-bit-Prüfmuster wieder aus dem Schreib-Lese-Speicher ausgelesen
und von der Prüfeinrichtung übernommen wird, bei der in der
Prüfeinrichtung das gespeicherte und das aus dem Schreib-Lese-
Speicher ausgelesene m-bit-Prüfmuster verglichen werden, bei der
bei Nichtübereinstimmung der Prüfschritt wiederholt wird und bei
der bei einer Übereinstimmung das gespeicherte m-bit-Codewort in
die gerade geprüften m Zellen wieder eingeschrieben und der
nächste Prüfschritt eingeleitet wird oder bei der bei nochmali
ger Nichtübereinstimmung ein Defekt in den gerade geprüften m
Zellen angenommen wird.
Dieses Verfahren ist aus der deutschen Offenlegungsschrift
DE 31 15 524 A1 bekannt. Zur Prüfung wird bei ihm der Arbeits
ablauf wiederholt gesperrt.
In der Zeitschrift "telcom report", 2 (1979) Beiheft
"Digital-Übertragungstechnik", Seiten 65 bis 71 ist ein
Kennzeichenumsetzer-Zentralteil im gleichnamigen Ab
schnitt sowie in Bild 5 beschrieben. Ein von einer
Multiplexeinrichtung kommendes serielles 64-kbit/s-Signal
einer Zentralkanalsignalisierung wird in einem Seriell-
Parallelumsetzer in vier parallele 16-kbit/s-Signale zur
Bildung von Kennzeichenwörtern der einzelnen Kanäle umge
setzt. In Gegenrichtung werden in umgekehrter Folge die
einzelnen Kennzeichenwörter zu einem seriellen 64-kbit/s-
Signal zusammengefaßt. Mit Hilfe eines Kennzeichen-Rah
menkennungswortes und von PCM-Empfangstakten 64 und 8 kHz
wird der Gleichlauf eines Kennzeichen-Pulsrahmens sicher
gestellt. Zur taktmäßigen Anpassung des Empfangssignals
an das sendeseitige Taktraster, auf das sich die internen
Arbeitstakte abstützen, wird der Inhalt eines Kennzei
chen-Pulsrahmens in einem 128-bit-RAM zwischengespei
chert. An den Mikroprozessor gelangen nur synchrone Si
gnale. Unterbrechungsanforderungen können dabei nur in
einem starren Zeitraster auftreten. Innerhalb der Unter
brechungsanforderungs-Perioden von 62,5 µs sind Zeiträume
für die Verarbeitungsroutine und weiter Prüfzeit vorhan
den.
Eine Interrupt-Struktur ist in dem Buch "iAPX 186-Der
Superchip", Peter Lüke, Markt & Technik Verlag, Haar bei
München, 1984, Seiten 48 und 49 beschrieben. Ein Inter
rupt, d. h. eine Unterbrechungsanforderung, bewirkt, daß
ein Mikroprozessor eine gerade laufende Verarbeitungs
routine unterbricht, daß die zugehörigen Daten in den
Arbeitsspeicher eingeschrieben werden und daß die durch
die Unterbrechungsanforderung ausgelöste neue Verarbei
tungsroutine beginnt.
Aufgabe der Erfindung ist es, ein Verfahren anzugeben,
mit dem der Schreib-Lese-Speicher (RAM) während der unre
gelmäßig auftretenden Pausen im Arbeitsablauf geprüft
werden kann.
Diese Aufgabe wird erfindungsgemäß mit den in Patentan
spruch 1 angegebenen Verfahrensschritten gelöst.
Das erfindungsgemäße Verfahren kann in vorteilhafter
Weise in einer Anlage durchgeführt werden, bei dem das
Grundsystem ein Registriersystem ist, welches eingangs
seitig beispielsweise elektrisch, mechanisch, hydraulisch
oder optisch arbeitet und gewonnene elektrische Daten in
einem Schreib-Lese-Speicher (RAM) zu unregelmäßigen Zeit
punkten einschreibt und ausliest.
Das erfindungsgemäße Verfahren kann aber auch in einer
Anlage Anwendung finden, in dem das Grundsystem ein
Mikroprozessor ist. In einer Ausgestaltung der Erfindung
kann dieser dann auch die Prüfschritte durchführen. Beide
Möglichkeiten lassen sich im Kennzeichenumsetzer-Zentral
teil eines Pulscodemodulations-Systems einsetzen, dessen
Aufwand dadurch reduziert werden kann.
Anhand von Ausführungsbeispielen wird die Erfindung nach
stehend näher erläutert.
Fig. 1 zeigt in einem Arbeitsablauf nach dem Stand der
Technik regelmäßig auftretende Zeiträume für eine
Prüfung.
Fig. 2 zeigt eine erfindungsgemäß zu prüfende Anlage
mit einem Registriersystem.
Fig. 3 zeigt ein das erfindungsgemäße Verfahren anwen
dendes Mikrocomputer-System und
Fig. 4 zeigt Zeitabläufe bei diesem Mikrocomputer-System.
Fig. 1 zeigt in einem starren Zeitraster auftretende
Unterbrechungsanforderungen I, denen sich jeweils eine
Unterbrechungsanforderungs-Periode t I anschließt. In
dieser läuft zuerst eine Verarbeitungsroutine im Zeit
raum t IR ab; anschließend ist Prüfzeit t T in ausreichen
der Menge vorhanden, so daß eine Prüfung problemlos
durchführbar ist.
Fig. 2 zeigt eine Anlage mit einem Grundsystem BS,
mit einem Schreib-Lese-Speicher RAM mit 4096 Zellen und
mit einer Prüfeinrichtung PE. Über einen Eingangsbus EB
können Daten zugeführt werden; ein Verbindungsbus VB
verbindet Grundsystem BS, Schreib-Lese-Speicher RAM
und Prüfeinrichtung PE. Über eine Leitung SS werden der
Prüfeinrichtung PE Start- und Stoppbefehl zugeführt.
In jedem Prüfschritt sollen acht Zellen des Schreib-Lese-
Speichers RAM geprüft werden. Das Grundsystem BS sendet
daher über die Leitung SS am Anfang einer Pause im Ar
beitsablauf zwischen dem Grundsystem BS und dem Schreib-
Lese-Speicher RAM einen Startbefehl. Daraufhin liest die
Prüfeinrichtung PE aus den gerade zu prüfenden acht Zel
len des Schreib-Lese-Speichers RAM das zu diesem Zeit
punkt in diesem gespeicherte 8-bit-Codewort aus, über
nimmt es und speichert es. Anschließend erzeugt die Prüf
einrichtung PE ein 8-bit-Prüfmuster, speichert dieses und
schreibt es in die zu prüfenden acht Zellen des Schreib-
Lese-Speichers RAM ein. Daraufhin wird das 8-bit-Prüf
muster wieder aus dem Schreib-Lese-Speicher RAM ausgele
sen und von der Prüfeinrichtung PE übernommen. Diese
vergleicht das gespeicherte und das aus dem Schreib-Lese-
Speicher RAM ausgelesene 8-bit-Prüfmuster. Bei Nichtüber
einstimmung wird der Prüfschritt im Höchstfall einmal
mehr wiederholt, als maximal Unterbrechungen durch den
Arbeitsablauf angenommen werden, wobei jeweils ein
eventuell nach zwischenzeitlichem Abbrechen der Prüfung
infolge eines Stoppbefehls eingeschriebenes neues 8-bit-
Codewort gegen das vorhergehend gespeicherte ausgetauscht
wird. Bei einer ersten Übereinstimmung wird das zuletzt
gespeicherte 8-bit-Codewort wieder in die gerade geprüf
ten acht Zellen eingeschrieben und es wird der nächste
Prüfschritt eingeleitet. Bei Nichtübereinstimmung beim
letzten Vergleich wird ein Defekt in den gerade geprüften
Zellen angenommen.
Fig. 3 zeigt ein Mikrocomputer-System in einem Kenn
zeichenumsetzer-Zentralteil. Es enthält Eingabeeinheiten
E 1 und E 2, einen Mikroprozessor CPU, einen Festspeicher
PROM, einen Schreib-Lese-Speicher RAM, eine Ausgabeein
heit A, einen Datenbus B und Unterbrechungsanforderungs-
Verbindungen Int 1 sowie Int 2.
Die Eingabe E 1 liefert mit einem Empfangstakt von einer
Strecke ankommende Daten mit einer Unterbrechungsanforde
rungsperiode von nominal 125 µs und die Eingabe E 2 gibt
von einem Kennzeichenumsetzer mit einem Sendetakt gelie
ferte Daten mit einer Unterbrechungsanforderungsperiode
von nominal 62,5 µs ab. Die Unterbrechungsanforderungen
werden über die Unterbrechungsanforderungs-Verbindungen
Int 1 und Int 2 dem Mikroprozessor CPU signalisiert.
Diese Zuordnung bietet sich für die Kennzeichenverarbei
tung in einer digitalen Primärmultiplex-Einrichtung wie
dem System PCM30 an, bei dem einesteils je Kanal eine vom
Sendetaktsystem gesteuerte Verarbeitungszeit von 62,5 µs
zur Verfügung steht, andernteils alle 125 µs die Daten
für zwei Kanäle im Zeitabschnitt Nr. 16 aus den empfangs
seitigen 2-Mbit/s-Pulsrahmen gemäß CCITT-Empfehlung G.732
ausgeblendet werden.
Zur Bearbeitung der empfangenen Daten verwendet der
Mikroprozessor CPU ein Programm vom Festspeicher PROM
und führt einen Arbeitsablauf mit dem Schreib-Lese-
Speicher RAM durch. Die Ergebnisse gelangen in die
Ausgabeeinheit A.
Fig. 4 zeigt ein Zeitraster für Unterbrechungsanforde
rungen I 1 mit Unterbrechungsanforderungsperioden t I 1 von
62,5 µs und asynchron dazu ein Zeitraster für Unterbre
chungsanforderungen I 2 mit Unterbrechungsanforderungs-
Perioden t I 2 von 125 µs.
Die Unterbrechungsanforderungen I 1 haben Vorrang vor den
Unterbrechungsanforderungen I 2. Dabei ist für ein
sicheres Arbeiten die Standzeit t I 2 R der Unterbrechungs
anforderungen I 2 genügend groß gegen die Standzeit t I 1 R
der Unterbrechungsanforderungen I 1, um ein Unterdrücken
der Unterbrechungsanforderungen I 2 auszuschließen. Es
werden daher immer im starren Rhythmus von 62,5 µs die
durch Unterbrechungsanforderungen I 1 gesteuerten Verar
beitungsroutinen - beispielsweise die zeitgerechte Aus
gabe der Sendedaten - abgewickelt, wogegen die aus dem
Zeitschlitz Nr. 16 des Pulsrahmens für das System PCM30
zu übernehmenden Empfangsdaten, die 125 µs anstehen,
danach zu gegebener Zeit bearbeitet werden können. Die
dann noch verbleibende Zeit kann, wenn nicht anderweitig
benötigt, zur Prüfzeit t T für die Prüfung des Schreib-
Lese-Speichers RAM verwendet werden.
Da die Prüfzeit durch die höhere Priorität der Unterbre
chungsanforderungen I 1 und I 2 unterbrochen wird und
dabei möglicherweise zu prüfende Zellen im Schreib-Lese-
Speicher RAM überschrieben werden - was zu falschen Prüf
ergebnissen führen würde - , wird der Schreib-Lesevorgang
bei Unstimmigkeiten ein- oder mehrmals wiederholt; im
Höchstfall einmal mehr als maximal Unterbrechungen durch
den Arbeitsablauf angenommen werden. Durch die Wiederho
lung von Prüfroutinen t TA und t TB bei einer Nichtüberein
stimmung des Vergleichs wegen Unterbrechung des Prüf
schritts vor Ablauf einer Prüfdauer t T 1 und t T 2 wird beim
nächsten Prüfschritt t TC die Prüfung ein und derselben
Zellgruppe schließlich in einen Zeitbereich T verlagert,
der frei von Unterbrechungsanforderungen ist und daher
ungestört während einer Prüfdauer t T 3 ablaufen kann.
Claims (5)
1. Verfahren zur Prüfung eines Schreib-Lese-Speichers (RAM) in
Pausen eines Arbeitsablaufs zwischen einem Grundsystem (BS)
und dem Schreib-Lese-Speicher (RAM) mit einer Schrittfolge,
bei der alle n Zellen des Schreib-Lese-Speichers (RAM) während hinreichend langer Pausen im Arbeitsablauf nacheinander in n/m Prüfschritten geprüft werden,
bei der bei jedem Prüfschritt aus den gerade zu prüfenden m Zellen des Schreib-Lese-Speichers (RAM) das zu diesem Zeitpunkt in diesem gespeicherte m-bit-Codewort ausgelesen, in eine Prüf einrichtung (PE) übernommen und dort gespeichert wird,
bei der in der Prüfeinrichtung (PE) ein m-bit-Prüfmuster erzeugt, gespeichert und in die zu prüfenden m Zellen des Schreib-Lese-Speichers (RAM) eingeschrieben wird,
bei der das m-bit-Prüfmuster wieder aus dem Schreib-Lese-Spei cher (RAM) ausgelesen und von der Prüfeinrichtung (PE) übernom men wird,
bei der in der Prüfeinrichtung (PE) das gespeicherte und das aus dem Schreib-Lese-Speicher (RAM) ausgelesene m-bit-Prüfmuster verglichen werden,
bei der bei Nichtübereinstimmung der Prüfschritt wiederholt wird und
bei der bei einer Übereinstimmung das gespeicherte m-bit-Code wort in die gerade geprüften m Zellen wieder eingeschrieben und der nächste Prüfschritt eingeleitet wird oder
bei der bei nochmaliger Nichtübereinstimmung ein Defekt in den gerade geprüften m Zellen angenommen wird,
dadurch gekennzeichnet,
daß bei asynchron und unabhängig von der Prüfung im Arbeitsab lauf auftretenden Pausen die Prüfung während dieser vorgenommen wird,
daß vom Grundsystem (BS) beim Anfang jeder asynchron auftreten den Pause an die Prüfeinrichtung (PE) ein Startbefehl und beim Ende jeder Pause ein Stoppbefehl übermittelt wird,
daß bei Nichtübereinstimmung der Prüfschritt im Höchstfall ein mal mehr wiederholt wird als maximal Unterbrechungen der Prü fung durch den Arbeitsablauf angenommen werden,
daß jeweils ein nach vorzeitigem Abbrechen der Prüfung infolge eines Stoppbefehls eingeschriebenes neues m-bit-Codewort gegen das vorhergehend gespeicherte ausgetauscht wird und
daß erst bei Nichtübereinstimmung beim letzten Vergleich ein Defekt in den gerade geprüften m Zellen angenommen wird.
bei der alle n Zellen des Schreib-Lese-Speichers (RAM) während hinreichend langer Pausen im Arbeitsablauf nacheinander in n/m Prüfschritten geprüft werden,
bei der bei jedem Prüfschritt aus den gerade zu prüfenden m Zellen des Schreib-Lese-Speichers (RAM) das zu diesem Zeitpunkt in diesem gespeicherte m-bit-Codewort ausgelesen, in eine Prüf einrichtung (PE) übernommen und dort gespeichert wird,
bei der in der Prüfeinrichtung (PE) ein m-bit-Prüfmuster erzeugt, gespeichert und in die zu prüfenden m Zellen des Schreib-Lese-Speichers (RAM) eingeschrieben wird,
bei der das m-bit-Prüfmuster wieder aus dem Schreib-Lese-Spei cher (RAM) ausgelesen und von der Prüfeinrichtung (PE) übernom men wird,
bei der in der Prüfeinrichtung (PE) das gespeicherte und das aus dem Schreib-Lese-Speicher (RAM) ausgelesene m-bit-Prüfmuster verglichen werden,
bei der bei Nichtübereinstimmung der Prüfschritt wiederholt wird und
bei der bei einer Übereinstimmung das gespeicherte m-bit-Code wort in die gerade geprüften m Zellen wieder eingeschrieben und der nächste Prüfschritt eingeleitet wird oder
bei der bei nochmaliger Nichtübereinstimmung ein Defekt in den gerade geprüften m Zellen angenommen wird,
dadurch gekennzeichnet,
daß bei asynchron und unabhängig von der Prüfung im Arbeitsab lauf auftretenden Pausen die Prüfung während dieser vorgenommen wird,
daß vom Grundsystem (BS) beim Anfang jeder asynchron auftreten den Pause an die Prüfeinrichtung (PE) ein Startbefehl und beim Ende jeder Pause ein Stoppbefehl übermittelt wird,
daß bei Nichtübereinstimmung der Prüfschritt im Höchstfall ein mal mehr wiederholt wird als maximal Unterbrechungen der Prü fung durch den Arbeitsablauf angenommen werden,
daß jeweils ein nach vorzeitigem Abbrechen der Prüfung infolge eines Stoppbefehls eingeschriebenes neues m-bit-Codewort gegen das vorhergehend gespeicherte ausgetauscht wird und
daß erst bei Nichtübereinstimmung beim letzten Vergleich ein Defekt in den gerade geprüften m Zellen angenommen wird.
2. Verfahren nach Anspruch 1,
gekennzeichnet durch
eine Anwendung in einer Anlage, bei der als Grundsystem (BS)
ein Registriersystem vorgesehen ist.
3. Verfahren nach Anspruch 1,
gekennzeichnet durch
eine Anwendung in einer Anlage, bei der als Grundsystem (BS)
ein Mikroprozessor (CPU) vorgesehen ist.
4. Verfahren nach Anspruch 3,
dadurch gekennzeichnet,
daß die von der Prüfeinrichtung (PE) durchzuführenden
Verfahrensschritte vom Mikroprozessor (CPU) übernommen
werden.
5. Verfahren nach Anspruch 3 oder 4,
gekennzeichnet durch
eine Anwendung in einem Kennzeichenumsetzer-Zentralteil
eines Pulscodemodulations-Systems.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19853530257 DE3530257A1 (de) | 1985-08-23 | 1985-08-23 | Verfahren zur pruefung eines schreib-lese-speichers waehrend seines betriebs |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19853530257 DE3530257A1 (de) | 1985-08-23 | 1985-08-23 | Verfahren zur pruefung eines schreib-lese-speichers waehrend seines betriebs |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3530257A1 DE3530257A1 (de) | 1987-03-05 |
DE3530257C2 true DE3530257C2 (de) | 1988-09-29 |
Family
ID=6279250
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19853530257 Granted DE3530257A1 (de) | 1985-08-23 | 1985-08-23 | Verfahren zur pruefung eines schreib-lese-speichers waehrend seines betriebs |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3530257A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10058220A1 (de) * | 2000-11-23 | 2002-05-29 | Daimler Chrysler Ag | Verfahren zum Betreiben einer einen Datenspeicher aufweisenden Vorrichtung |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3817857A1 (de) * | 1988-05-26 | 1988-12-29 | Cordell Steve | Verfahren zur selbstpruefung eines random access memory (ram) einer schaltung |
DE19647159A1 (de) * | 1996-11-14 | 1998-06-04 | Siemens Ag | Verfahren zum Testen eines in Zellenfelder unterteilten Speicherchips im laufenden Betrieb eines Rechners unter Einhaltung von Echtzeitbedingungen |
DE60309157T2 (de) * | 2003-08-06 | 2007-08-30 | Stmicroelectronics S.R.L., Agrate Brianza | Speichersystem mit Fehlererkennungsvorrichtung |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AT367557B (de) * | 1980-04-25 | 1982-07-12 | Schrack Elektrizitaets Ag E | Schaltungsanordnung zur ueberwachung der funktion von festwert- und/oder schreib-lesespeichern |
-
1985
- 1985-08-23 DE DE19853530257 patent/DE3530257A1/de active Granted
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10058220A1 (de) * | 2000-11-23 | 2002-05-29 | Daimler Chrysler Ag | Verfahren zum Betreiben einer einen Datenspeicher aufweisenden Vorrichtung |
Also Published As
Publication number | Publication date |
---|---|
DE3530257A1 (de) | 1987-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3801869C2 (de) | ||
DE2535573C2 (de) | Verfahren und Schaltungsanordnung zur Überprüfung der richtigen Durchschaltungsausführung einer Verbindung bei digitalen Datenübertragungssystemen, insbesondere digitalen Telefonsystemen | |
DE3222314C2 (de) | ||
DE2848255A1 (de) | Digitale vermittlungsanordnung | |
DE2655192A1 (de) | Raummultiplex-koppelfeld fuer eine zeitmultiplex-nachrichtenvermittlungsanlage | |
DE3530257C2 (de) | ||
DE69128228T2 (de) | Kommunikationssystem über seriellen Bus zwischen Mikroprozessor und einer externen Vorrichtung | |
DE2517525B2 (de) | Verfahren und Signalisierungsidentifizierer zum Erkennen von Fernmelde-Signalisierungskriterien | |
DE4133031A1 (de) | Daten-multiplex- und separations-verfahren | |
DE3514314A1 (de) | Detektor fuer eine tonfrequente durchgangspruefung in einem digitalen fernmeldevermittlungssystem | |
DE3330889C2 (de) | Schaltungsanordnung zur Überprüfung der Funktionstüchtigkeit einer rechnergesteuerten Fernsprechvermittlungsanlage | |
DE2843179C2 (de) | Kennzeichenumsetzergerät zum Verarbeiten von codierten während zyklisch aufeinanderfolgender Zeitrahmen übertragenen vermittlungstechnischen Informationen | |
DE2657243A1 (de) | Schaltungsanordnung zur uebermittlung von signalisierungsvorgaengen | |
DE1130480B (de) | Zeitmultiplex-Steuerverfahren fuer elektronische Vermittlungseinrichtungen in Fernmelde-, insbesondere Fernsprech-anlagen | |
DE3632341C2 (de) | Sprachausgabeeinheit | |
DE2116784B2 (de) | Programmgesteuerte Schrittspeicher-Vorrichtung | |
DE3743959A1 (de) | Verfahren zur ueberpruefung betriebstechnischer funktionen einer rechnergesteuerten kommunikationsvermittlungsanlage | |
DE3248566C2 (de) | Verfahren und Schaltungsanordnung zur Übertragung von Datensignalen | |
DE4018381C2 (de) | Verfahren für Datenübertragungen in Kommunikations-Vermittlungsanlagen | |
WO2000057618A2 (de) | Auswerteeinrichtung zum ueberprüfen der gebührenerfassungsdaten einer digitalen vermittlungsstelle | |
EP0590182A1 (de) | Verfahren zum Betrieb der Zeitstufenelemente bzw. kombinierten Zeit-Raumstufenelemente einer Koppelanordnung einer digitalen Zeitmultiplex Fernmeldevermittlungsstelle | |
DE2710954A1 (de) | Pruefeinrichtung fuer tonsignale einer pcm-vermittlung | |
EP0606582B1 (de) | Zentralgesteuerte digitale Zeitmultiplex-Fernsprechvermittlungsanlage | |
DE1537879A1 (de) | Schaltungsanordnung fuer eine zentral gesteuerte Fernmelde-,insbesondere Fernsprechvermittlungsanlage | |
DE2737983A1 (de) | Schaltungsanordnung zur erzeugung einer verzoegerung und/oder einer daempfung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |