DE3515802C2 - - Google Patents

Description

Die Erfindung bezieht sich auf eine Anordnung zur schnellen Erzeugung von großen Prüfdatenwortmengen in einer Prüfeinrichtung, mit der ein elektronische Bausteine beinhaltender Prüfling geprüft wird und die dazu die Prüfdaten bitweise ihren Anschlußelementen zuordnet sowie ein Verfahren zum Betrieb der Anordnung. Elektronische Baugruppen, wie z. B. Flachbaugruppen, beinhalten in zunehmendem Maße Speicher- und Mikroprozessor-Bausteine. Entsprechend der steigenden Komplexität solcher Baugruppen werden für deren Prüfung auf Fehlerfreiheit sehr viel Prüf­ bitmuster benötigt.

Aus der DE 32 37 365 A1 ist eine Prüfeinrichtung bekannt, die an ihren Anschlußelementen, an die der Prüfling angeschlossen wird, jeweils Muster von Prüfsignalen abgibt oder Ausgangs­ signale vom Prüfling empfängt und mit den Prüfsignalen vergleicht. Zur Erzeugung dieser Prüfsignale ist jedem Anschlußelement jeweils ein Prüfsignalgenerator zugeordnet, in dem die dem Anschlußelement zugeordneten Prüfsignale in codierter Form gespeichert sind. Mit Hilfe einer Adressensteuerung werden die codierten Prüfsignale im Prüfsignalgenerator adressiert, die in decodierter Form über das Anschlußelement ausgegeben oder mit vom Prüfling abgegebenen Ausgangssignalen verglichen werden sollen. Der Prüfsignalgenerator besteht dort aus einem Speicher, in dem die codierte Prüfsignale gespeichert sind, und aus einem Decodierer, der die im Speicher gespeicherten Prüfsignale decodiert und dem Anschlußelement zuordnet.

Mußten dabei verschieden aufgebaute Flachbaugruppen geprüft werden, war eine Änderung der Zuordnung der Prüfbitmuster zu den Anschlußelementen des Prüflings erforderlich. Somit war es notwendig, am Ausgang der Prüfeinrichtung besondere Adapter­ vorrichtungen pro zu prüfendem Flachbaugruppentyp vorzusehen.

Derartige Prüfeinrichtungen haben somit den Nachteil, daß zur Erzeugung der erforderlichen Prüfbitmuster, die zu einem Prüfdatenwort zusammenfaßbar sind, große Datenmengen erforderlich waren und erhebliche Rechnerzeiten benötigt wurden. Es waren weiterhin große Prüfzeiten pro Prüfling erforderlich. Schließlich war eine große Anzahl von Adaptervorrichtungen notwendig, um verschiedene Flachbaugruppentypen prüfen zu können.

Die der Erfindung zugrundeliegende Aufgabe besteht darin, eine Anordnung zur schnellen Erzeugung von großen Prüfdaten­ wortmengen in einer Prüfeinrichtung zu schaffen, die zu einer Verringerung der erforderlichen Datenmengen und Rechnerzeiten führt. Weiterhin soll die Anordnung so aufgebaut sein, daß verschiedene Prüflingstypen überprüft werden können, ohne daß zusätzliche Adaptereinrichtungen erforderlich sind. Außerdem soll ein Verfahren zum Betrieb der Anordnung angegeben werden. Diese Aufgabe wird bei einer Anordnung der eingangs beschriebenen Art durch die im Kennzeichen des Patentanspruchs 1 angegebenen Merkmale gelöst. Ein Verfahren zum Betrieb der Anordnung ist im Anspruch 19 angegeben. Die Anordnung besteht somit aus einem Prüfdatengenerator und einem Prüfdatenwandler. Der Prüfdatengenerator erzeugt aus einem Prüfprogramm Prüfvektoren, wobei pro Prüfbefehl mehrere Prüfvektoren erzeugt werden können. Diese Prüfvektoren müssen nun den einzelnen Anschlußelementen des Prüflings zugeordnet werden. Dies erfolgt im Prüfdatenwandler. Er ordnet den einzelnen Anschlußelementen des Prüflings einzelne Prüfbits aus dem Prüfvektor oder aus einer anderen Prüfinformation zu, bildet daraus ein Prüfdatenwort, das am Ausgang abgegeben wird und durch die Prüfeinrichtung den Anschlußelementen des Prüflings zugeleitet wird. Die Zuordnung der einzelnen Prüfbits im Prüfvektor oder in der Prüfinformation zu den einzelnen Anschlußelementen des Prüflings kann frei eingestellt werden. Man erhält auf diese Weise eine programmierbare "Verdrahtung".

Weiterbildungen der erfindungsgemäßen Anordnung und des er­ findungsgemäßen Verfahrens ergeben sich aus den Unteransprüchen.

Vorteile der Anordnung bestehen darin, daß eine große Prüf­ datenwortmenge erzeugt werden kann, ohne daß das erforderliche Prüfprogramm, das z. B. von der Prüfeinrichtung geliefert wird, vergrößert werden müßte. Es ist somit möglich, pro Prüfbefehl mehrere Prüfschritte für den Prüfling auszulösen.

Ein weiterer Vorteil liegt in der Zuordnung der Bitmuster der Prüfdatenworte zu den Anschlußelementen des Prüflings, die frei einstellbar sind. Zusätzliche Adaptereinrichtungen bei verschiedenen Prüflingstypen sind somit nicht erforder­ lich.

Anhand eines Ausführungsbeispiels, das in den Figuren dargestellt ist, wird die Erfindung weiter erläutert. Es zeigen

Fig. 1 ein Blockschaltbild der Prüfeinrichtung,

Fig. 2 ein Prinzipschaltbild der erfindungsgemäßen Anordnung,

Fig. 3 ein Blockschaltbild der erfindungsgemäßen Anordnung,

Fig. 4 ein Blockschaltbild des Prüfdatengenerators,

Fig. 5 ein Blockschaltbild des Prüfdatenumwandlers,

Fig. 6 ein Blockschaltbild von Prüfelementen, über die der Kontakt zu dem Prüfling hergestellt wird und die Teil der Prüfeinrichtung sind,

Fig. 7 den Aufbau der Prüfbefehle,

Fig. 8 eine schematische Darstellung der Zuordnung der Prüfbitmuster zu den Anschlußelementen der Prüflinge,

Fig. 9 eine Ausführung einer Schnittstellenschaltung, die zwischen der Prüfeinrichtung und der erfindungsgemäßen Anordnung liegt,

Fig. 10 eine Ausführung der Speicher, die in der erfindungsgemäßen Anordnung verwendet werden,

Fig. 11 eine Ausführung der in der Anordnung verwendeten Taktsteuerung,

Fig. 12 eine Ausführung eines Operandenspeichers, der im Prüfdatengenerator verwendet wird.

Aus Fig. 1 ergibt sich der grundsätzliche Aufbau der Prüfeinrichtung. Die Prüfeinrichtung PER besteht aus einem Rechner RE und Prüfelementen DU1, DU2 . . . DUn. Der Zugriff auf ein Prüfelement findet über Busse DUin und DUout statt. Über den Bus DUOut werden den Prüfelementen DU die zur Versorgung des Prüflings PR erforderlichen Prüfdatenworte zugeführt. Über den Bus DUin wird dem Rechner RE die von den Prüfelementen DU abgegebenen Ergebnis-Informationen oder Ist-Informationen zugeführt.

Die einzelnen Prüfelemente DU können verschiedenartige Funktionen ausführen. Ein Prüfelement kann z. B. der Stromversor­ gung des Prüflings PR dienen, ein zweites Prüfelement kann z. B. Impulsformer enthalten, um Prüfsignale bestimmter Form erzeugen zu können, ein drittes Prüfelement kann analoge Meßgeräte enthalten, um die Antwortsignale auf die vom Impulsformer abgegebenen Impulse zu bewerten, ein weiteres Prüfelement kann schließlich Schaltungsanordnungen zur Erzeugung von digitalen Signalen enthalten, denen dann digitale Meßeinheiten zugeordnet sind, um die Antwortsignale vom Prüfling überprüfen zu können.

Der Rechner RE kann über den Bus DUout festlegen, welches der Prüfelemente DU tätig wird und damit Prüfsignale dem Prüfling PR zuführt bzw. welche Stromversorgung an den Prüfling PR anzuschließen ist. Die Anwortsignale auf die Prüfsignale von einem der Prüfelemente werden über den Bus DUin dem Rechner RE zugeführt, der sie dann auswerten kann. In diesem Betriebsfall steuert der Rechner RE zentral die Aufgaben der Prüflelemente DU.

Bei der Überprüfung von Prüflingen, die Mikroprozessoren oder Speicher, insbesondere dynamische Speicher, enthalten, müssen dem Prüfling PR eine große Anzahl von Prüfbitmustern (Prüfdatenworte) zugeführt werden und die Antwortsignale auf diese Prüfbitmuster ausgewertet werden. Dabei müssen einzelne Prüfbits des Prüfbitmusters den einzelnen Anschlußelementen (Kontaktstiften) des Prüflings PR zugeordnet werden und die Antwortbitmuster vom Prüfling PR müssen mit Soll-Bitmustern verglichen werden. Würden diese Prüfbitmuster und die entsprechenden Soll-Bitmuster vom Rechner RE der Prüfeinrichtung erzeugt werden und geliefert werden müssen, dann müßte der Rechner RE entsprechend große Speichereinheiten enthalten oder er wäre für die Erzeugung der Prüfbitmuster und der Soll-Bitmuster entsprechend lange beschäftigt. Um den Rechner RE von diesen Tätigkeiten zu entlasten und um die Prüfzeit für einen Prüfling PR zu verkürzen, wird eine Anordnung zur Erzeugung dieser Prüfbitmuster und dieser Soll-Bitmuster in die Prüf­ einrichtung eingefügt. Diese wird in Fig. 1 mit WORGE benannt. Die Anordnung WORGE ist dabei ebenfalls zwischen die Busse DUin und DUout geschaltet. Wie Fig. 1 zeigt, kann dabei der WORGE direkt mit dem Bus DUout verbunden werden, d. h. die Anordnung WORGE kann für ein Prüfelement DU die Prüfbitmuster und die Soll-Bitmuster unabhängig vom Rechner RE erzeugen und diesem Prüfelement zuführen. Der Rechner RE und die Anordnung WORGE arbeiten in diesem Betriebszustand zeitlich­ geschachtelt. Daneben gibt es einen Betriebszustand, in dem die Anordnung WORGE nicht mit dem Bus DUout verbunden ist. Hier arbeitet nur der Rechner RE mit den Prüfelementen DU zusammen.

Aus Fig. 2 kann der prinzipielle Aufbau der Anordnung WORGE entnommen werden. Diese besteht aus einem Prüfdatengenerator PDE und einem Prüfdatenwandler PDW. Der Prüfdatengenerator PDE erzeugt ausgehend von einem Prüfbefehl Prüfdatenvektoren PV, die dem Prüfdatenwandler PDW zugeführt werden. Der Prüfdatenwandler PDW wählt aus den Prüfvektoren oder einer zusätzlichen Prüfinformation einzelne Prüfbits aus und ordnet diese den Anschlußelementen ATS der Prüfeinrichtung zu. Die Zuordnung der einzelnen Bits der Prüfvektoren zu den Anschlußelementen ATS kann über eine Zuordnungs-Speicher­ einrichtung ZUOR erfolgen, deren Inhalt änderbar ist. Durch die Änderung der Zuordnungs-Speichereinrichtung ZUOR kann somit die Zuordnung der einzelnen Bits der Prüfvektoren PV zu den Anschlußelementen ATS eingestellt werden.

Der Aufbau der Anordnung WORGE kann genauer der Fig. 3 entnommen werden. Die Anordnung WORGE besteht aus einer Schnitt­ stellenschaltung IFC, über die die Busse DUout und DUin mit internen Bussen OUTBus und INBus der Anordnung WORGE ver­ bunden sind. An die Busse OUTBus und INBUs sind nun die übrigen Einheiten der Anordnung angeschlossen. Der Prüfdatengenerator PDE besteht dabei aus einer Befehls-Speichereinrichtung BSE, einer Mikrobefehls-Speichereinrichtung MSE und einem Rechenwerk mit Operandenspeicher ARE. Der Prüfdatenwandler PDW besteht aus der Zuordnungs-Speichereinrichtung ZUOR und einer Zustands-Speichereinrichtung ZUSP, in der der Signalzustand der Anschlußelemente gespeichert ist. Zur Durchführung der Funktionen der einzelnen Einheiten des Prüfdatengenerators PDE und des Prüfdatenwandlers PDW ist eine Taktsteuerung TAKT vorgesehen.

Der genaue Aufbau des Prüfdatengenerators PDE zeigt Fig. 4. Die Befehls-Speichereinrichtung BSE besteht aus einem Befehlsspeicher BS, einem Befehlssequenzer BSS, einem Befehlsspeicher-Adressenregister BSADR, einem Befehlsregister BSREG, einer Befehlssequenzersteuerung BSSEQ, einem Statusregister STATUS und einem Multiplexer TMUX. Die Mikrobefehls-Speichereinheit MSE besteht dagegegen aus einem Mikrobefehlsspeicher MSB, einem Mikrobefehlssequenzer MSS, einem Mikrobefehlsspeicher- Adressenregister MBSADR, einem Mikrobefehls- Speicherregister MBSREG und einer Mikrobefehlssequenzer-Speichersteuerung MSSEQ. Die Einheit ARE des Prüfdatengenerators setzt sich zusammen aus einem Rechenwerk ALU, einem Operandenspeicher OS, einem Operandenspeicher-Adressenregister OSADR, Multiplexern AMUX, BMUX, einer Verschiebeeinrichtung VSE und einem Registerfeld REGl.

Der Befehlsspeicher wird über den Bus OUTBus, der in Fig. 4 nicht dargestellt ist, mit dem Prüfbefehlsprogramm, z. B. vom Rechner RE, geladen. Dieses Prüfprogramm ist dem zu prüfenden Prüflingstyp zugeordnet. Entsprechend wird der Mikrobefehlsspeicher MBS mit den Mikroprogrammen geladen, die zur Ausführung der einzelnen Prüfbefehle erforderlich sind. Schließlich wird noch der Operandenspeicher OS vom Rechner geladen und damit die zu Beginn des Prüfvorganges erforderlichen Prüfvektoren festgelegt.

Die im Befehlsspeicher BS enthaltenen Prüfbefehle können z. B. die in Fig. 7 angegebene Struktur haben. Es können z. B. drei Prüfbefehlsarten vorgesehen sein: Die Prüfbefehlsart a stellt dabei Rechenbefehle oder Verschiebebefehle dar. Ein Prüfbefehl a besteht aus dem Operationscode OP, einem ersten Adressenteil a21, einem zweiten Adressenteil a22, einem dritten Adressenteil a23. Zusätzlich ist noch ein weiteres Bit vorgesehen, das "l" gesetzt ist, wenn der Befehl von der Anordnung ausgeführt werden soll. Der Operationscode OP gibt üblicherweise die Operation an, die durch den Prüfbefehl durchgeführt werden soll. Das Feld a21 gibt die Adresse des Operanden im Operandenspeicher OS an, der mit dem Operanden verknüpft werden soll, der unter der Adresse a23 im Operandenspeicher OS steht. Das Ergebnis der Verknüpfung durch die ALU wird unter der Adresse a22 im Operandenspeicher OS abgespeichert. Soll mit Hilfe des Prüfbefehlstyps a ein Ver­ schiebebefehl ausgeführt werden, dann gibt das Feld a21 den Operand im Operandenspeicher OS an, der verschoben werden soll, die Anzahl der Verschiebeschritte durch die Verschiebe­ einrichtung VSE ist dem Operandenspeicher OS unter der Adresse a23 zu entnehmen und das Ergebnis der Verschiebung wird wiederum unter der Adresse a22 im Operandenspeicher OS abgespeichert.

Mit dem Prüfbefehlstyp b wird der binäre Wert eines Prüfvektors den Anschlußelementen des Prüflings zugeordnet. Das a2- Feld gibt die Adresse des Prüfvektors im Operandenspeicher OS an. Mit dem a3-Feld des Prüfbefehltyps b wird der Zuordnungsspeicher in der Zuordnungseinrichtung ZUOR adressiert, und zwar die Adresse, bei der die Zuordnung der einzelnen Bits des Prüfvektors zu den Anschlußelementen des Prüflings festgelegt ist. Im F-Feld des Zuordnungsbefehls wird die Funktion des Prüfelements festgelegt und damit dieses ausgewählt. Schließlich ist noch ein S-Bit im Zuordnungsbefehl enthalten; dieses ist das Startbit für die Ausführung des Prüfschrittes.

Mit einem dritten Prüfbefehlstyp c wird ein Sprung im Prüfbefehlsprogramm angegeben. Das Feld A1 enthält die Zieladresse ZADR im Befehlsspeicher, zu der gesprungen werden soll, das Feld a2 die Adresse eines abzufragenden Operanden. Der Inhalt des im a2-Feld adressierten Operanden wird um 1 erniedrigt und auf 0 geprüft. Ist er ungleich 0, so wird auf die im a1-Feld stehende Befehlsspeicheradresse verzweigt. Ist er gleich 0, so wird das auf diesen Befehl folgende Wort decodiert. Das Herunterzählen des adressierten Operanden wird mit Hilfe eines sog. Schleifenzählers durchgeführt, der durch den Operandenspeicher realisiert ist.

Es sind nur die für die Funktion der erfindungsgemäßen Anordnung wesentlichen Prüfbefehlstypen erläutert worden. Mit weiteren Prüfbefehlen kann erreicht werden, daß der Inhalt des Befehlsspeichers BS in den Rechner RE übertragen wird, ohne daß der Prüfbefehl von der Anordnung ausgeführt wird (Primärbefehl).

Im Mikrobefehlsregister MBS sind die Mikrobefehle enthalten, die zur Ausführung der Operationsteile der Prüfbefehle erforderlich sind. Jedem Prüfbefehl sind dabei mindestens zwei Mikrobefehle zugeordnet. Aufgrund der Mikrobefehle der Mikroprogramme werden Steuersignale erzeugt, durch die die einzelnen Einheiten der Anordnung gesteuert werden. Diese Steuersignale führen z. B. zu der arithmetischen Einheit ARE und zur Taktsteuerung TAKT (Fig. 3). Sowohl mit der Befehlsspeichereinrichtung als auch bei der Mikrobefehlsspeichereinrichtung ist es möglich, innerhalb der abzuarbeitenden Programme Schleifen zu bilden. Es ist damit möglich, ein Prüfprogramm teilweise mehrmals zu durchlaufen und entsprechend ein Mikroprogramm mehrmals zu durchlaufen. Die Folge ist, daß die Prüfprogramme und die Mikrobefehlsprogramme erheblich verkürzt werden können, da eine Vielzahl von Prüfschritten insbesondere bei der Speicherprüfung nach dem gleichen Algorithmus ablaufen.

Im folgenden soll erläutert werden, wie mit Hilfe des Prüf­ datengenerators PDE die Prüfvektoren erzeugt werden. Zu Beginn des Prüfvorganges werden der Befehlsspeicher BS, der Mikrobefehlsspeicher MBS und der Operandenspeicher OS vom Rechner RE geladen. Gleichzeitig wird die Startadresse für den ersten auszuführenden Prüfbefehl in das Befehlsadressenregister BSADR geladen. Der adressierte Befehl wird vom Befehlsspeicher BS in das Befehlsregister BSREG übertragen.

Der Operationscode OP des Prüfbefehls gelangt zum Mikrobefehlssequencer MSS, der die Startadresse des diesem Operationscode OP zugeordneten Mikroprogramms erzeugt und zum Mikrobefehlsadressenregister MBSADR überträgt. Das adressierte Mikroprogramm wird im Mikroprogrammspeicher MBS ausgelesen und zum Mikrobefehlsregister MBSREG übertragen und decodiert. Entsprechend dem ersten Mikrobefehl des Mikroprogramms werden die Steuerbits abgegeben, die den Befehlssequenzer BSS dazu veranlassen, den nächsten Prüfbefehl des Prüfprogramms zu adressieren. Ist dieser nächste Prüfbefehl, der wiederum in das Befehlsregister BSREG übertragen wird, ein Rechenbefehl, dann wird entsprechend dem Operationscode, der mit Hilfe des Mikroprogramms im Mikroprogrammspeicher MBS interpretiert wird, die Recheneinrichtung ARE eingestellt. Sollen z. B. zwei Operanden im Operandenregister OS miteinan­ der verknüpft werden, dann wird entsprechend dem Prüfbefehlstyp a vorgegangen. Soll dagegen eine Verschiebung eines Operanden durch die Einheit ARE durchgeführt werden, dann wird entsprechend dem Prüfbefehlstyp a vorgegangen, wobei das Feld a23 des Befehlstyps die Anzahl der Verschiebeschritte angibt. Damit läuft der Operand über die Verschiebeeinrichtung VSE und gelangt von dort wieder über die arithmetische Einheit ALU zum Operandenspeicher OS. Somit ist es möglich, mit Hilfe der Rechenbefehle vom Prüfbefehlstyp a die in das Operandenregister OS geladenen Prüfvektoren so zu verändern, wie es gemäß dem abzuarbeitenden Prüfprogramm erforderlich ist. Das heißt, der Prüfdatengenerator PDE kann selbständig aus vorhandenen Prüfvektoren im Operandenspeicher OS beliebige andere und neue Prüfvektoren erzeugen, ohne daß dazu der Rechner RE der Prüfeinrichtung tätig werden müßte.

Wenn ein Prüfvektor, der im Operandenspeicher OS gespeichert ist, den Anschlußelementen des Prüflings zugeordnet werden soll, dann geschieht dies mit Hilfe des Zuordnungsbefehls oder des Prüfbefehlstyps b. Dieser Zuordnungsbefehl wird wiederum aus dem Befehlsspeicher BS ausgelesen und gelangt zum Befehls­ register BSREG. Der Operationscode des Prüfbefehls startet das zugeordnete Mikroprogramm im Mikrobefehlsspeicher MBS. Damit wird die Ausgabe des entsprechenden Operanden, also des entsprechenden Prüfvektors, vom Operandenspeicher OS auf den Bus B veranlaßt, über den er zum Prüfdatenwandler übertragen wird. Gleichzeitig wird ein Teil des Zuordnungsbefehls direkt über den A-Bus zum Prüfdatenwandler PDW übertragen. Die zur Ausführung des Zuordnungsvorganges weiterhin erforderlichen Steuersignale werden vom Mikrobefehlsregister MBSREG dem Prüf­ datenwandler zugeführt.

Wie bereits erwähnt, können mit Hilfe des Prüfdatengenera­ tors auch Befehlsschleifen ausgeführt werden. Dazu werden die Sequencersteuerungen BSSEQ und MSSEQ und das Statusregister STATUS verwendet. Mit Hilfe des Statusregisters STATUS wird festgestellt, ob der im Operandenspeicher OS enthaltene Schleifenzähler auf 0 steht oder nicht. Eine Befehlsschleife wird solange durchlaufen, bis der Schleifenzähler auf 0 heruntergezählt ist. Dieser Status wird über den Multiplexer TMUX der Sequencersteuerung BSSEQ oder der Sequencersteuerung MSSEQ zugeführt, die veranlaßt, daß die Schleife verlassen wird. Die Schleife wird mit Hilfe des Befehlstyps c ausgelöst.

Aus der Fig. 5 ergibt sich der Aufbau des Prüfdatenwandlers. Dieser besteht aus der Zuordnungseinrichtung ZUOR und aus der Zustandsspeichereinrichtung ZUSP. Die Zuordnungseinrichtung ZUOR ist aus einem Zuordnungsspeicher ZS und einem Zuordnungswerk ZW im wesentlichen aufgebaut. Dem Zuordnungsspeicher ZS ist ein Sequencer ZSS, ein Adressenregister ZSADR und eine Sequencersteuerung SZSEQ zugeordnet. Am Ausgang des Zuordnungs­ speichers ZS liegt ein Register REG2 zur Zwischenspeicherung eines Adreßteils, der dem Zustandspeicher PZ zugeführt wird. Der Zustandsspeicher besteht aus deinem Datenteil PZD und einem Adreßteil PZA. Am Ausgang des Zustandsspeichers PZ wird das Prüfdatenwort abgegeben, das aus einem Adreßteil und einem Datenteil besteht. Das Prüfdatenwort wird in einem Ausgangsregister AREG zwischengespeichert und von dort auf den Ausgangsbus INBus gegeben.

Mit Hilfe des Zuordnungswerkes ZW werden aus den Bits des Prüfvektors PV oder einer weiteren Prüfinformation entsprechend einer Zuordnungsinformation aus dem Zuordnungsspeicher ZS die Bits ausgewählt, die den Anschlußelementen des Prüflings zugeordnet werden sollen. Diese Bits bilden den Datenteil des Prüfdatenwortes. Die Adresse des Prüfdatenwortes wird mit Hilfe des Adreßteils PZA des Zustandsspeichers PZ gebildet. Im Zustandsspeicher PZ sind nämlich die aktuellen Zustände auf den Anschlußelementen zusammen mit der Adresse der Anschlußelemente gespeichert. Aus dem Zustandsspeicher PZ kann somit der aktuelle Zustand jedes Anschlußelementes entnommen werden. Wenn einem Anschlußelement oder einer Gruppe von Anschlußelementen gemeinsam Prüfdaten zugeführt werden sollen, dann werden diese Prüfdaten, die vom Zuordnungswerk ZW ausgewählt werden, über den Adreßteil des Zustandsspeichers PZ mit der entsprechenden Adresse versehen. Die richtige Adresse wird gebildet mit Hilfe des Zuordnungsbefehls, und zwar des F-Teiles des Zuordnungsbefehles und eines Adreßteils, der aus dem Zuordnungsspeicher geliefert wird und der die Gruppe der Anschlußelemente angibt, die gerade mit Daten versorgt werden sollen.

Anhand der Fig. 8 kann die Funktion des Prüfdatenwandlers besser dargestellt werden. Bei der Zuordnung eines Prüfvektors PV zu den Anschlußelementen des Prüflings ist auszugehen vom Zuordnungsbefehl im Befehlsspeicher BS. Der Zuordnungsbefehl hat die im Befehlsregister BSREG dargestellte Struktur. Mit dem Teil a2 wird der Operandenspeicher OS angesteuert und damit der zu verarbeitende Prüfvektor PV adressiert. Der adressierte Prüfvektor PV wird über den B-Bus zum Zuordnungswerk ZW übertragen, das in Fig. 8 aus einer Reihe von Multiplexern MUX1 bis MUX20 besteht. Der Teil a3 des Zuordnungsbefehls wird dem Sequencer ZSS zugeführt, der die Startadresse der Zuordnungs­ information im Zuordnungsspeicher ZS abgibt. Entsprechend dieser Zuordnungsinformation werden die Multiplexer MUX1-MUX20 eingestellt. Die Multiplexer MUX1-MUX20 des Zuordnungswerkes ZW wählen aus dem Prüfvektor PV entsprechend ihrer Einstellung einzelne Bits aus und leiten diese dem Datenteil des Zustandsspeichers PZD zu. Durch das Zuordnungswerk können auch andere Prüfinformationen ausgewertet werden, wie z. B. logisch 0, logisch 1 oder Informationen PZ1 bis PZ20. Die In­ formationen PZ1 bis PZ20 sind die im Datenteil des Zustandsspeichers PZ enthaltenen vorherigen Zustände der Anschlußelemente. Mit Hilfe des Zuordnungswerkes ZW können somit einzelne Bits des Prüfvektors, logisch 1 und logisch 0 oder der frühere Zustand der Anschlußelemente aus dem Datenteil des Zustandsspeichers PZ ausgewählt und zum Ausgang durchgeschaltet werden.

Damit ist der Datenteil des Prüfdatenwortes gebildet. Der entsprechende Adreßteil wird mit Hilfe des Teiles F des Zu­ ordnungsbefehles gebildet, der das Prüfelement DU festlegt und damit die auszuführende Funktion. Hinzu kommt ein Adreßteil aus dem Zuordnungsspeicher ZS, der die Gruppe von Anschlußelementen festlegt, dem der Datenteil des Prüfdatenwortes zugeführt werden soll. Beides zusammengesetzt führt zum Prüfdatenwort, das zum Ausgangsregister AREG übertragen wird.

Wie aus der Fig. 5 und 8 entnehmbar ist, hat das Prüfdatenwort z. B. einen Datenteil von der Breite von 20 Bit. Damit können 20 Anschlußelemente mit Prüfbits versorgt werden. Wenn die Anzahl der Anschlußelemente des Prüflings größer ist, dann muß entweder der Datenteil breiter gewählt werden oder es müssen mehrere Prüfdatenwörter nacheinander dem ausgewählten Prüfelement zugeführt werden und die Anschlußelemente des Prüflings gruppenweise nacheinander mit den entsprechenden Prüfbits versorgt werden. Dieser zweite Weg ist bei der Anordnung gewählt worden. Aus diesem Grunde werden aus einem Prüfvektor oder aus der Prüfinformation mehrere Prüfdatenworte entwickelt, und zwar so viele, wie zur Prüfung eines Prüflings pro Prüfschritt erforderlich sind. Entsprechend der Anzahl der zu erzeugenden Prüfdatenworte pro Prüfschritt sind im Zuordnungsspeicher ZS Zuordnungsinformationen enthalten, deren erste mit Hilfe des Feldes a3 des Zuordnungsbefehls ausgewählt wird und deren letzte mit Hilfe eines Bits in der letzten Zuordnungsinformation festgestellt wird. Wie Fig. 5 zeigt, gibt es eine Rückkopplung zur Sequencersteuerung ZSSEQ, die bei Feststellung des Zu­ ordnungsendebits ZEND den Sequencer ZSS stoppt. Die Anzahl der Zuordnungsinformationen pro Prüfschritt hängt somit von der Anzahl der in einem Prüfschritt zu versorgenden Anschluß­ elementen des Prüflings und von deren Anordnung am Prüfling ab. Wenn alle Prüfdatenworte pro Prüfschritt erzeugt sind, somit das Zuordnungsendebit erscheint und im Zuordnungsbefehl außerdem das S-Bit gesetzt ist, dann wird das letzte Prüfdatenwort mit einem Startbit S versehen, aufgrund dessen vom Prüfelement der Prüfschritt veranlaßt wird.

Soll die Zuordnung der Bits der Prüfvektoren bzw. der Prüfinformation zu den Anschlußelementen geändert werden, dann muß lediglich der Zuordnungsspeicher ZS mit einer anderen Zuordnungsinformation geladen werden. Zu Beginn des Prüfvorganges wird somit vom Rechner RE der Prüfeinrichtung der Zuordnungsspeicher ZS geladen, ebenso der Zustandsspeicher PZ. Die Zuordnungsinformation im Zuordnungsspeicher hängt vom Typ des Prüflings ab.

Nach der Erzeugung der Prüfdatenworte können diese über den INBus, die Schnittstellenschaltung IFC auf die Busse der Prüfeinrichtung übertragen werden. Von dort können sie den Prüfelementen DU zugeführt werden. Mit Hilfe des Adreßteils im Prüfdatenwort, insbesondere des F-Teils des Zuordnungsbefehls, kann das gewünschte Prüfelement ausgewählt werden. Diesem Prüfelement wird das Prüfdatenwort zugeführt. Mit dem übrigen Teil des Adreßteils des Prüfdatenwortes kann dann die Gruppe der Anschlußelemente ausgewählt werden, deren Anschlußelementen die einzelnen Bits des Datenteils des Prüfdatenwortes zugeordnet sind. Dabei können die Prüfdatenworte als Prüf­ bits den Anschlußelementen des Prüflings zugeführt werden oder als Soll-Bits zur Bewertung der vom Prüfling abgegebenen Ergebnissignale verwendet werden.

Nach Fig. 6 wird das Prüfdatenwort PW über den Bus DUout den Prüfelementen DU1 bis DU4 zugeführt. Mit Hilfe der Adresse ADR im Prüfdatenwort PW wird eines der Prüfelemente DU ausgewählt und diesem das Prüfdatenwort zugeführt. Dazu muß der Adreßteil ADR des Prüfdatenwortes in einem Adreßdecodierer ADK dekodiert werden.

In Fig. 6 sind als Beispiel vier Prüfelemente DU1 bis DU4 dargestellt. Mit Hilfe des ersten Prüfelementes DU1 kann der Prüfling PR mit programmierbaren Versorgungsspannungen PSV versorgt werden. Weiterhin kann dem Anschlußelement ATS eine Lastspannung LSP und einem Komparator KOM eine Vergleichsspannung VGL zugeführt werden. Die Einstellung des Prüfelementes DU1 erfolgt zentral vom Rechner RE.

Durch das Prüfelement DU2 kann dem Anschlußelement ATS der Prüfeinrichtung eine Analogspannung zugeführt werden und die aufgrund der abgegebenen Analogspannung empfangene Antwortspannung vom Prüfling PR ausgewertet werden. Beim Prüfelement DU2 sind somit pro Anschlußelement ATS eine Anordnung zur Erzeugung der Analogspannung MP und eine Anordnung zur Auswertung der vom Prüfling PR abgegebenen Antwortspannung MS vorgegeben. Das zweite Prüfelement DU2 wird ebenfalls zentral vom Rechner RE versorgt.

Das Prüfelement DU3 veranlaßt die Abgabe von digitalen Signalen zu einer Verstärkerschaltung VST und von dort zum Anschlußelement ATS. Die aufgrund der abgegebenen digitalen Signale vom Prüfling PR erzeugten Antwortsignale werden dem Komparator KOM zugeführt und gelangen von dort über eine bistabile Kippschaltung FF wieder zum Prüfelement. Dementsprechend ist bei jedem Prüfelement DU3 eine digitale Sendeeinheit DIGS, die auch ein Taktsignal TO abgibt, und eine digitale Meßeinheit DIGM vorgesehen. Weiterhin kann mit Hilfe des Komparators KOM festgestellt werden, ob das Antwortsignal vom Prüfling PR die Vergleichsspannung VGL unterschreitet oder überschreitet, und dementsprechend ein Fehlersignal FS abgeleitet werden.

Alle Prüfelemente (DU1, DU2, DU3, DU4 . . .) können vom Rechner RE als auch von WORGE versorgt werden. DU1, DU2, DU3 können direkt von der Einheit PDE (Fig. 3) versorgt werden. DU4 wird von PDE über PDW angesteuert. Die Prüfdatenworte PW vom WORGE werden u. a. dem Prüfelement DU4 zugeführt und werden von dort auf die einzelnen Anschlußelemente ATS aufgeteilt. Das einem Anschlußelement ATS zugeordnete Prüfbit im Prüfdatenwort wird dem Flip-Flop FF1 zugeleitet und gelangt von dort zur Verstärkerschaltung VST. Die Verstärkerschaltung VST gibt das Prüfbit zum Anschlußelement ATS. Das Antwortsignal auf dieses Prüfbit kann mit Hilfe des Komparators KOM ausgewertet werden. Weiterhin ist es möglich, die Bit im Datenteil des Prüfdatenwortes PW als Sollbit zu verwenden. Dann wird das einem Anschlußelement ATS zugeordnete Soll-Bit der bitstabilen Kippschaltung FF1 zugeleitet und gelangt von dort zu einem EXOR-Glied UG. Das Soll-Bit wird dann mit dem Ausgangswert der Komparatorschaltung KOM verglichen und bei Vorliegen eines Fehlers eine Fehlermeldung FS erzeugt.

In Fig. 6 sind die einzelnen Prüfelemente DU1 bis DU4 nur beispielhaft gezeigt und die den einzelnen Anschlußelementen ATS in den Prüfelementen DU zugeordneten Schalteinheiten nur für ein Anschlußelement dargestellt. Die Anordnungen gemäß Fig. 6, die dem Anschlußelement ATS zugeordnet sind, entspre­ chen in ihrer Anzahl der Anzahl der Anschlußelemente der Prüfeinrichtung.

In den Fig. 9 bis 12 sind die einzelnen Einheiten der Anordnung ausführlicher dargestellt. Dabei wird auf die einzelnen Schaltkreise nur insoweit eingegangen, als es für die Verständlichkeit erforderlich ist.

Fig. 9 zeigt die Schnittstellenschaltung IFC. Der Schnittstellenschaltung wird der Bus Duout zugeführt, und zwar dem Empfänger EVST. Ein Sender SVST ist mit dem Bus DUin verbunden. Mit Hilfe eines Multiplexers IMUX kann entweder der Bus DUout oder der Bus DUin mit dem internen Outbus verbunden werden. Der interne Inbus ist mit dem Sender SVST verbunden und kann von diesem an den Bus DUIN angelegt werden. Der Bus DUIN kann weiterhin mit einem Bus INT verbunden werden, auf dem die Unterbrechungssignale von den einzelnen Einheiten der Anordnung übertragen werden. In dem Bus INT kann ein Register REG3 und ein Bustreiber BTR angeordnet werden. Es ist möglich, daß der Rechner RE mit sog. Primärbefehlen auf die Anordnung zugreift, z. B. die Übertragung des Inhaltes des Befehlsspeichers BS in den Rechner veranlassen will. Derartige Primärbefehle werden in einem Primärbefehlsdecoder PBD decodiert und über einen Bus FN den Einheiten der Anordnung zugeführt. Um die Zusammenarbeit der übrigen Prüfeinrichtungen mit der Anordnung zu ermöglichen, ist die Übertragung von Steuersignalen erforderlich. Diese Steuersignale werden über Steuerbusse SBUS1 in Richtung zur Anordnung und über den Steuerbus SBUS2 in Richtung zum Rechner RE übertragen.

Der Aufbau der in der Anordnung verwendeten Speicher ergibt sich aus Fig. 10. Die Speicher sind aus üblichen Speicherbausteinen SPB aufgebaut. Die Speicherbausteine SPB sind mit dem internen OUTBus über einen Empfänger EVST verbunden. Die Ausgänge der Speicherbausteine SPB führen über einen Multiplexer SMUX und einen Bustreiber BTR zum INBus oder über ein Befehlsregister BREG, z. B. das Befehlsregister BSREG oder das Mikrobefehlsregister MBSREG, zu den Einheiten gemäß Fig. 4 oder Fig. 5. Die Auswahl der Speicherbausteine SPB erfolgt mit Hilfe eines Speicherblockdecoders DEC in Abhängigkeit einer Adresse ADRS. Die Ausgänge der Speicherbausteine SPB können weiterhin mit einem Bus ZBUS verbunden sein, wie z. B. beim Mikrobefehlsspeicher MBS. Auf diesem Bus ZBUS werden dann die Mikrobefehlssignale an die Recheneinheit ARE, die Taktschaltung TAKT und die Einheiten BSE, MSE abgegeben. Zu erwähnen ist noch, daß ein Schaltkreis zur Überprüfung des Paritätsbits vorgesehen ist, der aus einem Generator PG, einem Speicherbaustein PSB und einem Paritätsbitprüfer PPB besteht. Wird ein Paritätsfehler festgestellt, dann wird das Unterbrechungssignal INT abgegeben. Zum Betrieb des Speichers sind Steuersignale erforderlich, z. B. das Steuersignal WR zum Schreiben bzw. Lesen der Speicherbausteine und das Speicherblock- Decodersignal MODCS.

Fig. 11 zeigt den Aufbau der Taktsteuerung TAKT. Es ist ein Oszillator OS vorgesehen, an dessen Ausgang ein Frequenzteiler FT angeschlossen ist. Die vom Frequenzteiler abgegebenen Takte oder extern gelieferte Takte ETK werden über einen Taktwähler TW einem Taktverstärker TVT zugeführt. Der Taktverstärker TVT gibt die gewünschten Signale z. B. mit 100 MHz ab. Diese werden einem Taktgenerator PDEG für den Prüfdatengenerator, einem Taktgenerator PDEW für den Prüfdatenwandler und einem Taktgenerator PDEA für eine Ablaufsteuerung zugeführt. Die von den Generatoren abgegebenen Taktsignale werden über einen Bus TBUS den einzelnen Einheiten der Anordnung zugeführt. Die Steuerung über die Ablaufsteuerung PDEA erfolgt mit Hilfe von Mikrobefehlssignalen, die vom Mikrobefehlsspeicherregister MBSREG abgegeben werden. Diese sind in Fig. 11 mit MBR angegeben. Zum Starten der Taktsteuerung wird ein Signal WORAKT dem Generator PDEG zugeführt, zum Stoppen der Taktsteuerung ein Signal STOP. Die Signale F1, F2, F3 sind Freigabesignale, die Signale A1, A2, A3 sind Anstoßsignale.

Der Aufbau des Operandenspeichers OS ist der Fig. 12 zu entnehmen. Fig. 12 zeigt den Operandenspeicher OS, das Operandenspeicher- Adressenregister OSADR, den Multiplexer CMUX. Durch den Multiplexer CMUX kann der Ausgang des Operandenspeichers OS, der interne Bus OUTbus, der Ausgang HR der arithmethischen Einheit ALU oder der Ausgang eines Ereigniszählers EZ zum internen Bus INBus oder zum Bus BBus durchgeschaltet werden. Die Funktion des Ereigniszählers EZ ist weiter oben erläutert worden. Weiterhin sind in Fig. 12 ein Paritätsgenerator PG und eine Paritätsbitprüfeinrichtung PPP vorgesehen. Die Mulitplexer CMux wird mit Hilfe von Steuersignalen vom Mikrobefehlsregister MBSREG gesteuert. Die entsprechenden Mikrobefehlssignale sind mit MBS bezeichnet. Ein Teil dieser Mikrobefehlssignale werden dem Rechenwerk ALU zugeführt. Diese sind mit MBR angegeben.

Die von der Taktsteuerung TAKT angegebenen Taktsignale für die einzelnen Einheiten der Anordnung sind nicht ausführlicher dargestellt worden. Sie ergeben sich aus dem Ablauf innerhalb des Prüfdatengenerators PDE und des Prüfdatenwandlers PDW.

Claims (21)

1. Anordnung zur schnellen Erzeugung von großen Prüfdatenwortmengen in einer Prüfeinrichtung, mit der ein elektronische Bausteine beinhaltender Prüfling geprüft wird und die dazu die Prüfdaten bitweise ihren Anschlußelementen, und damit den Anschlußelementen des Prüflings, zuordnet,
gekennzeichnet durch folgende Merkmale:

• - Es ist ein Prüfdatengenerator (PDE) vorgesehen, der in Abhängigkeit eines Prüfprogrammes am Ausgang pro auszuführendem Schritt einen Prüfdatenvektor oder mehrere Prüfdatenvektoren (PV) erzeugt;
• - an den Prüfdatengenerator (PDE) ist ein Prüfdatenwandler (PDW) angeschlossen, der aus dem Prüfdatenvektor (PV) oder einer weiteren Prüfinformation die Prüfdatenworte (PW) für den Prüfling (PR) auswählt und die einzelnen Bits der Prüfdatenworte den Anschlußelementen (ATS) einstellbar zuordnet.

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Prüfdatenwandler aus einem Prüfdatenvektor und/oder der Prüfinformation jeweils eine der Anzahl der gemeinsam zu versorgenden Anschlußelemente (ATS) entsprechende Anzahl von Prüfdatenwörter (PW) erzeugt und diese in Serie den Anschlußelementen zuordnet.

3. Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Prüfdatengenerator (PDE),

• - aus einer Befehlsspeichereinrichtung (BSE), in der das Prüfprogramm gespeichert ist und an deren Ausgang die einzelnen Prüfbefehlsworte nacheinander abgegeben werden,
• - aus einem Operandenspeicher (OS), in dem Prüfdatenvektoren (PV) gespeichert sind und
• - aus einem Rechenwerk (ALU) besteht, durch das die Prüfdatenvekto­ ren in Abhängigkeit der Prüfbefehle bearbeitet werden, bevor sie zum Ausgang des Prüfdatengenerators weitergeleitet werden.

4. Anordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Befehlsspeichereinrichtung (BSE) so ausgeführt ist, daß bei Vorliegen eines Sprungbefehles eine Folge von Prüfbefehlen mehrmals durchlaufen wird.

5. Anordnung nach Anspruch 4, dadurch gekennzeichnet, daß die Anzahl der Schleifen durch einen im Operandenspeicher (OS) angeordneten Schleifenzähler (ES) festgelegt ist.

6. Anordnung nach Anspruch 5, dadurch gekennzeichnet, daß die Befehlsspeichereinrichtung (BSE),

• - aus einem Befehlsspeicher (BS),
• - aus einem Adressensequenzer (BBS) zur Erzeugung der Adresse des nächsten auszulesenden Befehles und
• einem Befehlsregister (BSREG) besteht, in dem der ausgelesene Befehl zwischengespeichert wird und dessen Ausgang mit einem Eingang des Adressensequenzers (BSS) verbunden ist, um bei Sprungbefehlen die Sprungadresse (ZADR) in den Adressensequenzer einzuspeichern.

7. Anordnung nach Anspruch 6, dadurch gekennzeichnet, daß am Ausgang des Befehlsregisters (BSREG) eine Mikroprogramm-Speichereinrichtung (MSE) angeschlossen ist, die entsprechend dem Operationscode (OP) eines Prüfbefehles eine Folge von Mikroprogrammbefehlen erzeugt, durch die die einzelnen Einheiten der Anordnung entsprechend dem auszuführenden Prüfbefehl eingestellt werden.

8. Anordnung nach Anspruch 7, dadurch gekenn­ zeichnet, daß die Mikroprogramm-Speichereinrichtung (MSE) so ausgeführt ist, daß ein Teil eines Mikroprogrammes mehrmals durchlaufbar ist.

9. Anordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Prüfdatenwandler (PDW)

• - aus einem Zuordnungsspeicher (ZS), in dem die Zuordnung der einzelnen Bits des Prüfdatenvektors (PV) oder der Prüfinformation zu den einzelnen Anschlußelementen (ATS) gespeichert ist und
• - aus einem Zuordnungswerk (ZW) besteht, dem die Zuordnungsinformation aus dem Zuordnungsspeicher zugeführt wird und das entsprechend der Zuordnungsinformation den am Eingang anliegenden Prüfdatenvektor oder die Prüfinformation bitweise den einzelnen Anschlußelementen (ATS) zuordnet.

10. Anordnung nach Anspruch 9, dadurch gekennzeichnet, daß bei Erzeugung von mehreren Prüfdatenwörtern aus einem Prüfvektor oder einer Prüfinformation im Zuordnungsspeicher (ZS) eine der Anzahl der Prüfdatenworte entsprechende Anzahl von Zuordnungsinformationen gespeichert ist.

11. Anordnung nach Anspruch 9 oder 10, dadurch gekennzeichnet, daß der Prüfdatenwandler (PDW) weiterhin eine Zustandsspeichereinrichtung (ZUSP) enthält, in der die Adressen der Anschlußelemente (ATS) in einem Adreßteil (PZA) und der Zustand dieser Anschlußelemente in einem Datenteil (PZD) gespeichert ist.

12. Anordnung nach Anspruch 11, dadurch gekennzeichnet, daß die Ausgänge des Zuordnungswerkes (ZW) mit dem Datenteil (PZD) der Zustandsspeichereinrichtung (ZUSP) verbunden sind, daß die Ausgänge des Daten­ teils der Zustandsspeichereinrichtung zur Bildung eines Teiles der Prüfinformation auf das Zuordnungswerk (ZW) rückgekoppelt sind.

13. Anordnung nach Anspruch 12, dadurch gekennzeichnet, daß am Ausgang der Zustandsspeichereinrichtung (ZUSP) die aus einem Adreßteil (ADR) und einem Datenteil (DATA) bestehenden Prüfdatenworte (PW) abgegeben werden, wobei durch den Adreßteil die Anschlußelemente (ATS) angegeben sind, denen die einzelnen Bits des Datenteils zugeführt werden.

14. Anordnung nach Anspruch 13, dadurch gekennzeichnet, daß durch ein Prüfdatenwort (PW) eine Gruppe von Anschlußelementen (ATS) versorgt wird und der Adreßteil (ADR) diese Gruppe von Anschlußelementen adressiert.

15. Anordnung nach Anspruch 14, dadurch gekennzeichnet, daß im Zuordnungswerk (ZW) eine der Anzahl von Anschlußelementen (ATS) pro Gruppe entsprechende Anzahl von Multiplexern angeordnet ist, die den Prüfdatenvektor oder die Prüfinformation bitweise entsprechend der Zuordnungsinformation zur Zustandsspeichereinrichtung (ZUSP) durchschalten.

16. Anordnung nach Anspruch 13, 14 oder 15, dadurch gekennzeichnet, daß der Adreßteil (ADR) des Prüfdatenwortes (PW) aus der Adresse der Gruppe von Anschlußelementen und einer Adresse eines Prüfelementes (DU) zusammengesetzt ist, wobei die adressierbaren Prüfelemente vor den Prüfling (PR) geschaltet sind.

17. Anordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Einheiten (BSE, MSE, ARE, ZUOR, ZUSP) der Anordnung zwischen einem internen Eingangsbus (Outbus) und einem internen Ausgangsbus (Inbus) angeordnet sind, an die über eine Schnittstellenschaltung (IFC) der Rechner (RE) und die Prüfelemente (DU) anschließbar sind.

18. Anordnung nach Anspruch 17, dadurch gekennzeichnet, daß die Speichereinrichtungen der Anordnung über den Eingangsbus (Outbus) und den Ausgangsbus (Inbus) vom Rechner (RE) bei Beginn eines Prüfvorganges mit dem Prüfprogramm, dem Mikroprogramm, den Prüfdatenvektoren, der Zuordnungsinformation und der Zustandsinformation geladen werden.

19. Verfahren zum Betrieb der Anordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß bei Ausführung eines Prüfschrittes zunächst ein zugeordneter Prüfbefehl aus dem Befehlsspeicher (BS) ausgelesen und ins Befehlsregister (BSREG) übertragen wird, daß die Mikroprogrammspeichereinrichtung (MSE) entsprechend dem Operationscode (OP) des Befehlswortes bei Vorliegen eines Rechenbefehls die im Prüfbefehl adressierten, im Operandenspeicher (OS) gespeicherten Operanden durch das Rechenwerk (ALU) bearbeiten und das Ergebnis der Bearbeitung im Operandenspeicher (OS) abspeichern läßt, bei Vorliegen eines Zuordnungsbefehls den Prüfdatenvektor (PV) entsprechend der Adresse im Zuordnungsbefehl aus dem Operandenspeicher (OS) zum Zuordnungswerk (ZW) überträgt und entsprechend einer Zuordnungsspeicheradresse im Zuordnungsbefehlswort die Zuordnungsspeichereinrichtung (ZUOR) zur Abgabe der ersten Zuordnungsinformation veranlaßt, daß das Zuordnungswerk (ZW) entsprechend der Zuordnungsinformation bitweise den Prüfdatenvektor oder die Prüf­ information zum Datenteil (PZD) der Zustandsspeichereinrichtung (ZUSP) durchschaltet und daß die Zustandsspeichereinrichtung das Prüfdatenwort (PW) am Ausgang abgibt, dessen Adresse aus dem Adreßteil der die anzusteuernde Gruppe von Anschlußelementen kennzeichnenden Zuordnungsinformation und aus der Adresse des anzusteuernden Prüfelementes (DU) besteht, wobei die Adresse des Prüfdatenwortes eventuell ein Startbit enthält.

20. Verfahren nach Anspruch 19, dadurch gekennzeichnet, daß bei einem Zuordnungsbefehl eine der Anzahl der nacheinander anzusteuernden Gruppen von Anschlußelementen entsprechende Anzahl von Zuordnungsinformationen vom Zuordnungsspeicher (ZS) abgegeben werden und daß die letzte Zuordnungsinformation zur Beendigung des Zuordnungsvorganges ein Endebit (ZEND) enthält.

21. Verfahren nach Anspruch 20, dadurch gekennzeichnet, daß bei Vorliegen eines Endebits (ZEND) in der Zuordnungsinformation und eines Prüfschrittbits (S) im Zuordnungsbefehl das letzte Prüfdatenwort mit dem Starbit versehen wird.