DE3506237A1 - Vorrichtung zur kontrolle von leiterplattenlayouts - Google Patents

Vorrichtung zur kontrolle von leiterplattenlayouts

Info

Publication number
DE3506237A1
DE3506237A1 DE19853506237 DE3506237A DE3506237A1 DE 3506237 A1 DE3506237 A1 DE 3506237A1 DE 19853506237 DE19853506237 DE 19853506237 DE 3506237 A DE3506237 A DE 3506237A DE 3506237 A1 DE3506237 A1 DE 3506237A1
Authority
DE
Germany
Prior art keywords
circuit board
board layout
layout
memory
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19853506237
Other languages
English (en)
Other versions
DE3506237C2 (de
Inventor
Gunter 1000 Berlin Simon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to DE19853506237 priority Critical patent/DE3506237A1/de
Publication of DE3506237A1 publication Critical patent/DE3506237A1/de
Application granted granted Critical
Publication of DE3506237C2 publication Critical patent/DE3506237C2/de
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0002Apparatus or processes for manufacturing printed circuits for manufacturing artworks for printed circuits
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0548Masks
    • H05K2203/056Using an artwork, i.e. a photomask for exposing photosensitive layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16Inspection; Monitoring; Aligning
    • H05K2203/162Testing a finished product, e.g. heat cycle testing of solder joints
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0005Apparatus or processes for manufacturing printed circuits for designing circuits by computer

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

  • Vorrichtung zur Kontrolle von Leiterplattenlayouts
  • Die Erfindung betrifft eine Vorrichtung zur Kontrolle von Leiterplattenlayouts, die Leiterbahnen sowie Lötaugen für die Bestückung mit Bauteilen besitzen, insbesondere zur Kontrolle von mit Hilfe einer CAD (Computer Aided Design) - Anlage konstruierten Leiterplattenlayouts.
  • Bei der Serienfertigung von elektrischen Geräten werden für die elektrischen Schaltungen soweit wie möglich Leiterplatten verwendet. Damit kommt der Herstellung von Leiterplatten eine erhebliche Bedeutung zu.
  • Ausgangspunkt für die Erstellung einer Leiterplatte ist die bestimmungsgemäß entwickelte Schaltung bzw.
  • das Schaltbild und auf der Grundlage des Schaltbildes wird dann das Leiterplattenlayout erstellt. Letzteres muß natürlich mit dem Schaltbild übereinstimmen, d.h.
  • die einzelnen Leiterbahnen sowie die Lötaugen für die benötigten Bauteile müssen den Angaben des Schaltbildes exakt entsprechen.
  • Für die Herstellung eines Leiterplattenlayouts an Hand des zugehörigen Schaltbildes bedient man sich heute vielfach schon der bekannten allerdings teuren CAD-Anlagen, welche die mühevolle Arbeit der Erstellung des Leiterplattenlayouts erheblich vereinfachen. Daher kann der hohe Kostenaufwand auch noch vertreten werden.
  • Im Gegensatz zu den Kosten einer CAD-Anlage und zu der eleganten Lösung der Konstruktion des Leiterplattenlayouts mit einer CAD-Anlage steht jedoch der Nachteil, daß es bei rein interaktiv arbeitenden CAD-Anlagen an einer Überprüfung des konstruierten Leiterplattenlayouts fehlt, und daß im Layout vorhadene Fehler kaum kontrollierbar sind.
  • Solche denkbaren Fehler können ihre Ursache in dem Schaltbild selbst haben, also auf einen "Entwicklungsfehler" zurückführbar sein; es ist aber auch möglich, daß bei der Bedienung der CAD-Anlage falsche Eingaben erfolgen.
  • Eine naheliegende Kontrollmöglichkeit besteht natürlich darin, einen manuellen bzw. optischen Vergleich des fertigen Leiterplattenlayouts mit dem als Vorlage verwendeten Schaltbild durchzuführen. Allerdings ist ohne weiteres ersichtlich, daß diesem Weg einer Kontrolle bei umfangreichen und komplizierten Schaltbildern rasch Grenzen gesetzt sind.
  • Es gibt automatisch oder halbautomatisch konstruierende CAD-Anlagen, die als Voraussetzung für die Konstruktion die Eingabe des Schaltbildes bzw. einer Liste der zu konstruierenden Verbindungen erfordern. Dieses Vorgehen sichert zwar die Übereinstimmung zwischen Verbindungsliste und Leiterplattenlayout ab, Fehler im Schaltbild (falsche und fehlende Verbindungen) werden jedoch nicht erkannt, Auswertungsfehler bei der Erstellung der Verbindungsliste gehen als Fehler in das Leiterplattenlayout ein. Die Anschaffungskosten einer solchen Anlage liegen wegen der Automatik-Funktionen beim Doppelten der hier genannten interaktiven Anlagen bzw. noch darüber.
  • Um auch die oben erwähnten Fehler auszuschalten, muß ein Logiksimulator eingesetzt werden, der vor Beginn der Layoutkonstruktion das Schaltbild überprüft. In Verbindung mit der automatischen CAD-Anlage steigen die Anschaffungskosten einer solchen Anlage endgültig in Größenordnungen, die für kleine und mittlere Unternehmen wirtschaftlich nicht tragbar sind.
  • Wenn manberücksichtigt, daß das konstruierte Layout als Basis für die Herstellung einer sehr großen Anzahl von Leiterplatten dient, ist eine Kontrolle des Layouts natürlich von erheblicher Bedeutung.
  • Dennoch gibt es zur Zeit keine preiswerte Möglichkeit, eine solche Kontrolle unter Berücksichtigung wirtschaftlich vernünftiger Gesichtspunkte durchzuführen.
  • Hier greift die Erfindung ein, der die Aufgabe zugrunde liegt, eine Vorrichtung zu schaffen, welche eine kostengünstige Möglichkeit zur Kontrolle eines Leiterplattenlayouts auf vorhandene Fehler bietet.
  • Dabei soll von der bereits vorliegenden fertigen Arbeitsunterlage als Prüfvorlage ausgegangen werden, so daß auch Übertragungsfehler zwischen Schaltbild/Verbindungsliste und Layout abgefangen werden können.
  • Zur Lösung dieser Aufgabe ist die im Oberbegriff des Anspruchs 1 genannte Vorrichtung gekennzeichnet durch a) eine Eingabevorrichtung zur Erfassung der Leiterplattenmerkmale des zu prüfenden Leiterplattenlayouts, b) einen Wandler zur Umsetzung der Leiterplattenmerkmale in einen Datensatz c) eine nach Art einer Bibliothek ausgebildete Speichervorrichtung mit einem dem zu kontrollierenden Leiterplattenlayout zugeordneten Prüfdatensatz, und d) einen Vergleicher zum Vergleich des Leiterplattenmerkmals-Datensatzes mit dem Prüfdatensatz der Speichervorrichtung.
  • Die Erfindung fußt auf der gewonnenen Erkenntnis, daß ein beachtlicher Teil der in der Praxis tatsächlich gemachten und auftretenden Fehler bei der Konstruktion eines Leiterplattenlayouts mit Kriterien ermittelt werden können, die im Grunde genommen rein graphischer Natur sind. Es wird also davon ausgegangen, eine graphische, d.h. stromlose, als Plausibilitätskontrolle bezeichnete Kontrolle durchzuführen.
  • Grundlage für die mit der erfindungsgemäßen Vorrichtung ermöglichte Kontrolle ist also die Graphik des Leiterplattenlayouts, also z.B. die Leiterbahnen, denn es ist mit einfachen Mitteln möglich, Konstruktionsfehler, die rein graphischer Natur sind, zu ermitteln. Hierzu wird eine Liste der verbotenen oder unüblichen Graphikelemente benötigt, die es erlaubt, Fehler ohne Prüfung der elektronischen Logik und der Schaltung selbst zu finden.
  • Zur Verdeutlichung der der Erfindung zugrundliegenden Idee einer graphischen Plausibilitätskontrolle sei beispielsweise angeführt, daß ein Fehler vorliegen muß, wenn etwa zwei Ausgänge von verschiedenen Gattern nur gegenseitig verbunden sind. Das Vorhandensein der erwähnten Verbindung von zwei Ausgängen läßt sich mit einfachen technischen Mitteln - z.B. mit einem Scanner -feststellen.
  • Für die technische Realisierung des der Erfindung zugrundeliegenden Gedankens einer graphischen Plausibilitätskontrolle besitzt die neuartige Vorrichtung eine Eingabevorrichtung für die Erfassung des konstruierten Leiterplattenlayouts, und in einer möglichen Ausführungsform der Erfindung kann die Eingabevorrichtung durch einen Scanner gebildet sein.
  • Ein bedeutsames Merkmal der erfindungsgemäßen Vorrichtung ist die Speichervorrichtung, in welcher nach Art einer Bibliothek ein Prüfdatensatz gespeichert ist, welcher beispielsweise Angaben über die verwendeten Bauteile im Sinne einer Bauteiledatei enthält.
  • Nach einer Umwandlung bzw. Verarbeitung der erfaßten oder eingegebenen Daten kann in einem Vergleicher ein Vergleich der Prüfdaten mit den Daten des Leiterplattenlayouts erfolgen, d.h., es findet praktisch eine Uberprüfung daraufhin statt, ob die Graphik des Leiterplattenlayouts verbotene oder unübliche Graphikelemente aufweist, was auf Fehler hindeuten würde.
  • In besonders vorteilhafter Weise läßt sich die erfindungsgemäße Kontrollvorrichtung unter Verwendung einer an sich bekannten rein interaktiven CAD-Anlage realisieren, welche für die Erstellung des Layouts schon benutzt wird.
  • Die Eingabevorrichtung und auch der Wandler - also die Verarbeitung der eingegebenen Daten - sind dann schon vorhanden, so daß lediglich noch die nach Art einer Bibliothek ausgebildete Speichervorrichtung sowie der anschließende Vergleich zusätzlich vorgesehen werden müssen.
  • Diese zusätzlichen Merkmale können aber - im Vergleich zu den Kosten der gesamten CAD-Anlage - mit geringen Kostenmitteln geschaffen werden, so daß die erfindungsgemäße Kontrollvorrichtung ohne weiteres bei sogenannten "Low Cost-Anlagen für alle rein interaktiv arbeitenden Anlagen eingesetzt werden kann, was ein erheblicher wirtschaftlicher Vorteil ist.
  • Auf der Basis der erfindungsgemäßen Idee können mit der neuen Kontrollvorrichtung zwar nur solche Fehler erkannt werden, die aufgrund der vorgegebenen graphischen Bedingungen erfaßbar sind, während etwa logische Schaltungsfehler oder die Funktionsfähigkeit der Schaltung selbst ungeprüft bleiben. Es ist allerdings von der Erkenntnis auszugehen, daß die in der Praxis auftretenden Fehler eben in der überwiegenden Mehrzahl diejenigen sind, welche mit der neuen Kontrollvorrichtung gefunden werden können, d.h., die Erfindung schafft hier bereits einen wesentlichen Vorteil.
  • Zweckmäßige Ausgestaltungen und Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben und der Zeichnung zu entnehmen.
  • Nachfolgend wird die Erfindung anhand des in der Zeichnung dargestellten Ausführungsbeispiels näher erläutert.
  • Es zeigen: Fig. 1 ein schematisches Prinzip-Blockschaltbild der Vorrichtung zur Kontrolle eines Leiterplattenlayouts, Fig. 2 ein etwas detaillierteres Blockschaltbild der Kontrollvorrichtung gemäß Fig. 1, Fig. 3 - 6 jeweils Schaltungsbeispiele zur Erläuterung der graphischen Plausibilitätskontrolle, und Fig. 7 ein weiter detaillierteres Blockschaltbild der Kontrollvorrichtung gemäß Fig. 2.
  • Fig. 1 zeigt oben eine konstruierte Leiterplatte 10, wobei das Layout hier schematisch durch einige Leiterbahnen 11 und Lötaugen 13 angedeutet ist. Mit der im weiteren beschriebenen Kontrollvorrichtung soll das konstruierte Leiterplattenlayout der Leiterplatte 10 überprüft werden.
  • Die hierfür vorgesehene Kontrollvorrichtung umfaßt eine Eingabevorrichtung 12, einen Wandler 14, der mit einem Vergleicher 18 verbunden ist.
  • Weiterhin umfaßt die Kontrollvorrichtung einen Speicher 16, der ebenfalls in Verbindung mit dem Vergleicher 18 steht, und an letzteren schließt sich eine Anzeigevorrichtung 20 an, um ermittelte Fehler darstellen oder ausdrucken zu können.
  • In Fig. 2 ist zu erkennen, daß die Eingabevorrichtung 12 durch einen Scanner 24 gebildet sein kann, welcher die Leiterplatte 10 oder das Bestückungsbild 22 abtastet, so daß die Zeichnungsangaben 30 gewonnen werden können.
  • Es ist aber auch die Verwendung einer bei CAD-Anlagen üblichen Eingabetastatur 26 möglich, und alternativ können die Daten - wie durch die Bezugsziffer 28 angedeutet -auch direkt aus einem Zeichnungsdatensatz einer CAD-Anlage übernommen werden.
  • Der in Fig. 1 erwähnte Wandler 14 ist in dem in Fig. 2 gezeigten Ausführungsbeispiel durch eine Verarbeitungsstufe 32 gebildet, in welcher eine nachfolgend unter Bezugnahme auf Fig. 7 noch erläuterte Aufarbeitung der Daten stattfindet, die zu einer Plausibilitäts-Kontrolleinheit 34 gelangen.
  • Ein wesentlicher Bestandteil der neuen Kontrollvorrichtung ist die Speichervorrichtung 16, welche eine Potentialkennungsdatei 36, eine Bauteiledatei 38 sowie einen Plausibilitätsspeicher 40 umfaßt.
  • Es wurde voranstehend schon erwähnt, daß die Kontrolle des Leiterplattenlayouts auf Kriterien beruht, die rein graphischer Natur sind, und die über eine Liste der verbotenen oder unüblichen Graphikelemente ohne eine Prüfung der elektronischen Logik selbst gefunden werden können. Ausgehend davon wird die nach Art einer Bibliothek eingerichtete Speichervorrichtung 16 ausgestaltet, wobei verschiedene Vorbedingungen zugrunde gelegt werden.
  • Ein solcher Gesichtspunkt ist die mathematische Potentialkennung der Leiterbahnen, und zwar ohne Auswirkung auf das in an sich bekannter Weise zu plottende Layout. Dies läßt sich dadurch erreichen, daß die Leiterbahnen nur mathematisch erkennbare, im optischen Ergebnis aber unsichtbare Unterschiede in der Breite besitzen. Diese Potentialkennung wird vorwiegend für die Stromversorgung verwendet.
  • Beispielsweise können folgende Zuordnungen gewählt werden: z.B. - 15 V Leiterbahnenbreite 2,48 mm - 5 V Leiterbahnenbreite 2,49 mm GND Leiterbahnenbreite 2,50 mm + 5 V Leiterbahnenbreite 2,51 mm usw.
  • Eine Prüfroutine sichert ab, daß im fertigen Konstruktionsergebnis a) entsprechend gekennzeichnete Pins der Bauteile an das jeweilige Potential angeschlossen sind, und daß b) keine unterschiedlichen Potentiale Verbindung miteinander haben, da dies einen Kurzschluß bedeuten würde.
  • Neben der Potentialkennungsdatei 36 ist die Bauteiledatei 38 von Bedeutung, denn sie schafft die Möglichkeit, fest im Datensatz der Bauteile definierte Kriterien zu überprüfen. Nachfolgend werden einige Beispiele angegeben: a) die feststehenden Stromversorgungspins eines IC müssen mit einem feststehenden Potential (vgl. die voranstehend erwähnten unterschiedlichen Leiterbahnbreiten) verbunden sein, b) ein diskretes Bauteil muß an allen Pins Verbindung haben, c) IC's besitzen feststehende Pins, die Verbindung haben müssen (Stromversorgung, Enabel, Takt, Direction Control usw.), d) IC's besitzen Pins, die unter Umständen Verbindung haben müssen (ist ein Eingang eines Gatters angeschlossen, so müssen auch die anderen Eingänge und der Ausgang angeschlossen sein; Gatter dürfen nur komplett offen bleiben).
  • Schließlich ist noch auf den Plausibilitätsspeicher 40 zu verweisen, in welchem logische Bedingungen abgespeichert sind, die eine logische Plausibilitätskontrolle ermöglichen. Rein graphisch kann hier die Kontrolle beispielsweise auf Grund der folgenden Überlegung erfolgen: Sind zwei Ausgänge von verschiedenen Gattern nur gegenseitig verbunden, so muß ein Fehler vorliegen.
  • Unter Hinzuziehung der Potentialkennung kann ferner beispielsweise erkannt werden, ob ein gepolter Kondensator falsch angeschlossen ist.
  • Die im Zusammenhang mit der Potentialkennungsdatei 36, der Bauteiledatei 38 und dem Plausibilitätsspeicher 40 beschriebenen und speicherbaren Listen sind selbstverständlich nur beispielhaft zu verstehen und beliebig erweiterbar.
  • Anhand der in Fig. 3 - 6 gezeigten graphischen Beispiele wird nachfolgend zum besseren Verständnis der Erfindung die Arbeitsweise der Kontrollvorrichtung und das ihr zugrunde liegende Prinzip erläutert. Fig. 3 zeigt eine IC-Belegung mit den Pins 1 - 14, mit Gattern 50 und Leiterbahnen 52. Es können folgende Kontrollen durchgeführt werden: Pin 1 - 3 komplett frei/angeschlossen ? Pin 4 - 6 komplett frei/angeschlossen ? Pin 8 - 10 komplett frei/angeschlossen ? Pin 11 - 13 komplett frei/angeschlossen ? Pin 7 Anschluß an Bahnbreite 2,50 ? Pin 14 Anschluß an Bahnbreite 2,51 ? Pin 1 - 6 und 8 - 13: mindestens 1 Gatter muß angeschlossen sein, sonst ist der IC unnötig.
  • In Fig. 4 ist die Verbindung zwischen dem Pin Nr. 9 des Gatters 54 und dem Pin Nr. 13 des Gatters 56 unzulässig, da eine weitere externe Leitung existiert. Die Verbindung zwischen Pin Nr. 10 und 12 ist falsch. Fig. 5 zeigt als Bauteile einen Widerstand 58, einen Kondensator 60 sowie eine Diode 62. In diesem Fall kann die Kontrolle beide Seiten angeschlossen?" durchgeführt werden (gegebenenfalls, wenn bei der Eingabe definiert: Anschluß an richtiges Potential?").
  • Bei dem in Fig. 6 gezeigten Elektrolyt-Kondensator 64 lautet die Kontrolle: Potentialgefälle richtig?".
  • Zur weiteren Erläuterung der erfindungsgemäßen Vorrichtung und des ihrer Funktionsweise zugrunde liegenden Prinzips wird nachfolgend auf Fig. 7 Bezug genommen, die eine weiter detaillierte Darstellung der Fig. 2 ist.
  • Innerhalb der Verarbeitungsstufe 32 werden die ungeprüften Zeichnungsangaben 30 des zu prüfenden Leiterplattenlayouts aufgeteilt, um eine vorläufige Verbindungsliste bzw. einen zu prüfenden Datensatz 42 zu erhalten.
  • Für die Prüfung werden folgende Daten benötigt und in den Datensatz 42 übernommen: 1. Leiterbahnen: Alle Anfangs- und Endkoordinaten gerader Strecken; die Breiten gerader Strecken des Leiterplattenlayouts, 2. Lötaugen: Koordinaten aller vorhandenen Lötaugen; Größe der Lötaugen (gegebenenfalls ihre Durchmesser, 3. Bauteile: Typ, Einbaukoordinaten, Einbaurichtung.
  • Die gemäß 1. und 2. erfaßten Daten werden sortiert und ausgewertet; gesucht werden identische Koordinatenpaare aus unterschiedlichen Zeichnungseinheiten, verteilt auf die verschiedenen Ebenen der Leiterplatte (z.B. Vorder-und Rückseite). Durch Vergleich mit dem Bauteilespeicher 44 werden die Lötaugen unterteilt in 1. Lötaugen mit Bohrungen für den Einbau von Bauteilen 2. Lötaugen mit reinen Durchmetallisierungs-Bohrungen.
  • Auf diese Weise ergibt sich eine Liste der Leiterbahnzüge (entsprechend offene oder geschlossene Polygone), sowie deren Verbindungen zu Lötaugen, und es steht die vorläufige Verbindungsliste (42) für die Überprüfung zur Verfügung.
  • Ein fester Bestandteil der neuen Kontrollvorrichtung ist eine Bibliothek in Form des Bauteilespeichers 33 und 44, der hier zusätzliche Angaben über die eingesetzten Leiterbahnbreiten und über die verwendeten Bauteile enthält. Bezüglich der Leiterbahnbreiten ist voranstehend schon auf die Zuordnung zu entsprechenden Potentialen hingewiesen worden, wobei steigende Potentiale auch steigende Leiterbahnbreiten bedeuten.
  • Geprüft werden nur Leiterbahnen der verschiedenen verwendeten Potentiale, z.B. für die Stromversorgung. Nicht geprüft werden normalerweise Signal leitungen (Breite O).
  • Betreffend die Bauteile enthält der Bauteilespeicher 3 und 44 folgende Merkmale: a) Größe des Bauteiles b) Größe, Anzahl und Lage der benötigten Bohrungen (= Lötaugen), relativ zu einander und relativ zur Außenkontur des Bauteiles c) Bedeutung der Lötaugen (innerhalb des Bauteiles) C1. Einzelkennung eigenständige Bedeutung = z.B. Takt eines IC Enable eines IC C2. Doppelkennung (Bauteil) definiertes Potentialgefälle nötig z.B. Stützkondensatoren Stromversorgung C3. Gruppenkennung 1. Ordnung gemeinsame Bedeutung z.B. 1 Gatter eines IC 1 Schalter im Relais C4. Gruppenkennung 2. Ordnung z.B. alle Gatter eines IC alle Schalter im Relais C5. Gruppenkennung 3. Ordnung z.B. alle Anschlüsse eines Bauteiles Die Gesamtkennung eines Bauteiles kann sich aus hirarchisch überlagerten Kennungen zusammensetzen.
  • Auf der Basis der in der voranstehend beschriebenen Art gewonnenen Daten in dem Datensatz 42 und der in der Speichervorrichtung (Potentialkennungsdatei 36, Bauteiledatei 38 und Plausibilitätsspeicher 40) vorhandenen Daten kann die der Erfindung zugrunde liegende Plausibilitätskontrolle vorgenommen werden. Mit der Kontrollvorrichtung können festgestellt werden: 1. Fehlende bzw. unlogische Verbindungen 2. Unlogische Verknüpfungen, wobei als Verbindung der Anschluß von Lötaugen und als Verknüpfung die Verbindung der definierten Bedeutung der Lötaugen wie voranstehend beschrieben angesehen wird.
  • Die ermittelten Fehler lassen sich gemäß Fig. 7 in der anhand von Fig. 2 schon erwähnten Anzeigevorrichtung 20 als Fehlerprotokoll ausdrucken. Unter Verwendung der ungeprüften Zeichnungsangaben 30 und des zu prüfenden Datensatzes 42 (vorläufige Verbindungsliste) kann in vorteilhafter Weise eine Fehlerberichtigung 48 vorgenommen werden, um eine endgültige Zeichnungsdatei 30' und eine endgültige Verbindungsliste 42' zu erstellen.
  • Die Anzeigevorrichtung 20 kann aufgrund der vorangegangenen Kontrolle folgende Zustände als Fehler auswerfen: 1.) fehlende bzw. unlogische Verbindungen a) Leiterbahnende ohne Lötauge b) Lötaugen mit Einzelkennung nicht angeschlossen c) Lötaugengruppen 1. Ordnung nicht komplett frei/ angeschlossen d) Lötaugengruppen 2. Ordnung kein Anschluß e) Lötaugengruppen 3. Ordnung nicht / nicht komplett angeschlossen f) Durchmetallisierungs-Bohrungen nur auf einer Leiterplattenebene angeschlossen g) Unzulässige Verbindungen (z.B. Befestigungsbohrungen).
  • 2.) Unlogische Verknüpfungen a) Versclfteeeno Potentiale in einem Leiterbahnzug vorhanden b) Falsches Potentialgefälle c) Potential mit Signalleitung verbunden d) Gatter unlogisch verbunden (Eingang -Eingang ohne Abzweig).
  • Das erfindungsgemäße Verfahren zur Kontrolle eines Leiterplattenlayouts beruht also ausschließlich auf einer graphischen und damit sozusagen stromlosen Plausibilitätskontrolle, und die erfindungsgemäße Vorrichtung besitzt als wesentliche Bestandteile zur Durchführung des Verfahrens die Speichervorrichtung 16 mit der Potentialkennungsdatei 36, der Bauteiledatei 38 und dem Plausibilitätsspeicher 40.
  • Die Erfindung bietet den Vorteil, daß die fertige Arbeitsunterlage geprüft wird, so daß auch Ubertragungsfehler zwischen Schaltbild/Verbindungsliste und dem Layout abgefangen werden.
  • Im übrigen ist die Erfindung mit besonderem Vorteil zur Ergänzung einer interaktiven CAD-Anlage besonders geeignet. Zwar können Fehler nicht grundsätzlich ausgeschlossen werden, jedoch läßt sich ein Großteil der typischen Fehler ermitteln, ohne daß hierbei eine spezielle Eingabe des Schaltbildes und damit verbundene teure Zusatzgeräte benötigt werden.
  • - Leerseite-

Claims (15)

  1. Patentansprüche# 1. Vorrichtung zur Kontrolle von Leiterplattenlayouts, die Leiterbahnen sowie Lötaugen für die Bestückung mit Bauteilen besitzen, insbesondere zur Kontrolle von mit Hilfe einer CAD (Computer Aided Design) -Anlage konstruierten Leiterplattenlayouts, gekennzeichnet durch: a) eine Eingabevorrichtung (12) zur Erfassung der Leiterplattenmerkmale des zu prüfenden Leiterplattenlayouts, b) einen Wandler (14) zur Umsetzung dpr Leiterplattenmerkmale in einen Datensatz (42), c) eine nach Art einer Bibliothek ausgebildete Speichervorrichtung (16) mit einem dem zu kontrollierenden Leiterplattenlayout zugeordneten Prüfdatensatz, und d) einen Vergleicher (18;34) zum Vergleich des Leiterplattenmerkmals-Datensatzes (42) mit dem Prüfdatensatz der Speichervorrichtung (16).
  2. 2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Eingabevorrichtung durch einen das Leiterplattenlayout selbst bzw. die zugehörige graphische Darstellung optisch erfassenden Scanner (24) gebildet ist.
  3. 3. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Eingabevorrichtung durch die Eingabetastatur (26) einer CAD-Anlage gebildet ist.
  4. 4. Vorrichtung nach einem der vorhergehenden Ansprüche 1 - 3, dadurch gekennzeichnet, daß den Leiterbahnen des Leiterplattenlayouts mit unterschiedlichen Spannungspotentialen jeweils unterschiedliche Breiten der Leiterbahnen zugeordnet sind, und daß neben den Breiten die Anfangs- und Endkoordinaten der geraden Leiterbahnstrecken erfaßt werden.
  5. 5. Vorrichtung nach einem der vorhergehenden Ansprüche 1 - 4, dadurch gekennzeichnet, daß die Koordinaten aller Lötaugen des Leiterplattenlayouts sowie gegebenenfalls ihre grapihe Form erfaßbar sind.
  6. 6. Vorrichtung nach einem der vorhergehenden Ansprüche 1 - 5, dadurch gekennzeichnet, daß die Bauteiletypen, die Einbaukoordinaten der Bauteile sowie deren Einbaurichtung erfaßbar sind.
  7. 7. Vorrichtung nach einem der vorhergehenden Ansprüche 1 - 6, dadurch gekennzeichnet, daß der Wandler (14;32) Bestandteil einer CAD-Anlage ist.
  8. 8. Vorrichtung nach einem der vorhergehenden Ansprüche 1 - 7, dadurch gekennzeichnet, daß die Speichervorrichtung (16) - betreffend das zu prüfende Leiterplattenlayout - eine Potentialkennungsdatei (36) sowie eine Bauteiledatei (38) als Speicher umfaßt, und daß sie ferner einen Plausibilitätsspeicher (40) umfaßt, welcher durch die Bauteile bedingte graphische Bedingungen beinhaltet.
  9. 9. Vorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß in der Potentialkennungsdatei (36) die Leiterbahnenbreiten gespeichert sind, wobei unterschiedlichen Leiterbahnenbreiten unterschiedliche Spannungspotentiale entsprechend des auf der jeweiligen Leiterbahn vorhandenen Potentials zugeordnet sind.
  10. 10. Vorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß in der Bauteiledatei (38) von jedem Bauteil seine Größe, die Anzahl, Größe und Lage der benötigten Bohrungen bzw. Lötaugen, relativ zueinander und relativ zur Außenkontur des Bauteils gespeichert sind, und daß die Lötaugen ihrer Bedeutung nach mit Kennungen versehen sind.
  11. 11. Vorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß in dem Plausibilitätsspeicher (40) logische Bedingungen gespeichert sind, die auf rein graphische Überprüfungen des Leiterplattenlayouts beruhen.
  12. 12. Verfahren zur Kontrolle eines Leiterplattenlayouts, insbesondere zur Kontrolle eines mit Hilfe einer CAD-Anlage konstruierten Leiterplattenlayouts, dadurch gekennzeichnet, daß anhand der graphischen Darstellung des Leiterplattenlayouts eine stromlose Überprüfung vorgenommen wird, die sich auf graphisch erkennbare Kriterien erstreckt.
  13. 13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß die Leiterplatte (10) bzw. das Leiterplattenlayout optisch abgetastet wird, und daß die Abtastwerte einem Vergleicher (18;34) zugeführt werden.
  14. 14. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß die das Leiterplattenlayout darstellenden Daten mittels einer Eingabetastatur (26) eingegeben werden und nach einer Verarbeitung dem Vergleicher (34) zugeführt werden.
  15. 15. Verfahren nach einem der Ansprüche 12 - 14, dadurch gekennzeichnet, daß das Leiterplattenlayout auf fehlende bzw. unlogische elektrische Verbindungen sowie auf unlogische Verknüpfungen geprüft wird.
DE19853506237 1985-02-22 1985-02-22 Vorrichtung zur kontrolle von leiterplattenlayouts Granted DE3506237A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19853506237 DE3506237A1 (de) 1985-02-22 1985-02-22 Vorrichtung zur kontrolle von leiterplattenlayouts

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19853506237 DE3506237A1 (de) 1985-02-22 1985-02-22 Vorrichtung zur kontrolle von leiterplattenlayouts

Publications (2)

Publication Number Publication Date
DE3506237A1 true DE3506237A1 (de) 1986-09-04
DE3506237C2 DE3506237C2 (de) 1987-04-09

Family

ID=6263298

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19853506237 Granted DE3506237A1 (de) 1985-02-22 1985-02-22 Vorrichtung zur kontrolle von leiterplattenlayouts

Country Status (1)

Country Link
DE (1) DE3506237A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0526080A2 (de) * 1991-07-22 1993-02-03 Omron Corporation Lehrmethode und System zur Kontrolle der angeschlossenen Bauteile

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10361344A1 (de) * 2003-12-18 2005-07-14 Valeo Schalter Und Sensoren Gmbh Schaltermodul
DE102007026942B4 (de) * 2007-06-12 2010-04-15 Rohde & Schwarz Gmbh & Co. Kg Verfahren und Vorrichtung zum Entwerfen von Kabelbäumen

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
NICHTS-ERMITTELT *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0526080A2 (de) * 1991-07-22 1993-02-03 Omron Corporation Lehrmethode und System zur Kontrolle der angeschlossenen Bauteile
EP0526080A3 (en) * 1991-07-22 1993-03-31 Omron Corporation Teaching method and system for mounted component inspection
US5822449A (en) * 1991-07-22 1998-10-13 Omron Corporation Teaching method and system for mounted component inspection

Also Published As

Publication number Publication date
DE3506237C2 (de) 1987-04-09

Similar Documents

Publication Publication Date Title
DE3111852C2 (de)
DE3709032C2 (de)
DE2311034C2 (de) Verfahren zum Prüfen eines integrierte logische Verknüpfungs- und Speicherglieder enthaltenden Halbleiterchips
DE2812396A1 (de) Elektronisches pruefgeraet
DE2914128A1 (de) Verfahren und vorrichtung zur fehlerortung in einer digitalen schaltung
DE2914106A1 (de) Pruefgeraet zum pruefen gedruckter schaltungskarten
DE3702408C2 (de)
EP0966703B1 (de) Verfahren zur rechnergestützten fehleranalyse von sensoren und/oder aktoren in einem technischen system
DE2723707A1 (de) Taktgeberschaltung
DE2423260A1 (de) Verfahren und schaltungsanordnung zur pruefung von daten verarbeitenden anlagen, insbesondere fernsprechvermittlungsanlagen mit ueber ein busleitungssystem an eine steuerzentrale angeschlossenen peripheren einrichtungen
DE4031136A1 (de) Fehlersimulationsverfahren
DE3727549C2 (de)
DE3411015C2 (de)
DE4136061A1 (de) Leiterplatten-pruefsystem
DE2160711A1 (de) Anzeigevorrichtung
DE3506237A1 (de) Vorrichtung zur kontrolle von leiterplattenlayouts
DD251847A1 (de) Verfahren und anordnung zum bildvergleich
DE3230208C2 (de)
DE2511923C3 (de) Schaltungsanordnung zur Funktionsprüfung und Fehlerlokalisierung von Flachbangruppen
EP1071019A2 (de) Verfahren und Anordnung zur Datenübertragung zwischen verschiedenen Speichereinheiten von Positionsmesseinrichtungen
DE2360449C3 (de)
DE2903383B1 (de) Testgeraet fuer addressierbare digitale Schaltungen
DE19959140B4 (de) Fehlerdiagnosesystem für Kraftfahrzeuge
WO1996024517A1 (de) Verfahren zum simulieren dynamischer situationen eines streckennetzes
DE102009015622B4 (de) Verfahren zum Testen einer elektrischen Schaltung und Testapparat

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee