DE3420481C2 - - Google Patents

Description

Die Erfindung betrifft ein Übertragungssystem mit einem Übertragungscode für binäre Daten gemäß dem Oberbegriff des Patentanspruchs 1.

Die Aufzeichnung oder Übertragung binärer Daten in direkter Form, z. B. als NRZ-Signal, ist im allgemeinen nicht möglich. Es ist daher bekannt, den Datenstrom (NRZ-Signal) für die Aufzeichnung bzw. Übertragung in einen Übertragungscode umzuwandeln, der besonders gut an den jeweiligen Übertragungskanal angepaßt ist. Bekannte Übertragungscodes sind z. B. Biphase- und Delay-Modulation. Die Vorteile des Biphase-Codes sind z. B. Gleichstromfreiheit und gute Voraussetzungen für die Taktregenerierung. Sein Nachteil ist der hohe Bedarf an Übertragungsbandbreite. Die Delay-Modulation erfordert zwar eine geringere Übertragungsbandbreite, besitzt dafür aber einen Gleichstromanteil.

Durch sogenannte m/n-Übertragungscodes ist eine weitere Form der Signalanpassung an den Übertragungskanal bekannt. Dabei wird jeweils m Datenbits ein Codewort der Länge n zugeordnet (n<m). Die Erhöhung der Übertragungsbandbreite gegenüber dem NRZ-Signal beträgt dabei n/m. Die Zuordnung und Aneinanderreihung der Codewörter erfolgt meist so, daß die im folgenden Runlength genannte Anzahl gleicher aufeinanderfolgender Bits in bestimmten Grenzen liegt, und der Gleichstromanteil möglichst klein wird.

Für die digitale Tonaufzeichnung in der Konsumelektronik (Digital Audio Tape=DAT) wurden bereits verschiedene Codes für eine 8/10-Modulation (m=8, n=10) vorgeschlagen. Dabei ist die minimale Runlength R_min=1 und die maximale Runlength R_max=4 oder 5. Der Wert der digitalen Summe (DSV) wird in möglichst engen Grenzen gehalten. Dadurch verschwindet der Gleichstromanteil.

Die Codierung und Decodierung erfolgen mit Hilfe von Tabellen, die in einem Speicher (ROM) abgelegt sind.

Die Codierung erfolgt z. B. mit zwei Tabellen für je 2⁸ Datenwörter, wobei durch Tabellenauswahl die digitale Summe in den vorgegebenen Grenzen gehalten wird.

In IBM J. Res. Develop. Vol. 27, No. 5, September 1983, S. 440 . . . 451, ist eine weitere Möglichkeit für die Erzeugung eines 8/10-Übertragungscodes angegeben. Die Codierung ist hier in die Erzeugung eines 5/6- und 3/4-Codes aufgeteilt.

Diese bekannten 8/10-Übertragungscodes erfordern einen hohen Aufwand für die Codierungs- und Decodierungsschaltungen, da entweder umfangreiche Tabellen oder komplizierte Rechenschaltungen verwendet werden müssen. Es ist auch nicht möglich, Codes mit unterschiedlichen Eigenschaften, z. B. mit unterschiedlicher maximaler Runlength, zu erzeugen, die mit derselben Decoderschaltung verarbeitet werden können.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltung zur Erzeugung eines PCM-Übertragungscodes zu schaffen, die bei der Codierung und insbesondere bei der Decodierung einen erheblich geringeren Schaltungsaufwand erfordert.

Diese Aufgabe wird durch die im Anspruch 1 angegebene Erfindung gelöst. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.

Durch die DE 32 35 814 A1 ist eine Codierschaltung für einen m/n-Code bekannt, bei der n-m=1 ist und das zusätzliche Bit angibt, ob ein Eingangswort invertiert worden ist. Dabei werden m Bits parallel verarbeitet.

Durch die DE 32 14 150 A1 ist ebenfalls ein m/n-Code mit n-m=1 bekannt. Dabei ist das zusätzliche Bit das Komplement des k-ten Bits vor dem zusätzlichen Bit. Hierdurch wird lediglich die Folge gleichartiger Bits auf eine bestimmte Länge beschränkt.

Fig. 1 zeigt das Prinzip der erfindungsgemäßen Codierung und Decodierung.

Fig. 2 zeigt Signalverläufe zu Fig. 1.

Fig. 3 zeigt eine für die Codierung bzw. Decodierung verwendbare Generatorschaltung für rekursive Codierung.

Fig. 4 zeigt einen Coder und einen Decoder für einen m/n-Code mit n-m=2.

Fig. 5 zeigt einen Coder und einen Decoder für einen 8/10-Code (nicht rekursive Codierung).

In Fig. 1 wird auf einen Eingang 1 einer Codierungsschaltung 4, 5 das in Fig. 2 dargestellte Datensignal D₀ gegeben. Dieses Signal D₀ besteht aus einer Vielzahl von n-bit langen Worten mit der Dauer n · T, wobei T die Bitdauer des zu erzeugenden Übertragungscodes (m/n-Code) ist. Das Signal D₀ enthält vor jeweils m Datenbits n-m Kennbits 9.

Die Codierungsschaltung 4, 5 besteht aus einem Ex-Or-Gatter 4 mit den Eingängen 1 und 2 und dem Ausgang 3. Dieses EX-OR-Gatter 4 invertiert das Signal vom Eingang 1, wenn am Eingang 2 eine "1" steht. Sonst wird das Signal vom Eingang 1 unverändert auf den Ausgang 3 übertragen. Ferner gehört zu der Codierungsschaltung 4, 5 eine Generatorschaltung 5, die an ihrem Ausgang (Leitung 2) ein Umwandlungsbitmuster liefert, das das Datensignal D₀ in den Übertragungscode D₁ umwandelt.

Die den m-bit-Datenwärtern m · T zugefügten n-m Kennbits 9 werden in einer nicht gezeigten Logikschaltung erzeugt. Die Auswahl der Kennbits 9 erfolgt aufgrund der zuletzt erzeugten Bits des Übertragungscodes D₁ und der folgenden m-bit-Datenwörter.

Der Aufwand für diese Logikschaltung, aber auch die Möglichkeiten für die Codierung steigen mit der Anzahl der Kennbits (n-m). Die Generatorschaltung 5 ist auf 2^n-m verschiedene Ausgangszustände einstellbar und kann daher 2^n-m verschiedene Bitmuster zur Veränderung des Eingangssignals D₀ liefern.

Kriterien für die Auswahl der n-m Kennbits 9 sind z. B. die Runlength sowie die digitale Summe des zu erzeugenden Signals D₁. Ein Beispiel für die Generatorschaltung 5 ist in Fig. 3 dargestellt. Die Schaltung in Fig. 3 arbeitet rekursiv, d. h. die Signalveränderung ist vom veränderten Signal abhängig.

Auf den Steuereingang 6 der Generatorschaltung 5 wird das Signal S entsprechend Fig. 2 gegeben. Das Signal S sorgt über das NOR-Gatter 10 dafür, daß das EX-OR-Gatter 4 die Kennbits 9 unverändert überträgt. Die Kennbits 9 werden also in unveränderter Form in das codierte Signal D₁ übernommen. Außerdem wird mit den Kennbits 9 ein mit dem Bittakt getaktetes Schieberegister 11, 12 geladen. Die Schaltung gemäß Fig. 3 ist für einen Code mit n-m=2 ausgelegt. Die Generatorschaltung 5 kann hier durch Laden der Schieberegisterstufen 11, 12 auf 4 verschiedene Ausgangszustände eingestellt werden. Bei jedem dieser Ausgangszustände entsteht während der folgenden m Datenbits ein anderes Bitmuster für die Umwandlung dieser m Datenbits in der Stufe 4. In dem in Fig. 3 dargestellten Beispiel erfolgt eine Umpolung eines Datenbits des Datensignals D₀ immer dann, wenn die Binärwerte an den Eingängen der Schaltung 13 gleich sind.

Je nach Programmierung der Schaltung für die Auswahl der Kennbits 9 bei der Codierung können verschiedene Signale D₁ erzeugt werden (z. B. unterschiedlicher Runlength-Bereich oder unterschiedlicher Verlauf des Signalspektrums bei tiefen Frequenzen). Hierdurch ist eine Anpassung an den jeweiligen Übertragungskanal bzw. das Aufzeichnungsmedium möglich. Die Decodierungsschaltung 14 . . . 17 in Fig. 1 ist unabhängig von den verschiedenen Codierungsmöglichkeiten. In der Decoderschaltung 14 . . . 17 muß zunächst das Signal S mit richtiger Phase erzeugt werden. Um dies zu ermöglichen, ist das Signal D₁ in Datenblöcke, bestehend aus einer konstanten Anzahl von n-bit Datenworten, aufgeteilt, und S besitzt eine definierte Phase in bezug auf den Blocktakt. Nach Herstellung der Blocksynchronisierung ist also auch das S-Signal regeneriert.

Die S-Regenerierung erfolgt in der Schaltung 17. Die Generatorschaltung 15 stimmt mit der für die Codierung verwendeten Generatorschaltung 5 überein, und ihren Eingängen werden die gleichen Signale D₁ und S zugeführt. Die Generatorschaltung 15 liefert daher an ihrem Ausgang 16 die Bitmuster, die am Ausgang 2 der Codierungsschaltung erzeugt wurden. Daher werden Bits, die bei der Codierung umgekehrt wurden, in dem EX-OR-Gatter 14 ein zweites Mal umgekehrt. Bits, die bei der Codierung nicht verändert wurden, bleiben unverändert. Auf diese Weise entsteht wieder das ursprüngliche Datensignal D₀.

Trotz der Variationsmöglichkeiten bei der Codierung (bei jedem n-bit-Wort kann der Coder eines von 2^n-m Codewörtern auswählen), liefert der Decoder immer das ursprüngliche Signal D₀.

Das in Fig. 1 dargestellte Übertragungssystem ist auch für einen Übertragungscode mit variabler Codewortlänge geeignet, bei dem z. B. für die Runlength eine obere Grenze festgelegt ist. Es gilt auch dann n-m=const, jedoch ist m bzw. n≠const.

In diesem Fall werden in das Signal D₀ nur dann Kennbits 9 eingesetzt, wenn die Runlength in dem Übertragungscode D₁ den oberen Grenzwert erreicht. Für die Dauer der Kennbits 9 wird außerdem ein S-Impuls erzeugt. Die Kennbits 9 beginnen jedesmal mit einem Bit, dessen Wert so ist, daß die Runlength der letzten Bits von D₁ beendet wird. Die restlichen n-(m+1) Kennbits 9 sind dann z. B. so zu wählen, daß der Gleichstromanteil des Signals D₁ vermindert wird oder die Runlength-Grenze während einer Mindestanzahl von Bits nicht erreicht wird. Die hier nicht gezeichnete Logikschaltung für das Einsetzen der Kennbits 9 in das Signal D₀ muß dann einen Pufferspeicher enthalten, damit der veränderliche Bedarf an Kennbits 9 ausgeglichen werden kann. Für diesen Zweck kann auch die in der Logikschaltung für die Signalverzögerung erforderliche Speicherschaltung ausgenutzt werden.

In der Decoderschaltung 14 . . . 17 ist zum Verarbeiten des Codesignals D₁ mit variabler Codewortlänge lediglich die Synchronisierschaltung 17 abzuändern. Die Schaltung 17 muß nun feststellen, wann die obere Runlength-Grenze erreicht wird, und dann einen S-Impuls mit der Dauer von n-m Bits abgeben.

In Fig. 4 ist eine weitere Ausführung einer Codierschaltung für einen m/n-Übertragungscode mit konstanter Codewortlänge und n-m=2 dargestellt. Hier werden mit 2^n-m=4 Codierschaltungen 20 . . . 23 mit je einer Generatorschaltung 5 vier verschieden codierte Signale D₁₁ . . . D₁₄ einer Auswahl-Schaltung 24 zur Verfügung gestellt. Die Eigenschaften des erzeugten Codes werden durch die Programmierung der Auswahlschaltung bestimmt.

Die Decoderschaltung 15/26 stellt unabhängig von dem erzeugten Codesignal D₁ die ursprünglichen m Datenbits des Signals D₀ wieder her, vorausgesetzt daß alle Generatorschaltungen 5, 15 in Fig. 4 übereinstimmen.

Bei der in Fig. 5 dargestellten Codierungsschaltung 30 . . . 34 arbeitet die Generatorschaltung 31, 32, 33 nicht rekursiv. Die Generatorschaltung enthält hier ein m-bit-Schieberegister 32, das als Parallel-Seriell-Wandler dient. Dieses Schieberegister 32 wird während des S-Impulses entsprechend dem Kennbit-Muster über eine Lade-Logik 33 geladen. Das AND-Gatter 31 sorgt dafür, daß die Kennbits die Schaltung 30 unverändert durchlaufen. Die folgenden m Datenbits werden dann entsprechend dem vom Schieberegister 32 ausgetakteten Umwandlungsbitmuster verändert.

Zu Fig. 5 gehört die folgende Wahrheitstabelle für die Lade-Logik 33 zur Erzeugung eines 8/10-Codes. Mit dieser Codierschaltung 30 . . . 34 kann je nach Programmierung der Auswahl-Logik 34 ein 8/10-Code mit einer maximalen Runlength von 4 oder 5 erzeugt werden.

Kennbits 9
Umwandlungsbitmuster
0 0
0 0 0 0 0 0 0 0
0 1	0 1 0 1 0 1 0 1
1 0	1 1 0 0 1 1 0 0
1 1	0 0 0 0 0 0 0 0

Die Auswahllogik 34 ist zweckmäßigerweise so zu programmieren, daß außerdem die tieffrequenten Spektralanteile des Signals D₁ möglichst klein gehalten werden.

Die Decoderschaltung 35, 36, 37 ist unabhängig von dem jeweils erzeugten Code. Die im Signal D₀ enthaltenen 8-bit-Datenworte werden in jedem Fall wiederhergestellt.

Claims (3)

1. Schaltung zur Erzeugung eines PCM-Übertragungscodes, bei dem jeweils n aufeinanderfolgenden Bits ein m-bit-Datenwort des PCM-Signals zugeordnet ist, wobei m<n ist und zwecks Erzeugung eines vorgegebenen Spektralverlaufs und/oder Einhaltung eines bestimmten Runlength-Bereichs aus jeweils bis zu 2^n-m verschiedenen n-bit-Worten ein geeignetes Wort ausgewählt wird, dadurch gekennzeichnet, daß die Anordnung bis zu 2^n-m gleiche aus Schieberegistern (11, 12) und ggf. EX-OR-Gattern (13) aufgebaute Schaltungen (5), die zusammen mit weiteren EX-OR-Gattern (4, 20 . . . 23) rekursive Schaltungen bilden, enthält, und die Erzeugung der verschiedenen n-bit-Worte durch unterschiedliche Startzustände der Schieberegister herbeigeführt wird, wobei ein mit der Codewortfolge synchrones Signal (S), das den rekursiven Schaltungen an einem Steuereingang (6) zugeführt wird, bewirkt, daß die unterschiedlichen Startzustände eingestellt werden und die ersten n-m Bits (9) jedes n-bit-Codewortes den betreffenden Startzustand darstellen.

2. Decodierschaltung für einen Übertragungscode, der mit einer Schaltung nach Anspruch 1 erzeugt ist, dadurch gekennzeichnet, daß die Schaltung in gleicher Weise aus Schieberegistern (11, 12) und ggf. EX-OR-Gattern (13) aufgebaut ist wie die Codierschaltung, jedoch nur einmal vorhanden ist, daß diese Schaltung zusammen mit einem EX-OR-Gatter (14, 26) eine nicht rekursive Schaltung bildet, wobei der Ausgang des EX-OR-Gatters (14, 26) das ursprüngliche PCM-Signal (D₀) liefert.

3. Decodierschaltung nach Anspruch 2, dadurch gekennzeichnet, daß ein mit der Codewortfolge synchrones Signal (S) dafür sorgt, daß die zusätzlichen n-m Bits, die keine Datenbits darstellen, ausgetastet oder markiert werden.