DE3408926A1

DE3408926A1 - Prellfreie, stoersichere schaltungsanordnung zum betrieb eines elektronischen wechselstromschalters

Info

Publication number: DE3408926A1
Application number: DE19843408926
Authority: DE
Inventors: Bodo 5884 Halver Arendt; Joachim 5880 Lüdenscheid Bäcker
Original assignee: Insta Elektro GmbH and Co KG
Current assignee: Insta Elektro GmbH and Co KG
Priority date: 1984-03-12
Filing date: 1984-03-12
Publication date: 1985-09-19
Also published as: DE3408926C2

Description

Prelifreie, störsichere Schaltungsanordnung zum Betrieb
eines elektronischen Wechselstromschalters Die Erfindung betrifft eine Schaltungsanordnung gemäß dem Oberbegriff des Anspruchs 1.
Bei Tasterschaltungen als Steuerteile für elektronische Installationsschalter gilt es folgende Probleme zu bewältigen: 1. Die Tasterschaltung muß prellfrei arbeiten 2. Spannungsspitzen sog. Netzspikes auf der Stromversorgung oder der Nebenstellenzuleitung dürfen kein Ausgangssignal auslösen oder zur Zerstörung der Tasterschaltung führen.
3. Verläuft im Zuleitungskabel von einer Taster-Nebenstelle parallel zur Steuerleitung eine Netzwechselspannung führende Leitung, so darf die induzierte Spannung den eingestellten Betriebszustand nicht stören.
4. Wird die Nebenstellenanschlußmöglichkeit durch ein Versehen mit der vollen Netzwechselspannung beaufschlagt, darf die Tasterschaltung nicht zerstört werden.
5. Die Tasterschaltung muß hochohmig sein, damit bei Zweidrahtbetrieb wenig Strom verbraucht wird, dabei diktieren Phasenanschnitt und Verlustleistung im Netzteil diese Forderungen.
Die der Erfindung zugrunde liegende Aufgabe besteht nun darin9 derartige Störbeeinflussungen ganz zu verhindern.
Diese Aufgabe wird refindungsgemäß durch die im kennzeichnenden Teil des Anspnichs 1 angegebenen Merkmale gelöst.
i:n den Zeichnungsfiguren ist ein Ausführungsbeispiel der Ertindung dargestellt und nachfolgend näher erläutert. Es zeigen: - Figur 1 - ein Schaltschema der erfindungsgemäßen elektronischen Schaltungsanordnung, - Figur 2 - ein weiteres Schaltschema welches eine Variante zu der in Figur 1 veranschaulichten Schaltrungsanordnung dargestellt, - Figur 3 - ein Schaltschema gemäß Figur 1 jedoch hier für inverse Polarität, - Figur 4 - verschiedene Diagramme zur Erläuterung der Arbeitsweise der in den Figuren 1 und 2 veranschaulichten Schaltungen.
Nachfiolgend wird anhand der Zeichnungsfigur 1 der aufbau tjnd anhand der Figur 4 die Wirkungsweise einer bevorzugten Ausführungsform der erfindungsgemäßen Schaltungsanordnung erläutert. Eine induzierte Wechselspannung auf der Nebenstellenader b stellt am Taster T eine permanente "1"/"0"-Information dar. Diese wird dann nicht vorhanden sein, wenn erstens der Nebenstellentaster TN geschlossen wird oder keine Nebenstelle mit Zuleitungen angeschlossen ist. Sie wird zweitens aber auch bei eschlossener Nebensteile nicht vorhanden sein, wenn der Haupttaster T geschlossen wird. Sorgt man also dafür, daß unab hängig vom Nebenstellenanschluß grundsatzlich eine Wechselspan nung am Tasterschaltereingang steht, so ist "keine Wechselspannung " ein eindeutiges Zeichen für gedrückte Taste T oder TN.
Hierzu dient der Kondensator C1 mit einem Wert von beispielsweise 1 nF. Im Zweidrahtbetrieb steht entweder die volle Wechsel spannung oder die angeschnittene Spannung während der Sperrphase an der Reihenschaltung von Kondensator C1 und Wi derstand RX mit einem Wert von beispielsweise 1 M Q bis 4,7 M5L Ob kleinster Phasenwinkel oder volle Wechselspannung, an R2 (10#100 K #) steht eine Information "1"/"0" solange keine der Tasten T/TN gedrückt ist. Damit ist die eingangs unter Punkt 3 genannte Forderung erfüllt. Das unter Punkt 4 angeschnittene Problem wird durch Einfügen des Widerstandes R1 ( # 270 K # ) in die Basisleitung zum Schalttransistor Tr gelöst. Durch diese Maßnahme wird der Strom Basis-Emitter bei falscher Polarität - volle Wechselspannung auf Leitung b -auf den unschädlichen Wert 1 mA begrenzt.
Das dargestellte RS-Flipflop arbeitet erfindungsgemäß als Monoflop. Der zu Q komplementäre Ausgang Q steht auf logisch "1 da auch der Anschluß R (Rücksetzeingang) des Flipflops mit dem Potential logisch "1" verbunden ist. Ist keine der Tasten T oder TN gedrückt liegt der Ausgang Q auf "1", da in einer Halbwelle der Schalttransistor Tr gesperrt ist und in der nächsten die Diode D ein Abfließen der Ladung von Kondensdator C2 verhindert.
Ebenso können Spannungsspitzen sog. Netzspikes auf dem Netz oder auf der Nebenstellenleitung, deren Wirkung eingangs unter Punkt 2 bereits geschildert wurden keine Wirkung entfalten9 da eine ne gative Spannungspitze (Spike3 bei kurzzeitiger Sperrung des Schalttransistor Tr den bisheringen Spannungszustand am Anschluß S des Flipflops unterstützt, eine popsitive Spannungsspitze (Spike) hingegen eine Entladezeit mit einer Zeitkonstante R 302 in der Größenordnung von 220 ms überdauern müßte.
Wird die Taste T oder die Nebenstellentaste TN geschlossen, so wird der Transistor Tr für die Dauer der Tastenbetätigung geschlossen und die Diode D verriegelt. Das Einschaltprellen der Tasten wird für eine Zeitdauer von 100 ms ignoriert, bis die negative Aufladung des Kondensators C2 die Schwelle der Setzinformation logisch "O" erreicht. Die darauf folgende verstärkte Potentialänderung am Ausgang Q des Flipflops wird über den Kondensator C, 2 an den Anschluß S des Flipflops zurückgekoppelt. Die Folge ist eine steile Taktflanke am Ausgang Q des Flipflops und ein Sprung am Anschluß S entsprechend einer Monoflopfunktion.
Wird die Taste T oder die Nebenstellentaste TN wieder geöffnet, so wird über den Widerstand R2( 10 # 100 K #) in der negativen Netzhalbwelle das RC-Glied R3C2 sofort mit einer 10 bis lO)-fachen kleineren Zeitkonstante entladen und zugleich wieder eine steile Flanke am Ausgang Q des Flipflops produziert. So wird auch bei dieser Schaltmaßnahme (Tastenöffnung) das Prellen gemäß Punkt 1 der Forderung verhindert. Wird das RS-Flipflop in Form einer integrierten C->IOS-Schaltung verwirklicht, belastet die vorgeschlagene Schaltung die Speisespannung in einer Grössenordnung, die als vernachlässigbar klein anzusehen ist. Die Stromaufnahme bei 6 V ist dann4 1 mA.
Auch eine derart konzipierte Schaltung läßt sich wahlweise entsprechend der gewünschten Ausgangsimpulsform und dem zur Verfügung stehenden Ansteuersignal variieren, ohne daß der Aufwand von mehr Bauelementen erforderlich ist, oder daß das Schaltschema verändert wird.
Schließlich kann in einer Variante der Erfindung - Figur 2 -eine Vereinfachung dadurch erfolgen, daß bei geöffnetem Taster T und durch wechselndes Öffnen des Schalttransistors Tr der Takteingang S und der Ausgang Q des Flipflops auf logisch ''0" bei großer Zeitkonstante R3C2 liegen. Beim Sperren des Transistors Tr mittels des Tasters T wird der Kondensator C2 über den Widerstand R3 langsam positiv aufgeladen, bis die Schwelle am Takteingang S des Flipflops erreicht wird und damit er Sprung auf logisch "1" an dem Ausgang Q und dem Takteingang S des Flipflops erfolgt. Beim Öffnen des Tasters T wird der Kondensator C2 wieder umgeladen. Eine beispielsweise Weiterbildung der erfindungsgemäßen Schaltungsanordnung ist Gegenstand der Zeichnungsfigur - Leerseite -

Claims

Patentanspruch Schaltungsanordnung zur Unterdrückung von Störimpulsen und zur Verhinderung von Prellimpulsen, die durch Betätigung eines Tasters entstehen, wobei eine als Monoflop aufgebaute RS-Flipflop-Schaltung den Schalter derart steuert, daß auch im Falle eines Nebenstellenanschlusses ein einwandfreier Betrieb gewährleistet ist, dadurch gekennzeichnet, daß die Schaltungsanordnung einen Kondensator (C1) enthält, der direkt vom Nulleiter (N) zu einem Taster (T) und über einen Schutzwiderstand (R1) mit der Basis eines Schalttransistors (Tr) verbunden ist, und daß zwischen dem Ausgang (Q) eines RS-Flipflops und dem Eingang (S) ein Kondensator (C2) liegt, der über einen Widerstand (R3) mit einer Zeitkonstante (C2R3) auf eine der Betriebsspannung des RS-Flipflops entsprechende Spannung aufgeladen wird, welche bei gesperrtem Transistor (Tr) über den Widerstand (R2) logisch "1" entspricht und die bei geschlossenem Transistor (Tr) infolge der Sperrwirkung der Diode (D) entsprechend ihrer Zeitkonstante auf logisch "0" sinkt, wobei die Aufladung schneller als die Entladung erfolgt.