DE3401984A1 - Verkapselte integrierte schaltung - Google Patents

Verkapselte integrierte schaltung

Info

Publication number
DE3401984A1
DE3401984A1 DE19843401984 DE3401984A DE3401984A1 DE 3401984 A1 DE3401984 A1 DE 3401984A1 DE 19843401984 DE19843401984 DE 19843401984 DE 3401984 A DE3401984 A DE 3401984A DE 3401984 A1 DE3401984 A1 DE 3401984A1
Authority
DE
Germany
Prior art keywords
integrated circuit
cap
encapsulated integrated
thermal expansion
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19843401984
Other languages
English (en)
Inventor
Hiroaki Ibaraki Doi
Fumiyuki Sagamihara Kobayashi
Hironori Kodama
Satoru Ogihara
Kastuhiro Hitachi Sonobe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE3401984A1 publication Critical patent/DE3401984A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/16315—Shape

Description

340198A
BESCHREIBUNG:
Die vorliegende Erfindung betrifft eine verkapselte integrierte Schaltung und insbesondere eine verkapselte integrierte Schaltung mit charakteristischen Merkmalen bezüglich der Wärmeableitungseigenschaften und der Anpassung der thermischen Ausdehnungskoeffizienten von keramischen Verkapselungsmaterialien.
Heutzutage findet weitgehend eine integrierte Schaltungsbaugruppe oder eine verkapselte integrierte Schaltung mit einer Struktur· Verwendung, in der ein Halbleiterbauelement/ die Endstücke von von außen zugeführten Leitungselementen und Drähte, mit denen beide elektrisch verbunden sind, in einer kleinen Kammer eingeschlossen sind, die hermetisch von einer aus einem Verschluß- oder Dichtelement, einer Kappe und einem isolierenden Substrat aus Keramik oder ähnlichem bestehenden Verkapselung umgeben ist.
Als ein Nachteil bei der Verwendung einer derartigen Keramikverkapselung stellte sich der Punkt heraus, daß die Ableitungseigenschaften für die in der Halbleiterbaugruppe erzeugte Wärme extrem schlecht sind. Dieses Problem wird ein großes Hindernis für die Realisierung einer hochintegrierten und miniaturisierten Halbleiterbaugruppe mit großer Kapazität. Deshalb ist es in integrierten Schaltungsbaugruppen notwendig, daß die als isolierendes Substrat verwendete Keramik, auf der ein Halbleiterbauelement angebracht ist, eine hervorragende thermische Leitfähigkeit sowie elektrische Isolationseigenschaften aufweist. Zusätzlich soll das Substratmaterial den Bedingungen genügen, daß der thermische Ausdehnungskoeffizient dem des Siliziumhalbleiters entspricht und daß es eine große mechanische Festigkeit aufweist.
Gegenwärtig wird ein gesinterter Aluminium.oxidkörper als isolierendes Substratmaterial verwendet, das diese Bedingungen im gewissen Umfang erfüllt. Seine thermische Leitfähigkeit ist jedoch gering, daß heißt,sie beträgt etwa 0,20 J/cm.sec.°C Deshalb ist der gesinterte Aluminiumoxidkörper unter dem Gesichtspunkt der Wärmeableitungscharakteristik des Halbleiterbauteiles kein bevorzugtes Material. Andererseits ist als eine Anregung zur Verbesserung der Wärmeableitungscharakteristik des Halbleiterbauteiles unter dem Gesichtspunkt der Struktur, wobei die keramische Verkapselung verwendet wird, ein Verfahren bekannt, nach dem das Halbleiterelement auf einem Kupferstift befestigt wird, der das isolierende Substrat durchdringt und zur Außenseite der Verkapselung verläuft. Das Halbleiterbauelement wird auf dem Kupferstift über eine Halterungsplatte aus Molybdän angebracht, um die aufgrund der Differenz zwischen ihren thermischen Ausdehnungen in der aus dem Substrat, der Kappe und dem Dichtmaterial bestehenden Verkapselung verursachte Spannung zu mindern. Dieses Bauteil ist über Bondedrähte elektrisch mit den Enden der auf dem Substrat angebrachten Leiterelemente verbunden. Die im Halbleiterbauteil erzeugte Wärme wird über die Halterungsplatte und den Kupferstift zur Außenseite der Verkapselung übertragen und weiterhin durch Kühlrippen abgeleitet. Da bei einem derartigen Aufbau die Wärmeleitpfade vom Halbleiterbauteil zu den Kühlrippen alle aus Metall mit einer hervorragenden thermischen Leitfähigkeit bestehen, läßt sich eine integrierte Schaltungsbaugruppe mit einer hohen Wärmeableitungsfähigkeit erzielen.
Andererseits weist dieses Verfahren jedoch folgende Nachteile auf:
(1) die Zahl der Montageprozesse nimmt zu, da die Zahl der Teile ansteigt und die Struktur kompliziert ist;
(2) das Gewicht des Produkts nimmt zu, da Teile mit einem großen spezifischen Gewicht, wie zum Beispiel Kupfer, Molybdän usw. Verwendung finden, so daß das Anbringen auf einer gedruckten Schaltungsplatte und ähnlichem kompliziert wird'.
Um in dieser Situation zu einer Weiterentwicklung zu kommen, wurden von den Erfindern vielfältige Forschungsarbeiten durchgeführt. Hierbei wurde ein keramisches Material auf Siliziumcarbidbasis entwickelt, das eine höhere thermische Leitfähigkeit als ein herkömmliches Material und in Übereinstimmung mit den schon oben beschriebenen Bedingungen einen thermischen Ausdehnungskoeffizienten aufweist, der ähnlich dem von Silizium ist. Durch Anwendung einer derartigen Siliziumcarbidkeramik für das isolierende Substrat wurde die Herstellung einer verkapselten integrierten Schaltung mit guten Wärmeableitungseigenschaften ermöglicht (vergleiche japanische Patentanmeldung Nr. 56-195986).
In Verbindung mit dem Fortgang der Forschungsarbeiten betreffend die Anwendung des obigen Substrats aus Siliziumcarbidmaterial trat.jedoch bei der Anordnung einer herkömmlichen Kappe aus Aluminiumoxidkeramik auf diesem Substrat das Problem auf, daß die Glasschicht, die aufgebracht wird und Kappe und Substrat abdichtet, rissig werden kann.Dieses Problem ergibt.sich aufgrund des Unterschieds in der thermischen Ausdehnung zwischen der Keramik auf Siliziumcarbidbasis und der Aluminiumoxidkeramik.
Die vorliegende Erfindung wird aus der folgenden detaillierten Beschreibung bevorzugter Ausführungsbeispiele deutlich, die in Verbindung mit den anliegenden Zeichnungen erfolgt. In den Zeichnungen zeigen
Fig. 1 einen Querschnitt einer verkapselten integrierten Schaltung gemäß einer Ausführungsform der vorliegenden Erfindung;
Fig. 2 die Beziehung zwischen dem thermischen Ausdehnungskoeffizienten des Kappenmaterials und
der maximalen thermischen Spannung, die in der dichtenden Glasschicht hervorgerufen wird; Fig. 3 die Beziehung zwischen dem thermischen Ausdehnungskoeffizienten des dichtenden Glases und der maximalen thermischen Spannung, die in
dieser Glasschicht hervorgerufen wird; und Fign. 4, 5 und 6 Querschnitte von verkapselten integrierten Schaltungen gemäß entsprechender Ausführungsformen der vorliegenden Erfindung.
Die generelle Aufgabe der vorliegenden Erfindung kann darin gesehen werden, die dargestellten Nachteile des Standes der Technik zumindest teilweise abzubauen.
Eine spezielle Aufgabe der vorliegenden Erfindung liegt darin, den oben beschriebenen Lösungsweg zur Herstellung einer verkapselten integrierten Schaltung durch Begrenzung des thermischen Ausdehnungskoeffizienten des Kappenmaterials zu ergänzen, und damit eine verkapselte integrierte Schaltung mit einer hervorragenden Wärmeableitungscharakteristik und darüberhinaus einer hohen Stabilität und Zuverlässigkeit anzubieten. Die Lösung dieser Aufgaben erfolgt gemäß den kennzeichnenden Teil des«Hauptanspruchs dadurch, daß die verkapselte integrierte Schaltung folgende Elemente aufweist: eine kleine Kammer, die von einem isolierenden Substrat auf Siliziumcarbidbasis, einer Kappe und einem dichtenden Glas hermetisch umgeben ist; ein auf diesem Substrat angebrachtes Halbleiterbauelement; von der Außenseite der Kammer zugeführte Leiterelemente; und Drähte, durch die das Halbleiterbauelement und die Enden der Leiterelemente elektrisch verbunden sind. Hierbei sind das Halbleiter-
bauelement, die Enden der Leiterelemente und die Drähte in der genannten Kammer eingeschlossen/ und die Kappe aus einem Material mit einem thermischen Ausdehnungskoeffizienten von (20-55) χ 10 /0C hergestellt. Gemäß einer Weiterbildung der vorliegenden Erfindung wird als das Dichtmaterial ein Glas mit einem linearen Ausdehnungskoeffizienten von (30-55) χ 10 /°C vorgeschlagen. Vorzugsweise wird Glas mit einem linearen thermischen Ausdehnungskoeffizienten von (40-55) χ 10 /°C verwendet.
In der vorliegenden Erfindung ist das isolierende Substrat, auf dem ein Halbleiterbauelement angebracht ist, im wesentlichen die Keramik auf Siliziumcarbidbasis, die Siliziumcarbid als Hauptkomponente aufweist und zumindest eine Komponente enthält, die aus der aus Beryllium und Berylliumverbindungen bestehenden Gruppe gewählt ist, und zwar in einer Menge von 0,05 bis 5 Gewichtsprozent auf der Basis von Beryllium. In dieser Beschreibung bedeutet der Aufdruck "Keramik auf A-Basis" eine Keramik, die die Substanz A als Hauptkomponente enthält. Dieses Substrat besteht aus dem gesinterten Körper mit einer relativen Dichte, die nicht kleiner als 90 % der theoretischen Dichte ist. Sein linearer thermischer Ausdehnungskoeffizient beträgt (35-40) χ 10 /° C und liegt nahe am linearen thermischen Ausdehnungskoeffizienten von Silizium, während die thermische Leitfähigkeit nicht geringer als 0,8 J/cm.sec.°C ist. Dieser Wert von 0.8 J/ cm.sec. C der thermischen Leitfähigkeit gibt die untere Grenze der thermischen Leitfähigkeit an, die sich mit einer guten Reproduzierbarkeit erzielen läßt, ohne andererseits die elektrischen Isolationseigenschaften (der spezifische Widerstand liegt nicht unter 10 n.cm) und den thermischen Ausdehnungskoeffizienten in dem Fall zu beeinflussen, in dem die Keramik auf Siliziumcarbidbasis
■»* ·»* .- ·»■ - 3A01984
über Sintern hergestellt wird . Zusätzlich ist dieser Wert vier mal so hoch wie die thermische Leitfähigkeit eines herkömmlichen Aluminiumoxid-Keramiksubstrats. Wird auf dem isolierenden Substrat durch eine Haftmittelschicht ein Halbleiterbauelement angebracht, ist die aufgrund der Differenz zwischen den thermischen Ausdehnungen der Elemente verursachte thermische Spannung gering, da der thermische Ausdehnungskoeffizient der Keramik auf Siliziumcarbidbasis nahe an dem von Silizium liegt. Deshalb erübrigt es sich, eine Zwischenschicht aus einem spannungsmindernden Material aufzubauen, wie sie in einigen herkömmlichen Bauelementen zwischen dem Substrat und dem Bauteil verwendet wird. Eine Grundbedingung für die Verbesserung der Wärmeableiteigenschaft des Halbleiterbauelements in der vorliegenden Erfindung liegt in der Verwendung der Keramik mit derartigen charakteristischen Eigenschaften als Grundmaterial für das isolierende Substrat.
Auf der Grundlage dieser Bedingung besteht ein Merkmal der vorliegenden Erfindung darin/ daß die Kappe zum Einschluß und zur Abdichtung des Halbleiterbauelementes und der Drähte auf dem isolierenden Substrat aus einem Material mit einem thermischen Ausdehnungskoeffizienten von (20-55) χ 10~7/°C besteht. Es ist möglich,als derartiges Material eine Keramik auf Siliziumcarbidbasis/ das dem Material des isolierenden Substrats entspricht, eine Keramik auf Mullitbasis, eine Keramik auf Zirkonbasis, eine Keramik auf Siliziumnitridbasis usw. zu verwenden. Die Verwendung des Kappenmaterials mit dem oben genannten Wert des thermischen Ausdehnungskoeffizienten erlaubt eine Reduzierung des Unterschiedes in der Ausdehnung zwischen der Kappe und dem isolierenden Substrat auf Siliziumcarbidbasis um zumindest ein Drittel oder mehr verglichen mit der Anwendung einer herkömmlichen Aluminium-Oxidkeramik (mit einem thermischen Ausdehnungskoeffizienten
von etwa 65 χ 10 pro C). Entsprechend dieser Reduzierung wird deshalb auch die thermische Spannung vermindert, die zwischen dem Substrat und der Kappe hervorgerufen werden kann.
Idealerweise soll auch das dichtende Glasmaterial einen thermischen Ausdehnungskoeffizienten annähernd gleich dem thermischen Ausdehnungskoeffizienten der Keramik auf Siliziumcarbidbasis aufweisen, die als das isolierende Substrat verwendet wird, wobei ein Wert von (30-55) χ 10 /0C angemessen ist. Da der Glasverschluß nach dem Anbringen des Halbleiterbauelementes auf dem isolierenden Substrat durchgeführt wird, ist zusätzlich ein Glas mit einem hohen Schmelzpunkt nicht für die Anwendung geeignet. Es muß ein Glas ausgewählt werden, mit dem der Verschluß auf Temperaturen unter höchstens 500°C durchgeführt werden kann, um nachteilige Auswirkungen auf das Halbleiterbauelement zu vermeiden.
Die Verwendung einer Keramik und eines Glases mit den oben genannten Eigenschaften als isolierendes Substrat, als Kappe und als Dichtmaterial macht es möglich, daß die resultierende verkapselte integrierte Schaltung einehervorragende Wärmeableitcharakteristik und Stabilität sowie eine hohe Zuverlässigkeit aufweist, wobei keinerlei Risse im Bereich der Dichtung und keine Abnormalitäten in der elektrischen Charakteristik verursacht werden, selbst beim Abkühlen von der Verschlußtemperatur auf Raumtemperatur und im Falle der Wiederholung des Kühlzyklus zwischen - 55 und + 1500C.
Im folgenden wird die vorliegende Erfindung unter Bezugnahme auf bevorzugte Ausführungsbeispiele beschrieben.
Fig. 1 zeigt einen Querschnitt der verkapselten integrierten Schaltung nach einer ersten Ausführungsform der vorliegenden Erfindung. Nach dieser Figur ist edne
Halbleitereinrichtung 1 mit einer metallischen Lotschicht 7 auf dem Mittenbereich einer Oberfläche 4a eines isolierenden Substrates 4 aus einer Keramik auf Siliziumcarbidbasis angebracht. Jedes Ende 3a einer Vielzahl von Leiterelementen 3, die mit einer dichtenden Glasschicht 6 auf der Oberfläche angebracht sind, ist mit der Einrichtung 1 durch einen Bondedraht 2 verbunden. Alle anderen Enden 3b der Leiterelemente 3 verlaufen vom Umfang des Substrates 4 nach außen. Die Einrichtung 1, die Bondedrähte 2 und die Enden 3a der Leiterelemente 3 sind von eiern isolierenden Substrat 4 und der Kappe 5 umgeben. Die Spalte zwischen der Kappe 5 und dem Substrat 4 und zwischen der Kappe 5 und den Leiterelementen 3 sind durch die Glaslotschicht 6 hermetisch abgeschlossen.
Wird ein Glas mit einem linearen thermischen Ausdehnungskoeffizienten von (50 bis 55) χ 10~ /0C zur Abdichtung verwendet, erhält man mit einer derartigen Struktur durch Berechnung eine Beziehung für die Änderung der maximalen thermischen Spannung, die auf das obige Glas in einem Temperaturbereich von der Abschlußtemperatur bis zur Raumtemperatur aufgebracht wird, in Abhängigkeit vom thermischen Ausdehnungskoeffizienten des Kappenmaterials.
Die Berechnung wurde durchgeführt, indem die Baugruppe modellhaft als eine hohle Scheibe betrachtet und in Elemente geteilt wurde, und indem ein analytisches Program für finite Elemente für dreidimensionale achsensymmetrische Objekte Anwendung fand.
Das Ergebnis ist in Fig. 2 gezeigt. Da die Festigkeit
2
des Glases etwa 4 Kg pro cm beträgt, ist eine Keramik mit einem thermischen Ausdehnungskoeffizienten von 55 χ pro 0C oder mehr als Kappenmaterial nicht geeignet, da das Glas dann reißt.
Als Materialien mit einem linearen thermischen Ausdehnungskoeffizienten (α) von (20 bis 55) χ 10 pro °C finden Materialien wie die vorher erwähnten Keramiken auf Siliziumcarbidbasis (α = (35 - 40) χ 10 pro °C),auf Mullitbasis (α = (43 - 55) χ 10~7 pro °C), oder auf Zirkonbasis (α = (30 - 40) χ 10 pro C) oder eine bestimmte Keramik auf Siliziumnitridbasis (α = (20 - 35) χ 10 pro 0C) Verwendung.
Die Keramik auf Siliziumcarbidbasis/ die als das isolierende Substrat verwendet wird, ist ein gesinterter Körper, der im wesentlichen aus Siliziumcarbid besteht und Berylliumoxid mit einem Anteil von 0,05 bis 5 Gewichtsprozent auf der Basis des Beryllium enthält und der eine Dichte aufweist, die nicht geringer als 90 % der theoretischen Dichte ist. Weitere Merkmale dieser Keramik sind eine elektrische Isolationseigenschaft gekennzeichnet durch den spezifischen Widerstand (auf Raumtemperatur)
von nicht unter 10 Ω · cm, eine thermische Leitfähigkeit von 0,8 bis 3 J/cm.sec. C und eine Biegefestigkeit von nicht unter 30 Kg/mm2.
Die auf der Grundlage der oben genannten Materialkomponenten erhaltene, verkapselte integrierte Schaltung weist einen Isolationswiderstand von nicht weniger als
10 Ω zwischen den Leiterelementen auf und zeigt keine Ausfälle und keine Abnormalität der elektrischen Eigenschaften nach Abkühlung von der Verschlußtemperatur (46O°C) auf Raumtemperatur und selbst nach lOOO wiederholten Wärmezyklen zwischen - 55 und 150°C.
Eine verkapselte integrierte Schaltung nach einer zweiten Ausführungsform der vorliegenden Erfindung ist im wesentlichen ähnlich der ersten Ausführungsform hergestellt.
Das isolierende Substrat wurde aus der Keramik auf Siliziumcarbidbasis hergestellt, die bis auf einige
3A0198A
Gewichtsprozent Beryllium (es wurde Berylliumoxid verwendet) aus Siliziumcarbid besteht, wobei die Beryllium -Fremdstoff e unvermeidlich damit vermengt sind. Das Substrat wurde aus einem gesinterten Körper mit einer Dichte von 98 % der theoretischen Dichte gebildet.
Als charakteristische Werte erzielte man ein spezifisches Gewicht von etwa 3,2,einen spezifischen Widerstand
13
von 10 Ω · cm (auf Raumtemperatur), einen thermischen Ausdehnungskoeffizienten von etwa 35 χ 10 pro 0C (auf 25 bis 3000C), eine thermische Leitfähigkeit von
2,5 J/cm.sec. C und eine Biegefestigkeit von etwa 4 5 Kg
2
pro mm .
Die Kappe wurde aus Keramik auf Mullitbasis mit einem linearen thermischen Ausdehnungskoeffizienten von 45 χ 10~ pro °C hergestellt.
Werden Gläser mit verschiedenen linearen thermischen Ausdehnungskoeffizienten zum Verschluß des obigen isolierenden Substrates und der Kappe verwendet, erhält man die Beziehung zwischen der maximalen ,am Glas anliegenden thermischen Spannung und seinem thermischen Ausdehnungskoeffizienten auf ähnliche Art wie im Falle von Fig. 2 für die erste Ausführungsform. Das Ergebnis ist in Fig. dargestellt.
Geht der lineare thermische Ausdehnungskoeffizient
—*7 f*\
des Glases über 55 χ 10 pro C hinaus, ist das Glas einer außerordentlichen Spannung und einer Rißbildung ausgesetzt. Andererseits ist Glas mit einem linearen thermischen Ausdehnungskoeffizienten nicht größer als 55 χ 10 nur einer geringen thermischen Spannung ausgesetzt. Da es jedoch unmöglich ist, ein Glas mit einem linearen thermischen Ausdehnungskoeffizienten von nicht größer als 30 χ 10 pro °C und einem niedrigen Schmelzpunkt zu erhalten, wie es als ein Glas für die Abdichtung gewünscht wird, kann ein derartiges Material praktisch
M--14'-
nicht verwendet werden. Daher ist ein Glas mit einem linearen thermischen Ausdehnungskoeffizienten von (30 - 55) χ 10 pro °C wünschenswert.
Es wurden verkapselte integrierte Schaltungen unter Verwendung des vorher erwähnten isolierenden Substrates und der Kappe sowie des dichtenden Glases mit einem linearen thermischen Ausdehnungskoeffizienten von (45 - 48) χ 10 pro C und einer Verschlußtemperatur von 4 50 bis 46O°C hergestellt.
Die verkapselte integrierte Schaltung zeigte als charakteristische Werte einen Isolationswiderstand nicht
unter 10 Ω zwischen den Leiterelementen und einen thermischen Widerstand von 12,5°C/W zwischen der Halbleitereinrichtung und der Oberfläche des isolierenden Substrates. Zusätzlich führte die Baugruppe, selbst nachdem sie 100 Wärmezyklen zwischen - 55 und 150°C ausgesetzt war, nicht zu Ausfällen und Abnormalitäten der elektrischen Charakteristik a.
Nach einer dritten Ausführungsform der vorliegenden Erfindung ist auf dem isolierenden Substrat 4, wie in Fig. 4 gezeigt, an der anhand des ersten Ausführungsbeispiels beschriebenen, verkapselten integrierten Schaltung eine Kühlrippe 9 aus Metall,wie zum Beispiel Aluminium oder ähnlichem angebracht. Vorzugsweise ist diese Rippe 9 mit einem Haftmittel der Epoxidharz-Serie oder der Silikonharz-Serie befestigt, das mit einem thermisch leitenden Füllstoff angereichert ist. Zusätzlich kann die Rippe auch an einem beliebigen metallisierten Teil auf dem isolierenden Substrat auf Siliziumcarbidbasis angebracht sein. Mit einem derartigen Aufbau wird der thermische Widerstand zwischen der Halbleitereinrichtung und der äußeren atmosphärischen Umgebung zu 9,3 C/W, daß heißt, er liegt noch tiefer als der Wert von 12,5 C/W der zweiten Ausführungsform. Dieser Wert ist etwa 20 % geringer als der thermische Widerstand von etwa 11,5 C/W
einer konventionellen verkapselten integrierten Schaltung.
Als eine Modifikation können darüberhinaus das Substrat und die Rippe einstückig aus der Keramik auf Siliziumcarbidbasis hergestellt werden. Das ermöglicht eine Reduzierung des thermischen Widerstandes der
' O
verkapselten integrierten Schaltung auf 5,1 C/W. Zusätzlich zeigte auch diese verkapselte integrierte Schaltung, selbst nachdem sie 100 Wärmezyklen zwischen - 55 und 15OC ausgesetzt war, keine Ausfälle oder Abnormalitäten der elektrischen Charakteristika. Die Struktur der verkapselten integrierten Schaltung der vorliegenden Erfindung ist nicht auf die oben beschriebenen Ausführungsformen beschränkt. Es sind verschiedenartige Modifikationen möglich. Beispiele (Querschnitte) dafür sind in den Figuren 5 und 6 gezeigt. Die Halbleitereinrichtung 1 ist über eine metallisierte Schicht 8 auf dem Mittenbereich der innenseitigen Bodenfläche des isolierenden Substrats 4, daß wie ein Kasten geformt ist, angebracht. Die Leiterelemente 3 sind jeweils an einem Ende mit der Halbleitereinrichtung 1 über Bondedrähte 2 verbunden, während die anderen Enden entlang der inneren Oberfläche des isolierenden Substrates zur Substratkante herausgezogen und über eine Lotschicht 7 an einem Leiterrahmen 10 befestigt sind. Die deckelähnliche Kappe 5 ist in den Öffnungsbereich des Substrates 4 gesetzt. Der Spalt zwischen dem Substrat, der Kappe und den Leiterelementen ist mit dem Glas 6 verschlossen.
Das isolierende Substrat ist aus der Keramik auf Siliziumcarbidbasis hergestellt, die 0,05 bis 5 Gewichtsprozent Beryllium enthält, während die Kappe aus der Keramik auf Mullitbasis mit einem thermischen Ausdehnungskoeffizienten von 45 χ 10~ /0C hergestellt ist. Für die Abdichtung wurde ein Glas mit einem linearen thermischen Ausdehnungskoeffizienten von 47 χ 10 /°C und einer Verschlußtemperatur von 46O°C verwendet.
Die hergestellte, verkapselte integrierte Schaltung widerstand 100-maligen Wärmezyklen zwischen - 55 und 15OC und zeigte weder Ausfälle noch Abweichungen in den elektrischen Charakteristika.
Leerseite -

Claims (6)

  1. STREHi;: S"CHÜߣL-koPF SCHULZ ^ U ' ^ ö ^
    WIDENMAYERSTKASSE 17. D 8000 MÜNCHEN 22
    HITACHI, LTD.
    DEA-26 396
    20. Januar 1984
    Verkapselte integrierte Schaltung
    PATENTANSPRÜCHE
    1J. Verkapselte integrierte Schaltung g e k e η η zeichnet durch
    (a) ein isolierendes Substrat (4) auf Siliziumcarbidbasis,
    (b) eine Kappe (5) ,
    (c) ein dichtendes Glas (6), das die Kappe (5) mit dem Substrat (4) verschließt, wodurch eine kleine hermetische Kammer festgelegt ist,
    (d) eine auf dem Substrat (4) angebrachte Halbleitereinrichtung (1),
    (e) Leiterelemente (3), die von der Außenseite der Kammer zugeführt sind, und
    (f) Drähte (2), durch die die Halbleitereinrichtung (1) und Enden (3a) der Leiterelemente (3) elektrisch
    verbunden sind,
    wobei die Einrichtung (1),die Enden (3a) und die Drähte (2) in der Kammer eingeschlossen sind und die Kappe (5) aus einer Keramik mit einem thermischen Ausdehnungskoeffizienten von (20-55) χ 10 /C hergestellt ist.
  2. 2. Verkapselte integrierte Schaltung nach Anspruch 1, dadurch gekennzeichnet , daß das dichtende Glas (6) einen thermischen Ausdehnungskoeffizienten von (30-55) χ 10~7/°C aufweist.
  3. 3. Verkapselte integrierte Schaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet , daß das Grundmaterial der Kappe (5) zumindest ein Material aus der Gruppe ist, die aus Keramiken auf Mullitbasis, auf Siliziumcarbidbasis, auf Zirkonbasis und auf-Siliziumnitrid-
    •15 basis besteht.
  4. 4. Verkapselte integrierte Schaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet , daß das isolierende Substrat (4) eine thermische Leitfähigkeit von nicht weniger als 0,8 J/cm.sec. C auf Raumtemperatur, einen thermischen Ausdehnungskoeffizienten von (35-40) χ 10~ /°C und elektrisch isolierende Eigenschaften aufweist.
  5. 5. Verkapselte integrierte Schaltung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet , daß das isolierende Substrat (4) ein gesinterter Körper ist, der im wesentlichen aus Siliziumcarbid besteht und zumindest einen Bestandteil aus der aus Beryllium und Berylliumverbindungen bestehenden Gruppe in einem Anteil von 0,05 bis 5 Gewichtsprozent auf der Basis von Beryllium enthält, und daß es eine Dichte von nicht weniger als 90 % der theoretischen Dichte aufweist.
  6. 6. Verkapselte integrierte Schaltung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet , daß eine Kühlrippe (9) auf der Rückfläche des isolierenden Substrates (4) angebracht ist, auf dessen Vorderfläche die Halbleitereinrichtung (1) befestigt ist.
DE19843401984 1983-01-21 1984-01-20 Verkapselte integrierte schaltung Ceased DE3401984A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58007306A JPS59134852A (ja) 1983-01-21 1983-01-21 集積回路パツケ−ジ

Publications (1)

Publication Number Publication Date
DE3401984A1 true DE3401984A1 (de) 1984-07-26

Family

ID=11662323

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19843401984 Ceased DE3401984A1 (de) 1983-01-21 1984-01-20 Verkapselte integrierte schaltung

Country Status (3)

Country Link
JP (1) JPS59134852A (de)
DE (1) DE3401984A1 (de)
GB (1) GB2135513B (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3603912A1 (de) * 1985-02-09 1986-08-14 Alps Electric Co., Ltd., Tokio/Tokyo Elektronischer netzwerk-baustein und verfahren zur herstellung desselben
EP0211618A2 (de) * 1985-08-05 1987-02-25 Hitachi, Ltd. Integrierte Schaltungspackung
DE4213251A1 (de) * 1991-04-23 1992-10-29 Mitsubishi Electric Corp Halbleiterbaustein und verfahren zu dessen herstellung sowie behaelter zur ummantelung eines halbleiterelements

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6247153A (ja) * 1985-08-27 1987-02-28 Ibiden Co Ltd 半導体装置
GB2197540B (en) * 1986-11-12 1991-04-17 Murata Manufacturing Co A circuit structure.
JP2572823B2 (ja) * 1988-09-22 1997-01-16 日本碍子株式会社 セラミック接合体
JPH03194952A (ja) * 1989-12-22 1991-08-26 Nec Corp セラミックパッケージ

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3646405A (en) * 1969-01-08 1972-02-29 Mallory & Co Inc P R Hermetic seal
US4157611A (en) * 1976-03-26 1979-06-12 Hitachi, Ltd. Packaging structure for semiconductor IC chip and method of packaging the same
US4161743A (en) * 1977-03-28 1979-07-17 Tokyo Shibaura Electric Co., Ltd. Semiconductor device with silicon carbide-glass-silicon carbide passivating overcoat
EP0028802A1 (de) * 1979-11-05 1981-05-20 Hitachi, Ltd. Elektrisch isolierendes Substrat und Verfahren zur Herstellung eines solchen Substrats
US4352120A (en) * 1979-04-25 1982-09-28 Hitachi, Ltd. Semiconductor device using SiC as supporter of a semiconductor element

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4954418A (de) * 1972-09-27 1974-05-27
JPS5389664A (en) * 1977-01-19 1978-08-07 Hitachi Ltd Package structure of semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3646405A (en) * 1969-01-08 1972-02-29 Mallory & Co Inc P R Hermetic seal
US4157611A (en) * 1976-03-26 1979-06-12 Hitachi, Ltd. Packaging structure for semiconductor IC chip and method of packaging the same
US4161743A (en) * 1977-03-28 1979-07-17 Tokyo Shibaura Electric Co., Ltd. Semiconductor device with silicon carbide-glass-silicon carbide passivating overcoat
US4352120A (en) * 1979-04-25 1982-09-28 Hitachi, Ltd. Semiconductor device using SiC as supporter of a semiconductor element
EP0028802A1 (de) * 1979-11-05 1981-05-20 Hitachi, Ltd. Elektrisch isolierendes Substrat und Verfahren zur Herstellung eines solchen Substrats

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Solid State Techn. Bd. 14, H1(1971), S. 240-48 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3603912A1 (de) * 1985-02-09 1986-08-14 Alps Electric Co., Ltd., Tokio/Tokyo Elektronischer netzwerk-baustein und verfahren zur herstellung desselben
EP0211618A2 (de) * 1985-08-05 1987-02-25 Hitachi, Ltd. Integrierte Schaltungspackung
EP0211618A3 (en) * 1985-08-05 1987-12-16 Hitachi, Ltd. Integrated circuit package
DE4213251A1 (de) * 1991-04-23 1992-10-29 Mitsubishi Electric Corp Halbleiterbaustein und verfahren zu dessen herstellung sowie behaelter zur ummantelung eines halbleiterelements

Also Published As

Publication number Publication date
GB2135513B (en) 1987-08-19
GB8401603D0 (en) 1984-02-22
JPS59134852A (ja) 1984-08-02
GB2135513A (en) 1984-08-30
JPH0117258B2 (de) 1989-03-29

Similar Documents

Publication Publication Date Title
DE19921109B4 (de) Elektronikbauteil und Elektronikkomponente mit einem Keramikbauteilelement
DE10157443B4 (de) Glas-Keramikzusammensetzung für ein elektronisches Keramikbauteil, Verwendung der Glas-Keramikzusammensetzung für ein elektronisches Keramikbauteil und Vefahren zur Herstellung eines elektronischen Vielschicht-Keramikbauteils
DE4440005C2 (de) Siliziumnitridkeramikheizer und Verfahren zu seiner Herstellung
DE2132939A1 (de) Verfahren zum Herstellen von Dickfilm-Hybridschaltungen
DE102011083927A1 (de) Leistungsmodul und Verfahren zur Herstellung desselben
EP0292848B1 (de) Leistungshalbleitermodul und Verfahren zur Herstellung des Moduls
EP0398108A1 (de) Kunststoffgehäuse und Leistungshalbleitermodul mit diesem Gehäuse
DE2937050A1 (de) Flachpaket zur aufnahme von elektrischen mikroschaltkreisen und verfahren zu seiner herstellung
DE2636580A1 (de) Oberflaechengeschuetzter, verkapselter halbleiter und verfahren zu seiner herstellung
DE2248303C2 (de) Halbleiterbauelement
DE1539769A1 (de) Elektrischer Kondensator
DE3401984A1 (de) Verkapselte integrierte schaltung
DE10359264A1 (de) Mehrschichtchipvaristor und Verfahren zu dessen Herstellung
DE4423561C2 (de) Oberflächenmontage-Elektronikbauteil mit Schmelzsicherung und entsprechendes Herstellungsverfahren
DE2159531A1 (de) Metall-keramik-durchfuehrung
DE1913995A1 (de) Mikroschaltung mit Gehaeuse
DE2331249A1 (de) Dichtmasse und dichtverfahren
DE3929789C2 (de) Schaltkreissubstrat für Dickfilmschaltung und Verfahren zu dessen Herstellung
DE3026374A1 (de) Widerstandsglasabdichtungs-zuendkerzen
DE2252833A1 (de) Zusammengesetzte halbleitervorrichtung und verfahren zur herstellung derselben
DE4213251A1 (de) Halbleiterbaustein und verfahren zu dessen herstellung sowie behaelter zur ummantelung eines halbleiterelements
DE10125374C1 (de) Gehäuse für einen elektromagnetische Strahlung emittierenden Halbleiterchip und Verfahren zu dessen Herstellung
DE4238438A1 (en) Semiconductor component - comprises chip with bonding sites, base with hollow to house chip and lid on upper surface of chip
EP1425167A2 (de) Verfahren zur herstellung eines keramischen substrats und keramisches substrat
DE4032035C2 (de) Gehäuse für elektronische Schaltungen mit Hochstromdurchkontaktierungen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection