DE3401292C2 - - Google Patents

Info

Publication number
DE3401292C2
DE3401292C2 DE19843401292 DE3401292A DE3401292C2 DE 3401292 C2 DE3401292 C2 DE 3401292C2 DE 19843401292 DE19843401292 DE 19843401292 DE 3401292 A DE3401292 A DE 3401292A DE 3401292 C2 DE3401292 C2 DE 3401292C2
Authority
DE
Germany
Prior art keywords
test
test object
parameters
comparison
transition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19843401292
Other languages
German (de)
English (en)
Other versions
DE3401292A1 (de
Inventor
Ruslan Arkad'evic Moskau/Moskva Su Vladimirskij
Valerij Viktorovic Krjuk Moskovskaja Oblast' Su Gavrilov
Aleksandr Sergeevic Ockov
Dmitrij Vasil'evic Moskau/Moskva Su Sabalov
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to DE19843401292 priority Critical patent/DE3401292A1/de
Publication of DE3401292A1 publication Critical patent/DE3401292A1/de
Application granted granted Critical
Publication of DE3401292C2 publication Critical patent/DE3401292C2/de
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
DE19843401292 1984-01-16 1984-01-16 Verfahren zur pruefung von diskreten und integrierten schaltungen im betrieb Granted DE3401292A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19843401292 DE3401292A1 (de) 1984-01-16 1984-01-16 Verfahren zur pruefung von diskreten und integrierten schaltungen im betrieb

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19843401292 DE3401292A1 (de) 1984-01-16 1984-01-16 Verfahren zur pruefung von diskreten und integrierten schaltungen im betrieb

Publications (2)

Publication Number Publication Date
DE3401292A1 DE3401292A1 (de) 1985-07-25
DE3401292C2 true DE3401292C2 (enExample) 1987-06-19

Family

ID=6225070

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19843401292 Granted DE3401292A1 (de) 1984-01-16 1984-01-16 Verfahren zur pruefung von diskreten und integrierten schaltungen im betrieb

Country Status (1)

Country Link
DE (1) DE3401292A1 (enExample)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE78648T1 (de) * 1988-02-10 1992-08-15 Siemens Ag Verfahren zur pruefung und fehleranalyse von elektrischen schaltungsmoduln.

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU530287A1 (ru) * 1974-07-22 1976-09-30 Предприятие П/Я Р-6707 Устройство дл контрол цифровых больших интегральных схем

Also Published As

Publication number Publication date
DE3401292A1 (de) 1985-07-25

Similar Documents

Publication Publication Date Title
DE68925994T2 (de) Programmgesteurte In-circuit-Prüfung von Analogdigitalwandlern
DE69712236T2 (de) Fehlerdiagnosevorrichtung für CMOS-integrierte Schaltungen und Diagnoseverfahren
DE2439577C2 (de) Verfahren zum Prüfen von hochintegrierten logischen Schaltungen und Einrichtung zur Durchführung des Verfahrens
DE19937232B4 (de) Entwicklungs- und Bewertungssystem für integrierte Halbleiterschaltungen
DE3888301T2 (de) Digitalschaltungsprüfgerät.
DE2854549C2 (enExample)
DE4404445C2 (de) Integrierte Halbleiterschaltung und Verfahren zum Testen derselben
DE3702408C2 (enExample)
DE3825260A1 (de) Verfahren und anordnung zur fehlerdiagnose an elektrischen schaltungen
DE10138556C1 (de) Verfahren zum Testen von Eingangs-/Ausgangstreibern einer Schaltung und entsprechende Testvorrichtung
DE10129329A1 (de) Fehlersimulationsverfahren und Fehlersimulator für einen Halbleiter-IC
DE19938060B4 (de) Integrierte Schaltung mit einer Testeinrichtung und Verfahren zum Testen der Güte elektrischer Verbindungen der ingegrierten Schaltung
DE69215090T2 (de) Verfahren und System zum Testen eines integrierten Schaltkreises mit Abfragedesign
DE3686989T2 (de) Verminderung des rauschens waehrend des pruefens von integrierten schaltungschips.
DE19908882B4 (de) Vergleicherschaltung für ein Halbleiter-Prüfsystem
DE3401292C2 (enExample)
DE3486064T2 (de) Logische schaltung mit eingebauter selbsttestfunktion.
DE102007007339A1 (de) Verfahren und Vorrichtung zum Lokalisieren von Fehlern auf elektronischen Leiterplatten
DE68924053T2 (de) LSSD-Abfragepfad zur Berechnung der Wechselstrom-Chipsleistung.
DE10328719B4 (de) Verfahren zum Testen von elektronischen Bauteilen
EP0178425A1 (de) Verfahren und Vorrichtung zur Fehlerlokalisierung einer elektrischen Schaltung mit einem Lichtstrahl
EP1020733B1 (de) Integrierte Halbleiterschaltung zur Funktionsüberprüfung von Pad-Zellen
DE4117493A1 (de) Verfahren und schaltungsanordnung zur steuerung eines betriebsruhestromtests fuer cmos-schaltungen
EP1595155B1 (de) Vorrichtung sowie verfahren zur toleranzanalyse von digitalen und/oder digitalisierten messwerten
DE3230208C2 (enExample)

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee