DE3382353D1 - Halbleiterspeicheranordnung mit einem auffrischungsmechanismus. - Google Patents

Halbleiterspeicheranordnung mit einem auffrischungsmechanismus.

Info

Publication number
DE3382353D1
DE3382353D1 DE8383307761T DE3382353T DE3382353D1 DE 3382353 D1 DE3382353 D1 DE 3382353D1 DE 8383307761 T DE8383307761 T DE 8383307761T DE 3382353 T DE3382353 T DE 3382353T DE 3382353 D1 DE3382353 D1 DE 3382353D1
Authority
DE
Germany
Prior art keywords
semiconductor memory
memory arrangement
refresh mechanism
refresh
arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE8383307761T
Other languages
English (en)
Inventor
Koji C O Patent Division Sakui
Fumio C O Patent Div Horiguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of DE3382353D1 publication Critical patent/DE3382353D1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
DE8383307761T 1982-12-27 1983-12-20 Halbleiterspeicheranordnung mit einem auffrischungsmechanismus. Expired - Lifetime DE3382353D1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57226705A JPS59119591A (ja) 1982-12-27 1982-12-27 半導体メモリ装置

Publications (1)

Publication Number Publication Date
DE3382353D1 true DE3382353D1 (de) 1991-08-29

Family

ID=16849344

Family Applications (1)

Application Number Title Priority Date Filing Date
DE8383307761T Expired - Lifetime DE3382353D1 (de) 1982-12-27 1983-12-20 Halbleiterspeicheranordnung mit einem auffrischungsmechanismus.

Country Status (3)

Country Link
US (1) US4628488A (de)
JP (1) JPS59119591A (de)
DE (1) DE3382353D1 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6199199A (ja) * 1984-09-28 1986-05-17 株式会社東芝 音声分析合成装置
JPS6196596A (ja) * 1984-10-17 1986-05-15 Mitsubishi Electric Corp メモリ装置
JPH0793009B2 (ja) * 1984-12-13 1995-10-09 株式会社東芝 半導体記憶装置
EP0223962B1 (de) * 1985-09-30 1990-05-30 Siemens Aktiengesellschaft Verfahren zum Auffrischen von Daten in einer dynamischen RAM-Speichereinheit, und Steuereinheit zur Durchführung dieses Verfahrens
JPS6280897A (ja) * 1985-10-04 1987-04-14 Mitsubishi Electric Corp 半導体記憶装置
US4821226A (en) * 1987-01-30 1989-04-11 Rca Licensing Corporation Dual port video memory system having a bit-serial address input port
US4894805A (en) * 1988-04-28 1990-01-16 Eastman Kodak Company Security printer/copier
KR930006622B1 (ko) * 1990-09-04 1993-07-21 삼성전자 주식회사 반도체 메모리장치
JPH04252490A (ja) * 1991-01-28 1992-09-08 Nec Corp 半導体記憶装置のリフレッシュ回路
US6996656B2 (en) * 2002-10-31 2006-02-07 Src Computers, Inc. System and method for providing an arbitrated memory bus in a hybrid computing system
DE10337855B4 (de) * 2003-08-18 2005-09-29 Infineon Technologies Ag Schaltung und Verfahren zur Auswertung und Steuerung einer Auffrischungsrate von Speicherzellen eines dynamischen Speichers
US7020038B2 (en) * 2004-05-05 2006-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Efficient refresh operation for semiconductor memory devices
US7551505B1 (en) * 2007-12-05 2009-06-23 Qimonda North America Corp. Memory refresh method and apparatus

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3811117A (en) * 1972-10-19 1974-05-14 Ibm Time ordered memory system and operation
JPS5683890A (en) * 1979-12-13 1981-07-08 Casio Comput Co Ltd Refresh control device

Also Published As

Publication number Publication date
US4628488A (en) 1986-12-09
JPS59119591A (ja) 1984-07-10
JPH0437516B2 (de) 1992-06-19

Similar Documents

Publication Publication Date Title
IT8319579A0 (it) Memoria a semiconduttori.
DE3382212D1 (de) Halbleiterspeicher.
DE3381545D1 (de) Halbleiterspeicheranordnung.
DE3177169D1 (de) Halbleiterspeicheranordnung.
DE3485595D1 (de) Halbleiterspeicher mit einer speicherstruktur mit vielfachen pegeln.
DE3483134D1 (de) Dynamische halbleiterspeicheranordnung mit geteilten speicherzellenbloecken.
FR2528613B1 (fr) Memoire a semi-conducteurs
IT8221608A0 (it) Dispositivo di memoria a semiconduttori.
DE3485174D1 (de) Halbleiterspeicheranordnung.
DE3485555D1 (de) Halbleiterspeicher mit mehrfachniveauspeicherstruktur.
DE3578989D1 (de) Halbleiterspeichergeraet mit schreibepruefoperation.
DE3585733D1 (de) Halbleiterspeichereinrichtung mit lese-aenderung-schreib-konfiguration.
DE3485625D1 (de) Halbleiterspeicheranordnung.
DE3883865D1 (de) Halbleiterspeicheranordnung mit einem Register.
DE3177270D1 (de) Halbleiterspeicher mit datenprogrammierzeit.
DE3481355D1 (de) Halbleiterspeicheranordnung.
DE3485822D1 (de) Halbleiterspeichervorrichtung mit schwebender torelektrode.
ATE57028T1 (de) Mikroprozessoranordnung mit einem gemeinsam benutzten seitenspeicher.
DE3382353D1 (de) Halbleiterspeicheranordnung mit einem auffrischungsmechanismus.
IT8322951A0 (it) Dispositivo di memoria a semiconduttori.
DE3486094D1 (de) Halbleiterspeicheranordnung.
DE3482979D1 (de) Halbleiteranordnung mit einem heterouebergang.
DE3382163D1 (de) Halbleiterspeicheranordnung mit dekodiermitteln.
DE3382187D1 (de) Halbleiterspeicheranordnung mit tunneldioden.
DE3883935D1 (de) Halbleiterspeicheranordnung mit einem seriellen Zugriffsspeicher.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee