DE3347498C2 - - Google Patents

Description

Die Erfindung betrifft eine Ausgangsschaltung mit elek­ tronischem Überlastungsschutz nach dem Oberbegriff des Anspruches 1. (Integrierschaltung FZL 145 S, nachveröffentlicht im Siemens Data Book 1986/87, "Digital ICs", S. 71-74).

Es kann vorkommen, daß bei der Aufstellung und auch im Betrieb von Industrieprozeßsteuerungen Fehler auftreten, die eine Ausgangsüberlastung oder einen Kurzschluß verur­ sachen. Die Ausgangsschaltung soll so funktionieren, daß sie nicht zerstört, sondern nur ausgeschaltet wird und dabei eine Fehlernachricht mitteilt; nach der Fehlerbehebung soll sie ihre Funktion wieder aufnehmen. Sogar kurzfristige Über­ lastungen, die keine Beschädigung der zu schützenden Schal­ tung verursachen (Lasteinschalten mit Kapazitivkomponente), sollen die zu schützende Schaltung nicht ausschalten, da dadurch die Steuerungsfunktion unnötigerweise gestört wür­ de.

Weil Ausgangsschaltungen mit den angeführten Merkmalen er­ forderlich sind, gibt es verschiedene diesbezügliche Lö­ sungen, die jedoch das hier angesprochene Problem nicht vollständig zu lösen vermögen.

Bekannte Ausführungsformen von Ausgangsstufen, denen man im Prospektmaterial verschiedener Weltfirmen begegnet, lassen sich in Gruppen aufgliedern:

• - Ausgangsstufe ohne den Überlastungsschutz,
• - Ausgangsstufe mit durch eine Sicherung ausgeführtem Überlastungsschutz,
• - Ausgangsstufe mit elektronischem Überlastungsschutz (für die Ausgangsströme über 1 A),
• a) Ausgangsstufen mit oder ohne Ausgangsanzeige,
• b) Ausgangsstufen mit automatischer oder manueller Wiedereinschaltung nach der Behebung der Überlastung,
• c) Ausgangsstufen, die galvanisch getrennt oder nicht getrennt von den restlichen Schaltungen sind,
• d) Ausgangsstufen mit oder ohne Meldung von Überlastungs­ informationen,
• e) Ausgangsstufen mit oder ohne Ausgangsüberspannungs­ schutz,
• f) Möglichkeit der Laststeuerung durch induktive und kapazitive Komponenten mit entsprechenden Schutzvor­ richtungen.

Die beste bekannte Ausführungsform ist diejenige, die die Firma Siemens in das freiprogrammierbare System S5-030 bzw. S5-130 eingebaut hat. Der Schaltplan ist in Fig. 1 darge­ stellt. Die Schaltung basiert auf der Integrierschal­ tung FZL 145S der Firma Siemens, bestehend aus einem UND- Gatter zur Ausgangssteuerung, einem Flip-Flop zur Regi­ strierung von Überlastung, einem Taktgenerator zur Wieder­ einschaltung nach der Überlastungsbeseitigung, einer Über­ lastungsabtastschaltung und einem Transistor zur Steuerung von Außenleistungstransistoren, von der die vorliegende Erfindung ausgeht.

Die Ausgangsschaltung nach Fig. 1, die zur Integrier­ schaltung FZL vorgeschlagen wird, arbeitet wie folgt: Ein­ gang Q 1 des logischen UND-Gatters ist normalerweise immer ein Signal mit dem Spannungsniveau logische Eins ("1") an­ wesend, während am anderen Eingang Q 2 desselben logischen Gatters sowohl ein Signal mit dem Wert "logische Eins" als auch "logische Null" ("0") auftreten kann, abhängig davon, ob man die ganze Schaltung EIN- oder AUSSCHALTEN will.

Im Falle eines EIN-Befehls tritt am Eingang Q 2 das Niveau logische Eins auf. In diesem Augenblick ist die Bedingung zum Öffnen des logischen UND-Gatters erfüllt, was zur Folge hat, daß im Punkt Q solch ein Spannungsniveau er­ scheint, daß der Transistor T 5 zu leiten anfängt, was auch den Transistor T 6 zum Leiten veranlaßt, wodurch im Punkt AUSGANG das Spannungsniveau "logische Eins" auf­ tritt gleich U _s - 2 V ( U _s = 20-30 V).

Der Ausgangsstrom kann solange zunehmen, bis am Stromab­ tastungswiderstand R 11 die Spannung so hoch angestiegen ist, daß der Transistor T 7 in der Integrierschaltung FZL 145 S zu leiten beginnt. In diesem Augenblick tritt am Flip-Flop ein Signal auf, das den früheren Zustand wieder­ herstellt, wodurch der AUSGANG ausgeschaltet wird. Aus dem Taktgenerator kommt mit einer Frequenz von 1 kHz zum Flip-Flop ein Signal mit dem Spannungsniveau "logische Eins", wodurch der "0"-Zustand in "1"-Zustand verändert wird. So wird für einen Augenblick der frühere Zustand wiederhergestellt. Wenn die Ursache der Ausgangsstromzu­ nahme bzw. der Überlastung fortbesteht, so wird die Schaltung wieder ausgeschaltet, ist diese aber beseitigt, funktioniert die Schaltung normal weiter. Die Dioden D 5 und Z 2 schützen den Schaltungsausgang vor der Überlastung, die beim Ausschalten einer induktiven Last entsteht, wäh­ rend die Diode D 6 den Transistor T 6 schützt im Falle einer Sperrspannung, die bei einer kapazitiven Last auftreten kann, wenn die Speisespannung U _s in der Schaltung ausbleibt.

Die oben beschriebene Schaltung weist einige Grundnachteile auf:

• 1) Die Verbindung der Transistoren T 5 und T 6 ist so aus­ geführt, daß das Spannungsverhältnis, wenn die beiden Transistoren leiten, durch die Gleichung ausgedrückt ist UCE _{(Sät)T 6} = UBE _{(Sät)T 6} + UCE _{(Sät)T 5}Dies gilt, wenn die Schaltung normal funktioniert. Da UBE _{(Sät)T 6} 0,6 V soll auch UCE _{(Sät)T 6} größer als 1 V sein; deswegen ist die Verlustleistung am Transistor T 6 (bei einem Ausgangsstrom von 2 A) größer als 2 W. Deshalb haben diese Transistoren Kühlrippen, die viel Raum einnehmen und eine rationelle Platzausnutzung auf einer gedruckten Schaltung erschweren. Diese Unan­ nehmlichkeit hinsichtlich der Kühlung des Transistors macht die Herstellung einer Hybridschaltung unmöglich.
• 2) In dem Fall, daß am Ausgang ein Kurzschluß entsteht, was der häufigste Fehler ist, ist kein Strombegrenzer zur Begrenzung eines Stromstoßes vorgesehen, der im Augenblick des Einschaltens des AUSGANGS entsteht und solange dauert, bis dieser automatisch ausgeschaltet wird. Solche Ströme dauern relativ kurz, können aber sehr groß sein. Deren Größe hängt von der Größe einzelner Schaltelemente und der Speisespannung U _s ab, die in diesem Fall in großem Ausmaß sinkt.
  Während der große Strom durch den Transistor T ₆ fließt, erreicht die Spannung U _{CET 6} etwa 20-30 V, was eine zwar kurzdauernde, aber zu große Verlustleistung in dem Transistor selbst bedeutet, wodurch seine Lebensdauer wesentlich verkürzt wird. Das ist auch ein Grund für die Zwangskühlung.
• 3) Der Taktgenerator zum automatischen Wiedereinschalten hat eine zu hohe Frequenz von 1 kHz. Das heißt, daß sich die Stromstöße bei einem Kurzschluß am Ausgang mit dieser Frequenz wiederholen.
• 4) Die Schaltung ist mit keiner Licht- oder ähnlichen Anzeige der Überlastung am Ausgang selbst versehen.
• 5) Es fehlt auch ein logisches Überlastungssignal, das in Verarbeitungs- oder Rechneranwendungen verarbei­ tet oder erkannt werden könnte, um aufgrund dessen die entsprechenden Maßnahmen treffen zu können. In dieser Schaltung von Siemens würde es das Signal Q 1 sein, das aber unzugänglich ist, da es innerhalb der integrierten Schaltung auftritt.

Die der Erfindung zugrundeliegende Aufgabe besteht darin, eine Ausgangsschaltung der angegebenen Gattung zu schaf­ fen, die als universale Ausgangsstufe von logischen oder datenverarbeitenden Schaltungen dienen kann, und auch problemlos als Hybridschaltung ausgeführt werden kann. Diese Ausgangsschaltung soll durch fünf V-Digitalsignale spannungsgesteuert werden, soll gleichzeitig Ausgangssignale in der Größenordnung von 20-30 V erzeugen und dabei Stromüberlastungen bis 2 A vertragen kön­ nen. Wenn eine Überlastung am Ausgang der Ausgangsschal­ tung auftritt, soll die Schaltungslogik durch Ausschalten des Ausgangs und durch Abtasten im 2 Hz-Takt feststellen, ob die Ursache schon beseitigt ist. Wenn dies der Fall ist, soll der Ausgang automatisch wieder eingeschaltet werden und der Prozeß weiterlaufen.

Diese Aufgabe wird erfindungsgemäß durch die im Kennzeich­ nungsteil des Anspruches 1 aufgeführten Merkmale gelöst.

Ein wesentlicher Vorteil der Ausgangsschaltung nach der vorliegenden Erfindung besteht darin, daß trotz spannungs­ mäßig sehr niedriger Digitalsignale Ausgangssignale in der Größenordnung von 20-30 V erhalten werden können, und daß die Schaltung eine Abfrage durchführen kann, und zwar in einem 2 Hz-Takt, ob ein Fehlerzustand bereits beseitigt ist oder noch nicht beseitigt ist.

Besonders vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen 2 bis 4.

Im folgenden wird die Erfindung anhand eines Ausführungs­ beispiels unter Hinweis auf die Zeichnung näher erläutert. Es zeigt

Fig. 1 das Schaltbild einer bekannten Ausgangsschaltung und

Fig. 2 das Schaltbild einer Ausgangs­ schaltung mit Merkmalen nach der Erfindung.

Das Wesentliche der Erfindung liegt darin, daß sich ein Überlastungsabtastwiderstand R 1 des Schaltungsausgangs in dem Zweig befindet, wodurch trotz allen Ausgangsüberlastun­ gen dank seiner Wirkung ein Transistor T 3 minimal bela­ stet wird; das bedeutet, die Ausführung der Kühlung des Transistors ist weniger anspruchsvoll und seine Lebens­ dauer länger. Für die Spannung zwischen den Punkten 1 und 2 (siehe Fig. 2), wenn der Ausgang eingeschaltet ist und bei einem Strom von ca. 2 A, gilt:

U ₁₂ = UCE _{(Sät)T 3} + UR 1 = UBE _{(Sät)T 3} + UCE _{(Sät)T 1}≈1,1 V

Da die Spannung am Widerstand R 1 ca. 0,8 V beträgt, ist die Spannung am Transistor UCE _{T 3} gering und ausschließ­ lich von dem Transistor und seinem Basisstrom abhängig. Bei den bisherigen bekannten Lösungen waren diese Span­ nungen am Transistor sehr hoch und deshalb waren Kühlrippen erforderlich.

• - Die Verlustleistung am Transistor T 3 ist sogar für den Fall eines Kurzschlusses des Ausgangs mit Masse nicht zu groß, weil der Stromstoß, der beim Einschalten des Ausgangs auftritt, auf 2,5-3 A begrenzt ist und nur ca. 5 ms dauert. Die Funktion eines Strombegrenzers wird durch einen Transistor T 2 mit einer Diode D 2 aus­ geübt.
• - Beim Abtasten des Ausgangszustands wird ein Signal mit der Frequenz von 2 Hz verwendet, was noch zusätzlich die nachteiligen Einflüsse auf die aktiven Elemente der Schaltung verringert. Die Genauigkeit und Stabili­ tät dieser Frequenz übt keinen Einfluß auf die Qualität des Funktionierens der erfindungsgemäßen Schaltung aus.

Ein Kondensator C 1 mit Widerständen R 6 und R 7 verzögert die Rückstellung des Flipflops M, um nicht unnötigerweise den Ausgang auszuschalten und den durch die erfindungsge­ mäße Schaltung zu steuernden Industrieprozeß zu unterbre­ chen, wenn am Ausgang nur eine zufällige und kurzdauernde Überlastung stattfindet.

Eine Diode D 4 schützt den Transistor T 3 vor der Sperr­ spannung, die im Falle einer kapazitiven Last oder wenn die Speisespannung in der Schaltung ausbleibt, auftreten kann.

Beim Abschalten der induktiven Last können große negative Spannungen an der Klemme AUSGANG auftreten, was zur Zer­ störung des Ausgangstransistors T 3 führen kann. Das wird mittels einer Diode D 3 und einer Zener-Diode ZD 1 verhin­ dert.

Die Klemme EINGANG ist an einen gemeinsamen Punkt eines Widerstands R 10, dessen anderes Ende mit Masse verbunden ist, an den zweiten Anschluß A 2 eines ersten logischen Gatters V 1 und an den Anschluß A 9 eines zweiten logischen Gatters V 3 an­ geschlossen. Der Kondensator C 1 ist mit einem Ende an Masse und mit dem anderen an den gemeinsamen Punkt von Widerständen R 7, R 6 und an den Anschluß B 1 eines Flip­ flops M angeschlossen. Der Widerstand R 7 ist mit Masse, der Widerstand R 6 mit dem Kollektor eines Transistors T 2 verbunden. Der Emitter des Transistors T 2 ist an den gemeinsamen Punkt von Widerständen R 1, R 2, R 5, des Emit­ ters eines Transistors T 1 und eines Punktes +V angeschlos­ sen. Die Basis des Transistors T 2 ist an den gemeinsamen Punkt von Widerständen R 2 und R 3 angeschlossen. Die in Reihe geschalteten Widerstände R 2 und R 3 sind parallel zum Widerstand R 1 geschaltet. Der gemeinsame Punkt der Wi­ derstände R 1 und R 3 ist an den Kollektor des Transistors T 3 angeschlossen, während die Basis dieses Transistors mit dem Kollektor des Transistors T 1 verbunden ist. Zwischen den Emitter und die Basis des Transistors T 3 ist ein Wi­ derstand R 4 geschaltet. Der gemeinsame Schaltungspunkt des Emitters des Transistors T 3, des Widerstands R 4, der Dioden D 3 und D 4 ist gleichzeitig die Klemme AUSGANG. Zwischen die Klem­ me AUSGANG und Masse ist eine Reihenschaltung aus Diode D 3 und einer Zener-Diode ZD 1 und ebenfalls zwischen die Klemme AUSGANG und den Punkt +V die Diode D 4 geschaltet. Zwischen den Kollektor des Transistors T 2 und den Inver­ terausgang A 5 eines Invertiergatters I 1 ist die Reihen­ schaltung einer Diode D 2 und eines Widerstands R 8 geschal­ tet. Der Widerstand R 5 ist zwischen den Emitter des Tran­ sistors T 1 und den gemeinsamen Punkt eines Widerstands R 8 und der Diode D 2 sowie eine Diode D 1 zwischen densel­ ben gemeinsamen Punkt und die Basis des Transistors T 1 geschaltet. Eine Klemme T 1′ ist mit dem Anschluß B 2 des Flipflops M, während der Anschluß B 3 gleichzeitig mit einer Klemme P und dem ersten Anschluß A 1 des logischen Gatters V 1 verbunden ist. Der Anschluß A 3 des logischen Gatters V 1 ist an den Invertiereingang A 4 des Invertier­ gatters I 1 angeschlossen, das gleichzeitig mit dem An­ schluß A 6 eines logischen Gatters V 2 verbunden ist. Der Anschluß A 7 ist zum Punkt +5 V, während der Ausgangsan­ schluß A 8 des logischen Gatters V 2 zum Eingang A 12 eines logischen Gatters V 4 geschaltet ist.

Der Ausgang A 11 des logischen Gatters V 3 ist mit dem Eingang A 3 des logischen Gatters V 4 verbunden, während der Ausgang A 14 an den Invertiereingang A 15 eines Inverters I 2 angeschlossen ist, dessen Inver­ tierausgang A 16 mit einer LED-Diode LD 1 verbunden ist. Eine Klemme T 2′ ist an den Anschluß A 10 des logischen Gatters V 3 angeschlossen. Die LED-Diode LD 1 ist über einen Widerstand R 9 mit dem Punkt +V verbunden, wie in Fig. 2 gezeigt ist.

Wenn die Schaltung normal funktioniert, herrscht an ihrem Eingang, an der Klemme EINGANG, der Spannungspegel logi­ sche Eins ("1"), wodurch die Bedingung für das Leiten der Transistoren T 1 und T 3 erfüllt ist. Wenn diese beiden Tran­ sistoren leiten, besteht auch an der Klemme AUSGANG der Spannungspegel U _s - 1,1 V. Ein Teil der Schaltung, der zum Signalisieren vom Ausgangszustand dient, verfügt über solche Spannungsverhältnisse, so daß die LED-Diode LD 1 leuchtet, während an der Klemme P der Spannungspegel lo­ gische Eins vorhanden ist.

Falls aus irgendeinem Grunde eine Ausgangsüberlastung ein­ tritt, geht folgendes vor sich: Mit der Zunahme des Aus­ gangsstromes nimmt auch der Strom durch den Widerstand R 1 bzw. der Spannungsfall über diesen zu; somit wird am Span­ nungsteiler R 2-R 3 eine Spannung erzeugt, die den Tran­ sistor T 2 zum Leiten veranlaßt. Durch die Werte der Wi­ derstände R 2 und R 3 wird bestimmt, bei welcher Größe des Ausgangsstromes der Transistor T 2 gesättigt wird, wodurch die Verhältnisse am Flipflop M geändert werden und das Signal am Anschluß B 3 den Pegel logische Null ("0") er­ reicht, der wegen der Schaltungskonfiguration auch zum logischen Gatter V 1 übertragen wird. An dessen Ausgang besteht das Signal mit dem Pegel logische Null ("0") und über das Invertiergatter I 1 geht der Sättigungszustand (die Bedingung fürs Leiten) der Transistoren T 1 und T 3 verloren. Somit verliert auch die Klemme AUSGANG ihre Spannung.

Ein solcher Zustand hält an, bis am Anschluß B 2 des Flip­ flops M ein Impuls mit dem Pegel logische Eins eintritt, der den Zustand des Flipflops ändert, so daß ein Basis­ strom durch die Basen der Transistoren T 1 und T 3 fließt und für einen Augenblick ein normaler Zustand am Ausgang wiederhergestellt wird. Der Transistor T 2 mit der Diode D 2 begrenzt gleichzeitig den Stromstoß, falls am Ausgang ein Massekontakt (Kurzschluß) stattfindet. Dieser Strom ist auf ca. 2,5-3 A begrenzt und dauert etwa 5 ms (die Toleranz hängt von der Genauigkeit der Bauelemente und der Speisespannung ab).

Die Abtastfrequenz der Schaltung bei einer Überlastung beträgt 2 Hz, so daß die durchschnittliche Verlustlei­ stung am Transistor T 3 gering ist. Somit ist eine Zwangskühlung des Transistors nicht erforderlich.

Der Teil der Schaltung, der zum Signalisieren des Ausgangs­ zustands dient, hat im Normalbetrieb solche Spannungsver­ hältnisse, daß die LED-Diode LD 1 leuchtet. Ist der Aus­ gang überlastet, so blinkt die Diode mit der Frequenz von 2 Hz, wie durch die Abtastfrequenz am Schaltungs­ ausgang diktiert wird.

Nach der Beseitigung der Überlastungsursache schaltet der erste Impuls am Anschluß B 2 den Ausgang wieder ein und die erfindungsgemäße Schaltung arbeitet im Normal­ betrieb weiter.

Claims (4)

1. Ausgangsschaltung mit elektronischem Überlastungs­ schutz, mit einem bistabilen Multivibrator, dessen Ausgang mit einem Eingang des ersten logischen Gat­ ters (V 1) verbunden ist, welches an einem zweiten Eingangsanschluß ein Ein- oder Ausschalt-Signal emp­ fängt, mit einer Transistorkaskadenschaltung (T 1, T 3), die durch das erste logische Gatter (V 1) ansteuerbar ist, mit mindestens einem Widerstand (R 1) zur Liefe­ rung eines Spannungsabfalls aufgrund der Zunahme des Ausgangsstromes der Schaltung, und mit einem Transi­ stor (T 2), der den Spannungsabfall über den Wider­ stand (R 1) als Eingangssteuersignal empfängt und bei Überschreiten eines bestimmten Wertes den Ausgangs­ strom der Schaltung über den Multivibrator (M) ab­ schaltet, und mit einer an den Ausgang der Schaltung angeschalteten Schutzschaltung gegen Überlastung, dadurch gekennzeichnet, daß in den Kollektorkreis des einen Transistors (T 3) der Tran­ sistorkaskadenschaltung (T 1, T 3) der den Spannungsab­ fall liefernde Widerstand (R 1) geschaltet ist, dem eine Reihenschaltung aus zwei Widerständen (R 2, R 3) parallel geschaltet ist, wobei der gemeinsame Verbin­ dungspunkt der Widerstände (R 2, R 3) der Reihenschal­ tung mit der Basis des Transistors (T 2) verbunden ist, daß der andere Transistor (T 1) der Transistorkaska­ denschaltung mit seinem Emitter direkt mit dem einen Anschluß der Stromversorgungsquelle verbunden ist, daß zwischen Basis und Emitter des anderen Transistors (T 1) eine Reihenschaltung aus einer Diode (D 1) und einem Widerstand (R 5) geschaltet ist, wobei der Ver­ bindungspunkt zwischen Diode (D 1) und Widerstand (R 5) über eine weitere Diode (D 2) mit dem Kollektor des Transistors (T 2) verbunden ist und über einen weiteren Widerstand (R 8) mit dem Ausgang des ersten logischen Gatters (V 1) gekoppelt ist, daß der Kollektor des an­ deren Transistors (T 1) über einen Widerstand (R 4), der die Basis mit dem Emitter des einen Transistors (T 3) verbindet, mit dem Ausgangsanschluß verbunden ist, daß eine weitere logische Gatterschaltung (V 2, V 3) mit einem zweiten logischen Gatter (V 3) vorgesehen ist, welches an einem Eingangsanschluß (A 9) das Ein- oder Ausschaltsignal empfängt und an einem zweiten Eingang ein weiteres Signal (T 2′) empfängt, und mit einem drit­ ten logischen Gatter (V 2), dessen einer Eingang (A 6) mit dem Ausgang des ersten logischen Gatters (V 1) ver­ bunden ist und dessen zweiter Eingang (A 7) mit einem Spannungspotential ( + 5 V) verbunden ist, daß die Aus­ gänge des zweiten und des dritten logischen Gatters (V 3, V 2) über ein viertes logisches Gatter (V 4) mit­ einander verknüpft sind, dessen Ausgang mit einer An­ zeigeeinrichtung (LD) verbunden ist.

2. Ausgangsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß zwischen den Ausgang (A 3) des ersten logischen Gatters (V 1) und der Basis des anderen Transistors (T 1) der Transistor­ kaskadenschaltung (T 1, T 3) ein Inverter (I 1) geschal­ tet ist.

3. Ausgangsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß zwischen den Ausgang (A 14) des vierten logischen Gatters (V 4) und die Anzeigeeinrichtung (LD) ein Inverter (I 2) ge­ schaltet ist.

4. Ausgangsschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Anzeigeeinrichtung (LD) aus einer LED-Diode besteht.